CN104538392A - 一种低触发耐负压的scr器件、工艺方法及应用电路 - Google Patents

Abstract

本发明适用于半导体器件领域，提供了一种低触发耐负压的SCR器件、工艺方法及ESD应用电路，该器件包括：衬底、在衬底中形成的第一深注入阱、以及在第一深注入阱中形成的第一有源区；在衬底中形成的第二深注入阱、在第二深注入阱中形成的第二有源区、以及在第二深注入阱中形成的第一有源区；在第二深注入阱中形成的第二阱、在第二深注入阱中形成的第一阱、在第一、第二阱的交界处同时向两阱注入形成的第一有源区、在第一阱中形成的第二有源区，以及在第一阱中形成的第一有源区。本发明提供的耐负压并具有低触发电压的SCR器件，能够将耐负压SCR器件的触发电压降低至芯片内部栅氧化层击穿电压以下，从而实现有效的ESD防护的设计要求。

Description

一种低触发耐负压的SCR器件、工艺方法及应用电路

技术领域

本发明属于半导体器件领域，尤其涉及一种低触发耐负压的SCR器件、工艺方法及ESD应用电路。

背景技术

可控硅(Silicon Controlled Rectifier，SCR)器件由于低保持电压特性，相对于其他静电保护(ESD)器件具有更高的单位面积保护性能。

图1示出了现有高触发耐负压的SCR器件的剖面结构，该SCR器件结构包括：P型衬底(PSUB)1、在P型衬底1中通过掺杂形成的多个深注入P阱(DPWELL)2、以及在每一深注入P阱2中通过掺杂形成的P+有源区(P+)3，P型衬底1通过深注入P阱2，再通过P+有源区3接地；

该SCR器件结构还包括：在P型衬底1中通过掺杂形成的深注入N阱(HDWELL)4、在深注入N阱4中通过掺杂形成的多个N+有源区(N+)5、以及在深注入N阱4中通过掺杂形成的多个P+有源区(P+)6，在应用时，深注入N阱4分别通过多个N+有源区5和多个P+有源区6连接至电位V；

该SCR器件结构还包括：在深注入N阱4中通过掺杂形成的P阱(PWELL)8、在P阱8中通过掺杂形成的多个N+有源区(N+)7、以及在P阱8中通过掺杂形成的P+有源区(P+)9，在应用时，P阱8通过多个N+有源区7和P+有源区9连接至端口PAD(晶圆上的压焊点)。

在应用时，P+有源区6作为发射极，深注入N阱4作为基极，P阱8作为集电极，构成横向PNP三极管；深注入N阱4作为集电极，P阱8作为基极，N+有源区7作为发射极，构成纵向NPN三极管；电阻R为深注入N阱(HDWELL)4的寄生电阻，电阻Rpwell为P阱(PWELL)8的寄生电阻。

这个横向PNP三极管和纵向NPN三极管就构成了SCR器件的结构，其等效电路如图2所示，在ESD(Electro-Static discharge，静电释放)事件发生时，如果端口PAD电压高于V点电压，可通过P阱8和深注入N阱4之间的PN结放电，如果V点电压高于端口PAD电压，并且达到深注入N阱4和P阱8形成的PN结的反向击穿电压后，PN结被击穿，电流由深注入N阱4流入P阱8，横向PNP和纵向NPN都通，SCR器件被触发。

从该结构可以看出，SCR器件的触发是通过反向击穿PN结来实现的，触发SCR器件需要端口PAD与V点之间电压超过深注入N阱4和P阱8之间的PN结的反向击穿电压。

但现有技术构成该PN结的两个阱的掺杂浓度都比较低，因此反向击穿电压较高，导致触发电压一般为30～50V，而芯片内部栅氧化层击穿电压明显低于这个触发电压，导致ESD器件起不到保护作用。

发明内容

本发明实施例的目的在于提供一种耐负压并具有低触发电压的SCR器件，旨在解决现有SCR器件触发电压高于芯片内部栅氧化层击穿电压，无法实现有效的ESD防护的问题。

本发明实施例是这样实现的，一种低触发耐负压的SCR器件，包括：

衬底、在所述衬底中形成的第一深注入阱、以及在所述第一深注入阱中形成的第一有源区；

在所述衬底中形成的第二深注入阱、在所述第二深注入阱中形成的第二有源区、以及在所述第二深注入阱中形成的第一有源区，所述第二深注入阱通过所述第二有源区连接至V点电压端；

在所述第二深注入阱中形成的第二阱、在所述第二深注入阱中形成的第一阱、所述第二阱位于所述第一阱的外圈且与所述第一阱形成一交界，在所述第一阱和所述第二阱的交界处同时向所述第一阱和所述第二阱注入形成的第一有源区、在所述第一阱中形成的第二有源区，以及在所述第一阱中形成的第一有源区，所述第一阱通过所述第一有源区连接至PAD端口；

所述第一深注入阱和所述第二深注入阱的掺杂类型相反；

所述第一有源区和所述第二有源区的掺杂类型相反；

所述第一阱和所述第二阱的掺杂类型相反；

所述第一有源区具有高掺杂浓度。

本发明实施例的另一目的在于，提供一种采用上述低触发耐负压的SCR器件的ESD应用电路，所述ESD应用电路还包括：

二极管、耐正压的SCR器件、降低所述耐正压的SCR器件触发电压的触发电路；

所述低触发耐负压的SCR器件的PAD端为所述ESD应用电路的输入端，所述低触发耐负压的SCR器件的V点电压端同时与所述二极管的阴极、所述耐正压的SCR器件的阳极连接，所述二极管的阳极和所述耐正压的SCR器件的阴极同时接地，所述触发电路的输入端为所述ESD应用电路的输出端与所述低触发耐负压的SCR器件的V点电压端连接，所述触发电路的输出端接地，所述触发电路的衬底与所述耐正压的SCR器件的衬底连接；。

本发明实施例的另一目的在于，提供一种低触发耐负压的SCR器件的工艺方法，所述工艺方法包括下述步骤：

在衬底中通过注入形成第二深注入阱；

在衬底中通过注入形成第一深注入阱；

在所述第二深注入阱中通过注入形成第二阱；

在所述第二深注入阱中通过注入形成第一阱，所述第二阱位于所述第一阱的外圈且与所述第一阱形成一交界；

分别在所述第二深注入阱和所述第一阱中通过注入形成第二有源区；

分别在所述第一深注入阱、所述第二深注入阱、所述第一阱中通过注入形成第一有源区，并且在所述第一阱和所述第二阱的交界处同时向所述第一阱和所述第二阱注入形成第一有源区；

所述第一深注入阱和所述第二深注入阱的掺杂类型相反；

所述第一有源区和所述第二有源区的掺杂类型相反；

所述第一阱和所述第二阱的掺杂类型相反；

所述第一有源区具有高掺杂浓度。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低耐负压SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现在承受负压的条件下有效的ESD防护，并且通过触发电路降低耐正压的SCR器件的触发电压，从而实现在承受正压的条件下有效的ESD防护。

附图说明

图1为现有高触发耐负压的SCR器件剖面结构图；

图2为现有高触发耐负压的SCR器件的等效电路原理图；

图3为本发明实施例提供的低触发耐负压的SCR器件的剖面结构图；

图4为本发明实施例提供的低触发耐负压的SCR器件的等效电路原理图；

图5为本发明实施例提供的ESD应用电路的结构图；

图6为本发明实施例提供的低触发耐负压的SCR器件的工艺方法流程结构。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低耐负压SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现有效的ESD防护的设计要求。

一种低触发耐负压的SCR器件，所述SCR器件包括：

衬底、在所述衬底中形成的第一深注入阱、以及在所述第一深注入阱中形成的第一有源区；

在所述衬底中形成的第二深注入阱、在所述第二深注入阱中形成的第二有源区、以及在所述第二深注入阱中形成的第一有源区，所述第二深注入阱通过所述第二有源区连接至V点电压端；

在所述第二深注入阱中形成的第二阱、在所述第二深注入阱中形成的第一阱、所述第二阱位于所述第一阱的外圈且与所述第一阱形成一交界，在所述第一阱和所述第二阱的交界处同时向所述第一阱和所述第二阱注入形成的第一有源区、在所述第一阱中形成的第二有源区，以及在所述第一阱中形成的第一有源区，所述第一阱通过所述第一有源区连接至PAD端口；

所述第一深注入阱和所述第二深注入阱的掺杂类型相反；

所述第一有源区和所述第二有源区的掺杂类型相反；

所述第一阱和所述第二阱的掺杂类型相反；

所述第一有源区具有高掺杂浓度。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低耐负压SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现在承受负压的条件下有效的ESD防护，并且通过触发电路降低耐正压的SCR器件的触发电压，从而实现在承受正压的条件下有效的ESD防护。

以下结合具体实施例对本发明的实现进行详细描述：

图3示出了本发明实施例提供的低触发耐负压的SCR器件的剖面结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该低触发耐负压的SCR器件包括：

P型衬底(PSUB)11、在P型衬底11中通过掺杂形成的深注入P阱(DPWELL)12、以及在深注入P阱12中通过掺杂形成的P+有源区(P+)13，P型衬底11通过深注入P阱12，再通过P+有源区13接地；

在本发明实施例中，深注入P阱(DPWELL)12和P+有源区13从版图俯视的角度均为一个闭合的环形。

本发明实施例提供的SCR器件还包括：在P型衬底11中通过掺杂形成的深注入N阱(HDWELL)14、在深注入N阱14中通过掺杂形成的N+有源区(N+)15、以及在深注入N阱14中通过掺杂形成的P+有源区(P+)16，在应用时，深注入N阱14通过N+有源区15连接至V点电压端，P+有源区16与N+有源区15连接电位相同；

在本发明实施例中，N+有源区(N+)15和P+有源区(P+)16从版图俯视的角度均为一个闭合的环形。

本发明实施例提供的SCR器件还包括：

在深注入N阱14中通过掺杂形成的N阱(NWELL)17、在深注入N阱14中通过掺杂形成的P阱(PWELL)19、N阱17位于P阱19的外圈且与P阱19形成一交界，在N阱17和P阱19的交界处同时向N阱17和P阱19注入形成的P+有源区(P+)18、在P阱19中通过掺杂形成的N+有源区(N+)20，以及在P阱19中通过掺杂形成的P+有源区(P+)21，在应用时，P阱19通过P+有源区21连接至PAD端口，N+有源区20与P+有源区21连接电位相同。

在本发明实施例中，N阱(NWELL)17从版图俯视的角度为一个闭合的环形阱，P+有源区(P+)18处于N阱17和P阱19的交界处，并沿着交界处向N阱17和P阱19的两侧扩散形成，P+有源区(P+)18的掺杂(扩散)深度小于N阱17和P阱19。

在本发明实施例中，P+有源区(P+)18和N+有源区(N+)20从版图俯视的角度也为一个闭合的环形。

在本发明实施例中，P+有源区16作为发射极，深注入N阱14作为基极，P阱19作为集电极，构成横向PNP三极管；深注入N阱14作为集电极，P阱19作为基极，N+有源区20作为发射极，构成纵向NPN三极管。

这个横向PNP三极管和纵向NPN三极管就构成了本发明实施例提供的SCR器件结构，其等效电路如图4所示，其中电阻R为深注入N阱(HDWELL)14的寄生电阻，电阻Rpwell为P阱(PWELL)19的寄生电阻，二极管P+/NWELL DIO为P+有源区(P+)18和N阱(NWELL)17之间构成的二极管，本发明实施例即是通过二极管P+/NWELL DIO降低了耐负压SCR器件的触发电压。在ESD事件发生时，如果端口PAD电压高于V点电压，可通过N阱17和P阱19之间的PN结放电，如果V点电压高于端口PAD电压，并且达到N阱17和P+有源区18形成的PN结的反向击穿电压后，PN结被击穿，电流由N阱17流向P+有源区18，横向PNP和纵向NPN都通，SCR器件被触发。

该结构中，由于P+有源区18具有高的掺杂浓度，因此N阱17和P+有源区18形成的PN结具有低的反向击穿电压，这种SCR结构能够在低电压下被触发，从而起到ESD保护作用。

作为本发明一实施例，该SCR器件可以采用BCDMOS 0.35um的工艺，经测试，传统结构(附图1)的负向触发电压为-35V,而本发明实施例提供的SCR器件结构(附图3)的负向触发电压降为-9V，远低于芯片内部的栅氧化层击穿电压，因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD能力8000V。

能够想到地，可以通过将掺杂类型(P+和N+)互换，并且将PAD端口和V点电压端的连接关系也互换，同样可以得到相同性能的低触发耐负压的SCR器件。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低耐负压SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现在承受负压的条件下有效的ESD防护，并且通过触发电路降低耐正压的SCR器件的触发电压，从而实现在承受正压的条件下有效的ESD防护。

图5示出了本发明实施例提供的ESD应用电路为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该ESD应用电路与内部被保护电路5连接，包括：

二极管32、耐正压的SCR器件33、降低耐正压的SCR器件33触发电压的触发电路34，以及上述实施例中的低触发耐负压的SCR器件31；

低触发耐负压的SCR器件31的PAD端为ESD应用电路的输入端，低触发耐负压的SCR器件31的V点电压端同时与二极管32的阴极、耐正压的SCR器件33的阳极连接，二极管32的阳极和耐正压的SCR器件33的阴极同时接地(GND)，触发电路34的输入端与低触发耐负压的SCR器件31的V点电压端连接，触发电路34的输出端接地，触发电路34的衬底与耐正压的SCR器件33的衬底连接，触发电路34的输入端还作为ESD应用电路的输出端与内部被保护电路5连接；

在本发明实施例中，触发电路34是一串串联的PMOS管，通过击穿PMOS实现向衬底注入电流，从而触发SCR33。

在本发明实施例中，该ESD应用电路中的低触发耐负压的SCR器件31均为上述实施例中的低触发耐负压的SCR器件。

在本发明实施例中，该ESD应用电路可以承受正/负电压，当ESD事件发生时，当ESD应用电路的输入端(PAD端)电压相对于GND为正电压时，则ESD应用电路的放电通路为低触发耐负压的SCR器件31中的正通二极管(P阱(PWELL)19与深注入N阱(HDWELL)14之间形成的二极管)和耐正压的SCR器件33，耐正压的SCR器件33的触发电压应当低于二极管32的反向击穿电压，由于耐正压的SCR器件33位于信号路径与GND之间，因此可以通过触发电路4降低耐正压的SCR器件33的触发电压，使耐正压的SCR器件33工作，从而起到有效的ESD防护作用；

当ESD应用电路的输入端(PAD端)电压相对于GND为负电压时，则ESD应用电路的放电通路为二极管32和低触发耐负压的SCR器件31，低触发耐负压的SCR器件31的触发电压要低于低触发耐负压的SCR器件31中的二极管的反向击穿电压，由于本发明实施例选取的低触发耐负压的SCR器件31为一种低触发SCR器件，其触发电压远小于其二极管的反向击穿电压，因此，该ESD应用电路在承受负电压时也能起到有效的ESD防护作用。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现在承受负压的条件下有效的ESD防护，并且通过触发电路降低耐正压的SCR器件的触发电压，从而实现在承受正压的条件下有效的ESD防护。

本发明实施例的另一目的在于，提供一种低触发耐负压的SCR器件的工艺方法，包括下述步骤：

在衬底中通过注入形成第二深注入阱；

在衬底中通过注入形成第一深注入阱；

在第二深注入阱中通过注入形成第二阱；

在第二深注入阱中通过注入形成第一阱，第二阱位于第一阱的外圈且与第一阱形成一交界；

分别在第二深注入阱和第一阱中通过注入形成第二有源区；

分别在第一深注入阱、第二深注入阱、第一阱中通过注入形成第一有源区，并且在第一阱和第二阱的交界处同时向第一阱和第二阱注入形成第一有源区；

第一深注入阱和第二深注入阱的掺杂类型相反；

第一有源区和第二有源区的掺杂类型相反；

第一阱和第二阱的掺杂类型相反；

第一有源区具有高掺杂浓度。

以下结合具体实施例对本发明的实现进行详细描述：

图6示出了本发明实施例提供的低触发耐负压的SCR器件的工艺方法流程结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，结合附图3、4，该低触发耐负压的SCR器件的工艺方法流程包括下述步骤：

在步骤S101中，在P型衬底(PSUB)11中通过注入形成深注入N阱(HDWELL)14；

在步骤S102中，在P型衬底11中通过注入形成深注入P阱(DPWELL)12；

在步骤S103中，在深注入N阱(HDWELL)14中通过注入形成N阱(NWELL)17；

在步骤S104中，在深注入N阱(HDWELL)14中通过注入形成P阱(PWELL)19，N阱17位于P阱19的外圈且与P阱19形成一交界；

在步骤S105中，分别在深注入N阱(HDWELL)14和P阱19中通过注入形成N+有源区(N+)15、20；

在步骤S106中，分别在深注入P阱(DPWELL)12、深注入N阱(HDWELL)14、P阱19中通过注入形成P+有源区(P+)13、16、21，并且在P阱19和N阱17的交界处同时向P阱19和N阱17注入形成P+有源区(P+)18；

P型衬底11通过深注入P阱12，再通过P+有源区13接地。

在应用时，深注入N阱14通过N+有源区15连接至V点电压端，P+有源区16与N+有源区15连接电位相同；P阱19通过P+有源区21连接至PAD端口，N+有源区20与P+有源区21连接电位相同。

在本发明实施例中，深注入P阱(DPWELL)12和P+有源区13从版图俯视的角度均为一个闭合的环形；N+有源区(N+)15和P+有源区(P+)16从版图俯视的角度均为一个闭合的环形；N阱(NWELL)17从版图俯视的角度为一个闭合的环形阱，P+有源区(P+)18处于N阱17和P阱19的交界处，并沿着交界处向N阱17和P阱19的两侧扩散形成，P+有源区(P+)18的掺杂(扩散)深度小于N阱17和P阱19；P+有源区(P+)18和N+有源区(N+)20从版图俯视的角度也为一个闭合的环形。

在本发明实施例中，P+有源区16作为发射极，深注入N阱14作为基极，P阱19作为集电极，构成横向PNP三极管；深注入N阱14作为集电极，P阱19作为基极，N+有源区20作为发射极，构成纵向NPN三极管。

这个横向PNP三极管和纵向NPN三极管就构成了本发明实施例提供的SCR器件结构，其等效电路如图4所示，其中电阻R为深注入N阱(HDWELL)14的寄生电阻，电阻Rpwell为P阱(PWELL)19的寄生电阻，二极管P+/NWELL DIO为P+有源区(P+)18和N阱(NWELL)17之间构成的二极管，本发明实施例即是通过二极管P+/NWELL DIO降低了耐负压SCR器件的触发电压。在ESD事件发生时，如果端口PAD电压高于V点电压，可通过N阱17和P阱19之间的PN结放电，如果V点电压高于端口PAD电压，并且达到N阱17和P+有源区18形成的PN结的反向击穿电压后，PN结被击穿，电流由N阱17流向P+有源区18，横向PNP和纵向NPN都通，SCR器件被触发。

该工艺方法制成的器件结构中，由于P+有源区18具有高的掺杂浓度，因此N阱17和P阱19形成的PN结具有低的反向击穿电压，这种SCR结构能够在低电压下被触发，从而起到ESD保护作用。

作为本发明一实施例，该工艺方法可以采用BCDMOS 0.35um的工艺，经测试，传统结构(附图1)的负向触发电压为-35V,而本发明实施例提供的SCR器件结构(附图3)的负向触发电压降为-9V，远低于芯片内部的栅氧化层击穿电压，因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD能力8000V。

本发明实施例提供了的耐负压并具有低触发电压的SCR器件，能够有效降低SCR器件的触发电压，使触发电压低于芯片内部栅氧化层击穿电压，从而实现在承受负压的条件下有效的ESD防护，并且通过触发电路降低耐正压的SCR器件的触发电压，从而实现在承受正压的条件下有效的ESD防护。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低触发耐负压的SCR器件，其特征在于，所述SCR器件包括：

衬底、在所述衬底中形成的第一深注入阱、以及在所述第一深注入阱中形成的第一有源区；

在所述衬底中形成的第二深注入阱、在所述第二深注入阱中形成的第二有源区、以及在所述第二深注入阱中形成的第一有源区，所述第二深注入阱通过所述第二有源区连接至V点电压端；

在所述第二深注入阱中形成的第二阱、在所述第二深注入阱中形成的第一阱、所述第二阱位于所述第一阱的外圈且与所述第一阱形成一交界，在所述第一阱和所述第二阱的交界处同时向所述第一阱和所述第二阱注入形成的第一有源区、在所述第一阱中形成的第二有源区，以及在所述第一阱中形成的第一有源区，所述第一阱通过所述第一有源区连接至PAD端口；

所述第一深注入阱和所述第二深注入阱的掺杂类型相反；

所述第一有源区和所述第二有源区的掺杂类型相反；

所述第一阱和所述第二阱的掺杂类型相反；

所述第一有源区具有高掺杂浓度。

2.如权利要求1所述的SCR器件，其特征在于，所述衬底为P型衬底；

所述第一深注入阱为深注入P阱，所述第二深注入阱为深注入N阱；

所述第一有源区为P+有源区、所述第二有源区为N+有源区；

所述第一阱为P阱、所述第二阱为N阱。

3.如权利要求1所述的SCR器件，其特征在于，所述第一深注入阱、所述第二深注入阱，所述第一有源区、所述第二有源区，所述第一阱、所述第二阱，均通过掺杂形成。

4.如权利要求1所述的SCR器件，其特征在于，所述SCR器件的线宽为BCDMOS 0.35um。

5.一种ESD应用电路，其特征在于，所述ESD应用电路包括：

二极管、耐正压的SCR器件、降低所述耐正压的SCR器件触发电压的触发电路，以及如权利要求1至4任一项所述的低触发耐负压的SCR器件；

所述低触发耐负压的SCR器件的PAD端为所述ESD应用电路的输入端，所述低触发耐负压的SCR器件的V点电压端同时与所述二极管的阴极、所述耐正压的SCR器件的阳极连接，所述二极管的阳极和所述耐正压的SCR器件的阴极同时接地，所述触发电路的输入端为所述ESD应用电路的输出端与所述低触发耐负压的SCR器件的V点电压端连接，所述触发电路的输出端接地，所述触发电路的衬底与所述耐正压的SCR器件的衬底连接。

6.如权利要求5所述的ESD应用电路，其特征在于，所述触发电路包括多个串联的PMOS管，所述PMOS管的衬底为所述触发电路的衬底。

7.一种低触发耐负压的SCR器件的工艺方法，其特征在于，所述工艺方法包括下述步骤：

在衬底中通过注入形成第二深注入阱；

在衬底中通过注入形成第一深注入阱；

在所述第二深注入阱中通过注入形成第二阱；

在所述第二深注入阱中通过注入形成第一阱，所述第二阱位于所述第一阱的外圈且与所述第一阱形成一交界；

分别在所述第二深注入阱和所述第一阱中通过注入形成第二有源区；

分别在所述第一深注入阱、所述第二深注入阱、所述第一阱中通过注入形成第一有源区，并且在所述第一阱和所述第二阱的交界处同时向所述第一阱和所述第二阱注入形成第一有源区；

所述第一深注入阱和所述第二深注入阱的掺杂类型相反；

所述第一有源区和所述第二有源区的掺杂类型相反；

所述第一阱和所述第二阱的掺杂类型相反；

所述第一有源区具有高掺杂浓度。

8.如权利要求7所述的所述工艺方法，其特征在于，所述衬底为P型衬底；

所述第一深注入阱为深注入P阱，所述第二深注入阱为深注入N阱；

所述第一有源区为P+有源区、所述第二有源区为N+有源区；

所述第一阱为P阱、所述第二阱为N阱。

9.如权利要求7所述的所述工艺方法，其特征在于，所述第一深注入阱、所述第二深注入阱，所述第一有源区、所述第二有源区，所述第一阱、所述第二阱，均通过掺杂形成。

10.如权利要求7所述的所述工艺方法，其特征在于，所述SCR器件的工艺线宽为0.35um。