CN104538284A - 一种在硅片上集成化合物半导体器件的工艺 - Google Patents
一种在硅片上集成化合物半导体器件的工艺 Download PDFInfo
- Publication number
- CN104538284A CN104538284A CN201410842151.1A CN201410842151A CN104538284A CN 104538284 A CN104538284 A CN 104538284A CN 201410842151 A CN201410842151 A CN 201410842151A CN 104538284 A CN104538284 A CN 104538284A
- Authority
- CN
- China
- Prior art keywords
- compound semiconductor
- semiconductor device
- lead end
- silicon chip
- technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
Abstract
本发明公开了一种在硅片上集成化合物半导体器件的工艺,其特征在于,在衬底材料上初步加工完成化合物半导体部件后,通过在硅片上加工形成相应的金属布线方式,使该化合物半导体部件在倒置后,部件的引出端与硅片上的金属引线指定位置相键合,形成对化合物半导体器件的电性连接以及机械支撑。通过此加工方法,化合物半导体器件的衬底材料可在剥离后重复利用,大幅缩减在化合物半导体加工过程中衬底材料的成本。
Description
技术领域
本发明涉及一种在硅衬底上集成高性能化合物半导体器件的方法。
背景技术
随着新材料技术的发展,基于氮化镓(GaN)、碳化硅(SiC)等的化合物半导体材料,与硅材料相比具有电子饱和漂移速率高、热导率大、能带宽、抗辐射能力强以及良好的化学稳定性等优异的物理化学以及电学特性,在超高频、大功率、高电迁移率等方面表现出优越的性能,可以应用在高压、高温、高速等各种极端条件,在各类信息系统中发挥着关键作用。
通常在高性能化合物半导体器件的制造过程中,为减小晶格失配及由此产生的界面不同结构对器件性能的影响,可选用与化合物半导体器件相同或类似的衬底材料,如SiC器件可选用SiC材料作为晶圆衬底等;但化合物半导体材料衬底制造成本非常之高,并在机械强度和热导率方面也逊色于硅。硅衬底的价格只是同尺寸化合物材料衬底的1/10以下,同时其各种加工工艺已经非常成熟;在企业界现有的低成本的成熟硅衬底上集成高性能化合物半导体器件,一直是研究人员和工业界追求的目标。但是,在硅衬底上直接制备化合物半导体器件,由于材料的内在不同特性,面临着诸多挑战,如晶格常数不匹配、热膨胀系数不同,以及在硅原子与化合物半导体材料(如GaN)原子所形成的极性/非极性异质结界面的电子结构、界面电荷、偶极矩、带阶、不同输运特性等,都会有很大的不同,从而对器件性能产生显著影响。此外,还有硅衬底上Si原子在高温生长过程中扩散并在衬底表面形成非晶态SixNy薄膜,降低外延层的晶体质量。虽然目前在工业界广泛使用的硅晶圆片直径尺寸已经达300mm且其纯度、微掺杂等材料性能近年来获得进一步提升,但仍未能获得化合物半导体器件所要求的硅基晶圆。
中国专利(CN 101802979)公开了一种降低了Si衬底与化合物半导体层之间的界面的位错(缺陷)密度的化合物半导体衬底及其制造方法。对Si衬底依次实施有机清洗、酸清洗以及碱清洗,去除Si衬底表面的有机物、金属等污染物质,形成平坦的氧化膜。使用浓度1.0wt%的氟化氢水溶液来去除表面的氧化膜并进行氢终端处理。紧接着将Si衬底容纳到真空装置内,之后使Si衬底的衬底温度上升。当这样使衬底温度上升时,进行终端处理得到的氢脱离。在氢脱离之前先行照射As,在准备Si衬底与化合物半导体层之间的界面之后,在数秒钟后照射Ga和As,由此制作的化合物半导体衬底具有结晶位错(缺陷)较低、品质较高的特点。但是硅衬底与化合物半导体材料之间固有的晶格失配、热膨胀系数失配并没有得到根本性的解决。
欧洲专利(EP2587523-A1)公开了一种在硅片上制备化合物半导体器件的加工方法。该方法包括:在硅衬底上形成孔状空隙,在空隙中生长填充化合物半导体材料,减小后续加工过程中因晶格失配造成的应力及热胀冷缩问题;在填充空隙的化合物半导体材料之上制备另一种用作半导体器件区的化合物材料,以实现化合物半导体器件的高性能。该方法对化合物半导体填充空隙的生长方式提出较高要求,加工工艺难度较大。
发明内容
本发明的目的是提供一种可大幅度降低加工成本、制作工艺简易的在低成本硅片上集成高性能化合物半导体器件的方法。
为达到以上目的,本发明是采取如下技术方案予以实现的:
一种在硅片上集成化合物半导体器件的工艺,其特征在于,包括下述步骤:
(1)首先在衬底层上,生长一缓冲层,在缓冲层上加工制作化合物半导体的体结构层,该体结构层上设置n个横向并排的第一引线端,形成化合物半导体部件;其中n≥2,n个第一引线端的宽度、高度以及间距各异;第一引线端采用导电性好金属或合金材料;
(2)同时在一块硅片上均匀生长一层绝缘层材料,然后在该绝缘材料上,参照步骤(1)n个第一引线端宽度、高度、间距数据,使用光刻版,经过不多于n次的分区域光刻刻蚀工艺,形成带n个凸起台阶的绝缘层;该n个凸起台阶的宽度、高度及间距各异,并与步骤(1)半导体部件各个第一引线端形位尺寸相对应;在该凸起台阶上采用导电性好金属材料均匀沉积n个第二引线端,其中各宽度稍小于相对应的第一引线端的宽度;
(3)将步骤(1)制得的化合物半导体部件倒置,并与步骤(2)所制得的硅片相键合,使n个第一引线端分别与硅片上形位相对应的n个第二引线端充分粘附在一起,并将衬底层剥离,形成最终的化合物半导体器件;剥离后的衬底层在经过表面处理后继续用于步骤(1)所述体结构层的加工制作。
上述工艺中,步骤(3)所述衬底层的剥离过程,发生在将半导体部件倒置并使第一引线端粘附于硅片第二引线端之后,或发生在将半导体部件倒置之前。
所述衬底层的剥离方式为激光照射,或者缓冲层腐蚀的方法。
所述的衬底层为蓝宝石晶圆片、GAN晶圆片或SiC晶圆片。
所述的体结构层为GAN或SiC。
所述的第一引线端和第二引线端的材料为Al,AlSi,AlSiCu,或Cu。
所述绝缘层材料为二氧化硅或氮化硅,厚度为几百A至数十微米。
本发明的优点是,可大幅度降低在化合物半导体器件加工成本中占重要部分的化合物材料衬底成本;该方法与现有硅材料加工设备与工艺技术具有极高的兼容性,兼具对多个化合物半导体器件的集成功能并可以对后续封装打线工艺进行二次设计与优化。
附图说明
图1为本发明化合物半导体部件的加工示意图。
图2为本发明硅片(图形与图1相对应)的加工示意图。
图3为图1化合物半导体部件倒置于图2硅片上的加工示意图。
图4为图3半导体部件衬底层剥离后最终产品示意图。
图5为本发明一个六引线端实施例的平面图。
图1~图5中:10、衬底层;20、缓冲层;30、体结构层;40、第一引线端(有多个:A、B、C、…,N);100、硅片;200、绝缘层;300、第二引线端(有多个:A、B、C、…,N);400、不同电势引线区(有多个:A、B、C);3000、封装打线区。
具体实施方式
以下结合附图及具体实例对本发明作进一步的详细说明。
一种在硅片上集成化合物半导体器件的工艺,包括下述工序:
(1)参考图1,首先在衬底层10(材料通常为蓝宝石晶圆片,GAN晶圆片或SiC晶圆片)上采用化学气相沉积或外延生长工艺制作缓冲层20,用于后续剥离化合物衬底材料,可为单层材料或者多层薄膜材料,该层需具备与化合物半导体器件体结构层类似的晶格常数等物理化学性能。在缓冲层上也采用化学气相沉积或外延生长工艺制作体结构层30(通常其材料为GAN,SiC等化合物半导体材料等),在该体结构层上均匀沉积薄金属层并通过后续光刻刻蚀工艺去除不必要部分,形成多个横向并排的第一引线端40(可多至数十个),分别为40A、40B、40C…40N,形成可被用于施加不同电压的半导体部件。第一引线端40的材料通常为导电性好的金属或合金,如AL,AlSi,AlSiCu,Cu等。该金属引线端用于连接不同半导体器件的相同电位部分,同时由于半导体工艺加工的特性,不同区域的金属引线端通常位于不同的水平高度Vb,Vc…Vn,以及具有不同的宽度Wa,Wb,Wc…Wn,在选取40A水平中心点为参照点时,40B、40C…40N金属引线端的水平中心相对距离为Lb,Lc…Ln,以上W/L/V数据可通过在器件加工完成后,使用无损伤的表面检测设备轻易获得,并作为后续硅片工艺加工的数据反馈基础。
(2)参考图2,同时在一块硅片100上(通常为硅单晶或多晶圆片,SOI晶圆片等其它低成本、相似机械性能的材料)均匀生长一层二氧化硅或氮化硅等材料(能耐受高压、高温等化合物半导体器件使用环境条件),厚度可为500A至700um。然后在该绝缘材料上,参照步骤(1)经测量获得的W/L/V系列数据,使用光刻版,经过不多于N次的分区域光刻刻蚀工艺,形成与步骤(1)半导体部件第一引线端40形位尺寸W/L/V相匹配的多个带凸起台阶(不同高度不同距离)的绝缘层200。
接着在绝缘层200多个凸起台阶上均匀沉积与第一引线端40具有相似或更佳导电性能的金属材料,如Ti,Ni,Ag,Au,Sb等,经光刻、刻蚀后形成第二引线端300,分别为300A、300B、300C…300N,分别具有宽度Ka,Kb,Kc…Kn(通常分别不大于Wa,Wb,Wc…Wn,以获得更好的键合性能及更高的器件集成度),在选取300A引线端水平中心为参照点时,300B、300C…300N引线端水平中心相对距离为Lb,Lc…Ln,对应不同绝缘层200凸起台阶的高度,300B、300C…300N各引线端相对300A垂直距离分别为Vb,Vc…Vn。
多个引线端300的位置的需要根据步骤(1)中化合物半导体部件各引线端40的位置来设定,使之满足于将半导体部件倒置后,40A与300A、40B与300B、40C与300C、40N与300N可分别有效接触并保持良好的粘附力及上佳的导电性。
第二引线端300可通过二次设计,并实现后续封装打线区域3000的合理布局(其材料通常与300相同)。
(3)参考图3、图4,将将图1中化合物半导体部件倒置,并与图2硅片相键合,使引线端40A、40B、40C…40N,分别与硅片上引线端300A、300B、300C…300N充分粘附在一起,保证互相之间的有效接触、良好的粘附力及上佳的导电性,并将衬底层10剥离,形成最终的化合物半导体器件(图4)。
衬底层10的剥离过程可发生在将半导体部件倒置并键合到硅片上之后,也可发生于倒置过程之前。剥离方式可以通过物理方式,如激光照射,或者化学方法,如缓冲层腐蚀等。经剥离后的衬底层10,可在经过表面处理后继续用于体结构层20的生长,从而大幅降低材料成本。
参考图5,对硅片绝缘层200上的引线端300可进行二次设计,使之满足相关产品的光学、电学、力学等要求。如图5中为6个引线端交叉排列的一个具体实施例。其中,,两个引线端400B,三个同电势引线端400A从器件下边连接到一个封装打线区3000A;2个同电势的引线端300B从器件上边连接到另一个封装打线区3000B;一电势均不同于400A、400B的引线端400C直接连接到封装打线区3000C。通过此方法可集成多个化合物半导体器件,使之具有较高的集成度及更好的可靠性。
Claims (7)
1.一种在硅片上集成化合物半导体器件的工艺,其特征在于,包括下述步骤:
(1)首先在衬底层上,生长一缓冲层,在缓冲层上加工制作化合物半导体的体结构层,该体结构层上设置n个横向并排的第一引线端,形成化合物半导体部件;其中n≥2,n个第一引线端的宽度、高度以及间距各异;第一引线端采用导电性好金属或合金材料;
(2)同时在一块硅片上均匀生长一层绝缘层材料,然后在该绝缘材料上,参照步骤(1)n个第一引线端宽度、高度、间距数据,使用光刻版,经过不多于n次的分区域光刻刻蚀工艺,形成带n个凸起台阶的绝缘层;该n个凸起台阶的宽度、高度及间距各异,并与步骤(1)半导体部件各个第一引线端形位尺寸相对应;在该凸起台阶上采用导电性好金属材料均匀沉积n个第二引线端,其中各宽度稍小于相对应的第一引线端的宽度;
(3)将步骤(1)制得的化合物半导体部件倒置,并与步骤(2)所制得的硅片相键合,使n个第一引线端分别与硅片上形位相对应的n个第二引线端充分粘附在一起,并将衬底层剥离,形成最终的化合物半导体器件;剥离后的衬底层在经过表面处理后继续用于步骤(1)所述体结构层的加工制作。
2.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,步骤(3)所述衬底层的剥离过程,发生在将半导体部件倒置并使第一引线端粘附于硅片第二引线端之后,或发生在将半导体部件倒置之前。
3.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,所述衬底层的剥离方式为激光照射,或者缓冲层腐蚀的方法。
4.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,所述的衬底层为蓝宝石晶圆片、GAN晶圆片或SiC晶圆片。
5.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,所述的体结构层为GAN或SiC。
6.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,所述的第一引线端和第二引线端的材料为Al,AlSi,AlSiCu,或Cu。
7.如权利要求1所述的在硅片上集成化合物半导体器件的工艺,其特征在于,所述绝缘层材料为二氧化硅或氮化硅,厚度为几百A至数十微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410842151.1A CN104538284A (zh) | 2014-12-30 | 2014-12-30 | 一种在硅片上集成化合物半导体器件的工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410842151.1A CN104538284A (zh) | 2014-12-30 | 2014-12-30 | 一种在硅片上集成化合物半导体器件的工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104538284A true CN104538284A (zh) | 2015-04-22 |
Family
ID=52853791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410842151.1A Pending CN104538284A (zh) | 2014-12-30 | 2014-12-30 | 一种在硅片上集成化合物半导体器件的工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104538284A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692559A (en) * | 1985-09-09 | 1987-09-08 | Hughes Aircraft Company | Thin GaAs solar cell structures |
CN1828921A (zh) * | 2005-01-21 | 2006-09-06 | 范朝阳 | 异质集成高压直流/交流发光器 |
CN101790794A (zh) * | 2007-07-03 | 2010-07-28 | 微连器件公司 | 制造薄膜ⅲ-ⅴ族化合物太阳能电池的方法 |
US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
CN102299210A (zh) * | 2011-09-14 | 2011-12-28 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒装薄膜太阳能电池的制作方法 |
CN102339913A (zh) * | 2011-09-30 | 2012-02-01 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN102368516A (zh) * | 2011-10-10 | 2012-03-07 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN102903805A (zh) * | 2012-10-22 | 2013-01-30 | 中国科学院半导体研究所 | 制作倒装高电压交直流发光二极管的方法 |
-
2014
- 2014-12-30 CN CN201410842151.1A patent/CN104538284A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692559A (en) * | 1985-09-09 | 1987-09-08 | Hughes Aircraft Company | Thin GaAs solar cell structures |
CN1828921A (zh) * | 2005-01-21 | 2006-09-06 | 范朝阳 | 异质集成高压直流/交流发光器 |
CN101790794A (zh) * | 2007-07-03 | 2010-07-28 | 微连器件公司 | 制造薄膜ⅲ-ⅴ族化合物太阳能电池的方法 |
US20110297914A1 (en) * | 2010-06-07 | 2011-12-08 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Gallium nitride-based flip-chip light-emitting diode with double reflective layers on its side and fabrication method thereof |
CN102299210A (zh) * | 2011-09-14 | 2011-12-28 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒装薄膜太阳能电池的制作方法 |
CN102339913A (zh) * | 2011-09-30 | 2012-02-01 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN102368516A (zh) * | 2011-10-10 | 2012-03-07 | 映瑞光电科技(上海)有限公司 | 高压led器件及其制造方法 |
CN102903805A (zh) * | 2012-10-22 | 2013-01-30 | 中国科学院半导体研究所 | 制作倒装高电压交直流发光二极管的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6345247B2 (ja) | ダイヤモンドをサーマルビア内に選択的に蒸着させる方法 | |
CN107170668B (zh) | 一种自支撑氮化镓制备方法 | |
CN109585269B (zh) | 一种利用二维晶体过渡层制备半导体单晶衬底的方法 | |
US8759169B2 (en) | Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components | |
KR20140005900A (ko) | 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스 | |
CN111540684A (zh) | 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法 | |
EP2151856A1 (en) | Relaxation of strained layers | |
JP2010056458A (ja) | 発光素子の製造方法 | |
US20140374924A1 (en) | Heterogeneous Integration Process Incorporating Layer Transfer in Epitaxy Level Packaging | |
TW201937535A (zh) | 使用工程設計過的基板結構來實施的功率及rf設備 | |
US9824891B1 (en) | Method of manufacturing the thin film | |
KR20120083307A (ko) | 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판 | |
CN104756245A (zh) | 具有提高的可靠性和工作寿命的半导体器件及其制造方法 | |
JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
TW200939518A (en) | Method of fabricating photoelectric device of III-nitride based semiconductor and structure thereof | |
CN107731903A (zh) | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 | |
JP5564799B2 (ja) | 窒化ガリウム系半導体電子デバイスを作製する方法 | |
CN109585615B (zh) | 将氮化镓外延层从衬底上剥离的方法 | |
KR101787435B1 (ko) | 나노 로드 제조방법 | |
CN103866380A (zh) | 一种使用图形化退火多孔结构进行GaN单晶生长的方法 | |
CN104538284A (zh) | 一种在硅片上集成化合物半导体器件的工艺 | |
CN102560676B (zh) | 一种使用减薄键合结构进行GaN单晶生长的方法 | |
EP4187576A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
TW201802881A (zh) | 用於製造用以形成三維單片積體電路之結構的方法 | |
JP5931803B2 (ja) | 窒化物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150422 |