CN104536940B - 发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质 - Google Patents

发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质 Download PDF

Info

Publication number
CN104536940B
CN104536940B CN201510016280.XA CN201510016280A CN104536940B CN 104536940 B CN104536940 B CN 104536940B CN 201510016280 A CN201510016280 A CN 201510016280A CN 104536940 B CN104536940 B CN 104536940B
Authority
CN
China
Prior art keywords
head
soc
agent
message
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510016280.XA
Other languages
English (en)
Other versions
CN104536940A (zh
Inventor
S·拉克舍玛纳默西
M·C·亨塞克
M·T·克林格史密斯
B·范宁
R·R·韦玛
R·P·阿德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104536940A publication Critical patent/CN104536940A/zh
Application granted granted Critical
Publication of CN104536940B publication Critical patent/CN104536940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

在一个实施例中，本发明涉及用于在第一代理中接收分组的方法，其中分组包括具有扩展头部指示符的第一分组头部。基于该指示符，代理可确定分组是否包括一个或多个附加的分组头部。如果是，则代理可接下来基于附加头部的头部标识符确定它是否支持附加分组头部中的信息。描述并要求保护其他实施例。

Description

发送/接收具有扩展头部的分组的互连装置以及相关联的片 上系统与计算机可读存储介质
本申请是PCT国际申请号PCT/US2012/056399、国际申请日2012年9月20日、中国国家申请号201280047815.4、名称为“发送具有扩展头部的分组”的申请的分案申请。
背景技术
主流处理器芯片在高性能和低功率部分中正日益集成附加的功能，例如图形、显示引擎、安全引擎、PCIeTM端口(即，遵照外围组件互连快速(PCI ExpressTM(PCIeTM)规范基础规范2.0版(2007年发布)(在下文中称为PCIeTM规范))和其他基于PCIeTM的外围设备，同时保持对与例如外围部件互连(PCI)局部总线规范3.0版(2002年公布)(在下文中称为PCI规范)之类的PCI规范兼容的设备的传统支持。
由于来自服务器、台式、移动、嵌入式、超移动和移动因特网设备部分的不同要求，这样的设计被高度划分。不同的市场寻求使用把处理器核、存储器控制器、输入/输出控制器和其他部分专用加速部件中的至少一些组合到单个芯片上的单片片上系统(SoC)解决方案。然而，由于把不同的知识产权(IP)块集成在单个管芯上的困难，聚集这些特征的设计发展缓慢。当IP块可以具有各种要求和设计独特性且可以要求多种专用线路、通信协议等等以便允许把它们合并到SoC中时，尤其如此。结果，所开发的每一SoC或其他高级半导体设备要求大量的设计复杂性和定制以便把不同的IP块合并到单个设备中。这是因为给定的IP块通常需要被重新设计以适应给定SoC的接口和信令要求。
为了实现贯穿系统路由分组，通常分组设置有头部，包括帮助路由和解码分组的信息。不同的通信协议用于不同的头部布置。然而，这些头部格式通常是固定的，且阻碍通过头部提供附加信息的灵活性。在隧道协议中，其中不同的代理利用多种通信协议通信，原始分组可被封装成具有用于隧道协议的附加头部的分组类型。进而每个代理可访问它能够理解的分组头部。但该技术增加分组尺寸和解码复杂性。
附图说明
图1是根据本发明实施例的基本互连架构的框图。
图2是根据本发明实施例的互连架构的进一步细节的框图。
图3是根据本发明实施例的SoC的高级框图。
图4是根据本发明另一实施例的系统的框图。
图5是根据本发明实施例的边带互连的框图。
图6是根据本发明实施例的可用于边带接口的信令的细节的框图。
图7是根据本发明的一个实施例具有头部部分和数据部分的消息的图示。
图8是根据本发明实施例的用于生成分组的方法的流程图。
图9是根据本发明实施例的用于在路由器中处理具有扩展头部的分组的方法的流程图。
图10是根据本发明的一个实施例的用于在目标代理中处理包括扩展头部的分组的方法的流程图。
图11是根据本发明实施例的SoC的一部分的更详细框图。
图12是根据本发明实施例的另一个SoC的框图。
具体实施方式
耦合不同组件(称为代理)的边带接口可被配置成提供以路由组织结构可保持对该信息完全不可知且仅特定的目标代理可解释这一扩展头部的方式在边带消息内发送附加头部信息的能力。通过增加发送用于给定消息的扩展头部的能力，可实现接口规范的标准头部仲裁长度扩展，例如1双字(DW)。同时，路由器、交换器或其它接口组件可基于标准头部处理输入消息(例如，通过检查头部的第一1DW)。此外，实施例提供简单的分组布局和解码方案，使得当随着消息流入代理，扩展头部不被代理支持(例如，将扩展头部处理为不关心)时，接收代理可丢弃或剥离扩展头部。
通过根据本发明的实施例提供扩展头部机制，不支持这种信息的接收代理因此可在接收的消息中忽略它。这允许降低主代理和目标代理中的设计复杂性。作为示例，考虑在扩展头部中发送安全属性信息(SAI)的情况。主代理可实现其中它在所有的事务中始终发送SAI的配置。这种主代理也是更安全的，因为SAI的发送可被硬编码，且避免来自可能的可配置SAI头部插入的安全弱点。如果具有SAI扩展头部的事务的目的地是配置成强化访问控制策略的目标代理，则目标代理可使用该头部中的SAI信息。如果替代地事务的目的地是不具有配置用于访问控制保护的资源的目标代理，则该代理可忽略扩展头部并且处理标准消息头部和相应的消息有效载荷。
各实施例可以用于多个不同类型的系统。作为示例，在此描述的实现可以结合诸如处理器等的半导体设备或可以在单个半导体管芯上制造的其他半导体设备使用。在特定实现中，该设备可以是片上系统(SoC)或包括各种同构和/或异构处理代理的其他高级处理器或芯片组以及诸如联网组件等的附加组件，例如路由器、控制器、桥接设备、其他设备、存储器等等。
一些实现可以用于根据诸如由半导体生产商发布的集成片上系统组织结构(integrated on-chip system fabric，IOSF)规范等的给定规范设计的半导体设备，以提供用于在包括SoC的芯片内附加知识产权(IP)块的标准化管芯上互连协议。这样的IP块可以属于各种类型，包括诸如有序或无序核等的通用处理器、固定功能单元、图形处理器、IO控制器、显示控制器、媒体处理器以及其他类型。通过使得互连协议标准化，从而实现用于不同类型芯片中的IP代理的广泛使用的框架。因此，不仅半导体生产商可以跨越各种各样的客户群高效地设计不同类型的芯片，而且可以经由规范允许第三方设计要合并到这样的芯片中的诸如IP代理等的逻辑。并且，此外，通过为互连协议的多个方面提供多个选项，高效地实现了设计的再用。尽管在此结合这一IOSF规范描述了各实施例，但应理解，本发明的范围不限于此，且各实施例可以用于多种不同类型的系统。
现在参见图1，所示出的是根据本发明实施例的基本互架构的框图。如图1中所示出，系统10可以是片上系统或任意其他半导体设备的一部分，诸如高度集成的处理器联合体或集成IO中枢，且包括充当在各种组件之间的互连的组织结构20。在所示出的实现中，这些组件包括IP代理30和40，它们可以是独立的IP块，以提供诸如计算能力、图形能力、媒体处理能力等等的各种功能性。在一个实施例中，这些IP代理因而是具有与IOSF规范兼容的接口的IP块或逻辑设备。如还可见的，组织结构20也连接到桥50。尽管在图1的示例中为便于阐释而未示出，但应理解，桥50可以充当到例如在相同芯片或一个或多个不同的芯片上的其他系统组件的接口。
如下面将进一步描述的，图1中所示出的每一元素，即组织结构、IP代理和桥，可以包括一个或多个接口以便处理各种信号的通信。可以根据IOSF规范定义这些接口，IOSF规范定义用于在这些接口上通信的信号、用于在代理之间的信息交换的协议、用来发起和管理信息交换的仲裁和流控制机制、所支持的地址解码和转换能力、用于带内或带外通信的消息收发、电源管理、测试、验证和调试支持。
IOSF规范包括可以提供给每个代理的3个独立接口，即主接口、边带消息接口和可测试性和调试接口(测试设计(DFT)、调试设计(DFD)接口)。根据IOSF规范，代理可以支持这些接口的任何组合。具体地，代理可以支持0-N个主接口、0-N个边带消息接口和可选的DFx接口。然而，根据该规范，代理必须支持这3个接口中的至少一个。
组织结构20可以是在不同的代理之间移动数据的硬件元素。注意，组织结构20的拓扑可以是针对产品的。作为示例，组织结构可以被实现为总线、分层总线、级联中枢或类似物。现在参见图2，所示出的是根据本发明实施例的互连架构的进一步细节的框图。如图2中所示出，IOSF规范定义三种不同的组织结构，即主接口组织结构112、DFx组织结构114和边带组织结构116。主接口组织结构112可以用于代理和存储器之间的所有带内通信，例如，在诸如中央处理单元(CPU)或其他处理器等的主处理器和代理之间的所有带内通信。主接口组织结构112还可以允许在代理和所支持的组织结构之间的对等事务的通信。包括存储器、输入输出(IO)、配置和带内消息收发的所有事务类型可以经由主接口组织结构112递送。因而，主接口组织结构可以充当在对等之间传输的数据和/或与上游组件的通信的高性能接口。
在各种实现中，主接口组织结构112实现拆分事务协议以便实现最大并发性。即，这种协议提供请求阶段、批准阶段以及命令和数据阶段。在各种实施例中，主接口组织结构112支持三种基本请求类型：已公布(posted)、未公布(non-posted)和完成。通常，已公布事务是这样的事务：在由源发送时，该源认为该事务是完成的，且该源不接收关于该事务的完成或其他确认消息。已公布事务的一个这样的示例可以是写事务。相反，直到接收到返回消息(即完成)之前，不认为该源完成了未公布事务。未公布事务的一个示例是读事务，该读事务中，源代理请求读取数据。因此，完成消息提供所请求的数据。
另外，主接口组织结构112支持不同信道的概念，以便提供用于贯穿该系统的独立数据流的机制。如将要进一步描述的，主接口组织结构112本身可以包括发起事务的主接口和接收事务的目标接口。基础的主接口还可以细分成请求接口、命令接口和数据接口。请求接口可以用来提供对移动事务命令和事务数据的控制。在各种实施例中，主接口组织结构112可以支持PCI排序规则和列举。
边带接口组织结构116又可以是用于传输所有带外信息的标准机构。以这种方式，可以避免为给定实现设计专用线路，增强了跨越各种各样的芯片再用IP的能力。因而，与使用专用线路来处理诸如状态、中断、电源管理、熔断分布、配置遮蔽、测试模式等等的带外通信的IP块相反，根据IOSF规范的边带接口116标准化所有带外通信，促进了模块化并减少跨越不同的设计再用IP的验证要求。通常，边带接口组织结构116可以被用来通信非性能关键信息而不是用于性能关键的数据传输，该传输通常可以经由主接口组织结构112传输。
如图2中进一步阐释的，IP代理130、140和150均可以包括相应的主接口、边带接口和DFx接口。然而，如以上所描述的，每一代理不需要包括这些接口中的每一个，且在一些实施例中给定的IP代理可以仅包括单个接口。
使用IOSF规范，可以设计具有多种多样的不同功能的各种类型的芯片。现在参见图3，所示出的是根据本发明实施例的SoC的高级框图。如图3中所示出，SoC 200可以包括各种组件，所有这些组件都可以被集成在单个半导体管芯上，以便以高速度和低功率提供各种处理能力，消耗相对少量的不动产(real estate)。如图3中可见，SoC 200包括多个核2050–205n。在各种实施例中，核205可以是相对简单的有序核或更复杂的无序核。或者，单个SoC中可以存在有序核和无序核的组合。如图可见，核205可以经由一致性互连215而互连，一致性互连215还耦合到高速缓存存储器210，例如共享末级高速缓存(LLC)。尽管本发明的范围不限于此，在一个实施例中，一致性互连215可以遵照可从加利福尼亚州圣克拉拉市的英特尔公司得到的快速通道互连(QPI)TM规范。
如图3中还可见的，一致性互连215可以经由桥220与组织结构250通信，组织结构250可以是IOSF组织结构。一致性互连215还可以经由集成存储器控制器215与片外存储器(为便于阐释图3的实施例，未示出)通信，且还通过桥230与组织结构250通信。
如图3中还可见，可以耦合到组织结构250的各种组件包括内容处理模块(CPM)240，内容处理模块(CPM)240可以用于执行各种操作，诸如安全处理、密码功能等等。另外，显示处理器245可以是向关联显示器呈现视频的媒体处理流水线的一部分。
如图还可见，组织结构250还可以耦合到IP代理255。尽管为便于阐释图3的实施例仅示出单个代理，但应理解，在不同的实施例中，多个这样的代理是可能的。另外，为了允许与其他片上设备通信，组织结构250还可以与PCIeTM控制器260和通用串行总线(USB)控制器265通信，PCIeTM控制器260和通用串行总线(USB)控制器265两者都可以与遵照这些协议的各种设备通信。最后，图3的实施例中示出桥270，桥270可以被用来与诸如开放核协议(OCP)或ARM高级微控制器总线架构(AMBA)协议等的其他协议的附加组件通信。尽管在图3的实施例中用这些具体的组件示出，但应理解，本发明的范围不限于这种方式，且在不同的实施例中可以存在附加的或不同的组件。
此外，应理解，尽管在图3中被示出为单个管芯SoC实现，但各实施例还可以在其中多个芯片经由非IOSF接口相互通信的系统中实现。现在参见图4，所示出的是根据本发明的另一实施例的系统的框图。如图4中所示出，该系统可以包括SoC 200’，其可以包括与以上参考图3所描述的那些组件类似的多个组件以及附加的片外接口275。因此，SoC 200’可以与另一芯片280通信，芯片280可以包括允许通信在这两个芯片之间通信以及与各种片外设备(例如遵照一个或多个不同规范的不同外围设备)通信的各种功能。具体地，第二芯片280被示出为包括片外接口282以便允许与SoC 200’通信，且SoC 200’又与组织结构290通信，组织结构290可以是根据本发明实施例的IOSF组织结构。如图可见，组织结构290还可以耦合到与片外设备通信的各种控制器，包括PCIeTM控制器292、USB控制器294和桥296。
如上所讨论的，在各实施例中，所有的带外通信可经由边带消息接口。现在参考图5，所示是根据本发明的实施例的边带互连的框图。如图5所示，边带接口系统175包括多个路由器180和190，在图5的实施例中被示为经由点对点(PTP)互连185耦合。每个路由器又可耦合到各种端点，这些端点可以是例如给定系统的IP代理或其它组件。具体地，路由器180耦合到多个端点186a-186e，且路由器190耦合到多个端点196x-196z。
现在参考图6，示出的是根据本发明实施例的可用于边带接口的信令的细节的框图。如图6所示，示出路由器180和端点186之间的互连。如所示，路由器180可包括目标接口181和主接口182。一般而言，目标接口181可配置成接收传入信号，而主接口182可配置成发送传出信号。如所示，端点186还包括主接口187和目标接口188。
图6进一步示出可用于边带接口的各种信令的细节，包括信用信息、输入信息(putinformation)、消息信令的末端及数据。具体地，可经由边带接口传达信用更新作为未公布信用更新信号(NPCUP)和公布信用更新信号(PCCUP)。此外，可提供输入信号(put sigal，NPPUT和PCPUT)。此外，可传达消息末端(EOM)信号。最后，可经由载荷分组传达数据，在一个实施例中，该载荷分组可经由字节宽度的通信信道实现。尽管在图6的实施例中利用此特定实现示出的，但是，本发明的范围在这方面不受限制。每当信用Put信号为高时，这表示信用正被返回。每当输入信号为高时，这表示载荷(例如，数据)信号是有效的。每当Put和EOM同时为高时，这表示当前的载荷是消息的最后载荷。注意，在相同的时钟周期中接口可“输入(put)”数据载荷并“输入”信用。
在各实现中，边带消息可在一个或多个扩展头部中携带附加的头部信息。如本文中使用的术语“附加头部信息”用于指比根据给定的接口规范的标准头部中存在的信息多的信息量(且可能是不同的类型)和/或不同配置。在一个实施例中，每个扩展的头部的长度与常规头部相同，在本文描述的一个实施例中长度为一DW。消息中扩展头部的数量可以是针对产品的。系统中的不同代理可发起以不同数量的扩展头部扩展的消息。为了标识扩展头部的存在，在一些实施例中，扩展头部(EH)指示符，例如，单个位，可存在于每个消息的标准头部中，以指示可选的扩展头部的存在，即，标准头部长度的另一个头部的附加。每个扩展头部中的EH指示符又指示标准头部长度的后续扩展头部的存在。如果存在，则一个或多个扩展头部可附加在标准头部之后(例如，在具有DW标准头部长度的系统中的第一DW之后)。
图7示出具有头部部分310和数据部分340的消息300，其中头部部分310可包括多达N个扩展头部。所有其它的边带消息遵循相同的扩展头部格式。
如图7的示例所示，EH指示符314被设定在第一头部312中，该第一头部312可以是IOSF规范的标准头部以指示第一扩展头部((ExpHdr1))320的存在。如图7所见，第一头部312包括各种附加字段，包括目的地字段311、源字段313、操作码字段315、标记字段318和响应字段319。如在图7的实施例中所见，EH指示符314可存在于头部的最后流控制单元(flit)中，即该流控制单元(flit)的最高有效位(MSB)，但本发明的范围不限于此。
在各实施例中，对于跟随第一头部的每个扩展头部，其EH指示符可替代地存在于对应的扩展头部的第一流控制单元内。因此，如图7所见，第一扩展头部320包括存在于头部320的第一流控制单元中的EH指示符322以及头部标识符字段(例如，头部ID)324。扩展头部ID字段324ExpHdr ID[6:0]可标识特定的头部扩展ID。在各实施例中，标识符可指示根据IOSF规范确定的特定类型的扩展头部，而不是专用于生成头部的代理。作为示例，IOSF规范目前出于提供SAI的目的而定义扩展头部标识符，且在一个实施例中，扩展头部字段可具有二进制值0000000。如果代理接收具有ID 0000000的扩展头部，则知晓包含在扩展头部中的数据是SAI。
在第一扩展头部(ExpHdr1)中设定EH指示符指示第二扩展头部的存在，等等。最后的扩展头部(ExpHdrN)330中的EH指示符332未被设定，指示当前扩展的头部是最后的扩展头部。如图7所见，数据载荷流控制单元在最后的扩展头部330之后开始。
所有的目标代理，不管它们是否解释任何扩展头部内容，都可被配置成理解具有扩展头部的消息格式，并且进一步配置成支持从消息和数据载荷区分扩展头部的能力。具有不被目标代理支持的ExpHdr ID字段的任何扩展头部可被丢弃、不重叠到所支持的ExpHdr ID，且不影响代理对所接收消息的处理。在各实施例中，路由器可配置成仅使用标准头部(例如，第一头部DW)以确定消息类型并将其路由到目标代理。为了在系统内维持精确性，路由器可进一步配置成转发具有扩展头部的消息，而不改变扩展头部中的任何属性。
现参照图8，示出根据本发明的实施例的用于生成分组的方法的流程图。更具体地，图8的方法400可由代理用于生成具有扩展头部的边带分组。如所见，方法400可开始于确定分组的头部部分中是否包括附加数据(菱形410)。如果否，则利用具有复位值的扩展头部指示符生成标准分组头部(框415)。因此，该复位值指示分组为标准头部长度。因此，在框420，可利用标准头部发送分组。
如果相反在菱形410处确定头部中包括附加数据，则控制传送到框430，其中生成标准头部，而且该头部被生成为具有含置位值的扩展头部指示符。经由该置位值，它向分组的接收器指示分组中存在附加的头部信息。然后控制传送到菱形440，其中可确定这是否是要生成的最后扩展头部。如果是，则控制传送到框450，其中可生成单个附加头部，并将其附加到消息。更具体地，该附加头部可包括附加数据和扩展头部标识符，例如，用于标识扩展头部中存在的数据类型。同样，该附加头部可包括复位扩展头部指示符，由此指示不为该分组传送另外的扩展头部。因此，控制传送到框460，其中可传送具有扩展头部(加上其标准分组和载荷数据)的分组。
如果相反在菱形440中确定这不是最后的扩展头部，则控制传送到框455。此处，可生成具有附加数据和扩展头部标识符的头部。此外，附加头部可具有置位的扩展头部指示符并被附加到消息。控制随后传至框440，如上所述。虽然在图8的实施例中利用此特定实现示出的，但是，可以理解，本发明的范围在这方面不受限制。
如上所述，接收具有扩展头部的分组的路由器不必能够处理或支持扩展头部中的信息，而是能够仅基于分组的标准头部部分中存在的信息将分组转发到其目标目的地。现在参考图9，示出根据本发明实施例的用于在路由器中处理具有扩展头部的分组的方法的流程图。如图9所示，方法500可通过接收具有扩展头部的分组开始(框510)。路由器然后可例如基于标准头部中存在的信息确定消息类型，并且还可基于标准头部中存在的信息(诸如标准头部的目的地标识符字段)确定路由(框520)。因此，在框530，可将具有扩展头部的分组转发到所确定的代理。因此即使路由可能不能考虑或支持扩展头部部分中存在的信息，它仍能处理标准头部中存在的信息，以允许将分组转发到其适当的目的地。
同样如上所讨论的，在很多实施例中，具有扩展头部的分组的接收器不必能够支持扩展头部中存在的信息，这允许更有效地再用各种IP代理。现在参考图10，示出的是在目标代理中处理包括扩展头部的分组的方法的流程图。如图10所示，方法600可通过在目标代理处接收具有扩展头部的分组开始(框610)。接下来，可确定目标代理是否支持扩展头部中存在的信息。更具体地，在菱形620，可基于扩展头部标识符字段中的信息确定目标代理是否能支持一个或多个扩展头部中存在的信息。如果是，则控制传送到框630，其中可由目标代理至少部分地利用扩展头部和标准头部中存在的信息处理分组。如果相反，在菱形620确定目标代理不支持扩展头部中的信息，则控制传送到框640。此处，头部的扩展部分(不管它是一个或是多个扩展头部部分)可被丢弃，且相应地，控制传送到框650，其中可利用标准头部中的信息处理分组。
注意，在一些实现中，可在单个分组中发送多个扩展头部，目标代理可支持扩展头部中的至少一个而不是其它扩展头部中存在的信息。因此，在这种情况下，目标代理可例如，基于扩展头部的扩展头部标识符字段，使用其支持的任何扩展头部信息中存在的信息。虽然在图10的实施例中利用此特定实现示出的，但是，可以理解，本发明的范围在这方面不受限制。
并非通过封装机制提供附加的头部信息，实施例可提供始终在每个分组的相同位置处的扩展头部，但仍允许任意长度的头部长度扩展。
实施例因此使路由组织结构能不知晓扩展头部，并且进一步使目标代理能在接收器处理消息期间完全忽略扩展头部。这与网际协议(IP)形成对比，其中IP棒的每层会将附加头部插入现有头部，使得每层必须“剥洋葱”以便在协议栈的任意给定层处处理分组。相反，利用根据本发明实施例的扩展头部机制，确保路由器仅需要处理标准分组头部(例如，第一DW)，且确保扩展头部在预定位置开始(例如，在DW2处开始)。由此，可提供促进管芯上基于消息的互连的硬件。
尽管图3和4的SoC为高级，但应理解可存在附加的功能。现在参考图11，所示是根据本发明实施例的SoC的一部分的更详细的框图。如图11所示，也关于系统存储器。
因此，如所见，管芯外的接口710(在一个实施例中可以是直接媒体接口(DMI))可耦合到中枢715，例如输入/输出中枢，进而在各种外围设备之间提供通信。尽管为了在图11中便于图示而未示出，但应理解可将诸如管理引擎和虚拟化引擎之类的各种引擎直接耦合到中枢715。
为了提供至多条总线的连接，该总线可以是根据IOSF规范的多点或共享总线，IOSF控制器720可耦合在中枢715和总线730之间，总线730可以是IOSF总线，由此合并组织结构的元件以及路由器。在图7所示的实施例中，第一IOSF总线730可与各种控制器耦合，以提供对芯片外设备的控制。特别地，所示为PCI控制器722、SATA控制器724和USB控制器726。第二IOSF总线750又可耦合到系统管理总线752和实时时钟754。
如图11进一步所见，第一IOSF总线730可耦合到IOSF桥735用于主和边带信息，进而提供至例如不同协议的第三总线740的互连，各种控制器和组件可附连到该第三总线740。在图11所示的实施例中，这些组件包括闪存控制器741以提供至非易失性存储器的接口、传统设备742，该传统设备可实现例如PCI规范的各种传统功能且还可包括中断控制器和计时器。此外，可提供用于音频743、USB 744、千兆字节以太网(GbE)745、串行外围接口(SPI)746和PCI 747的接口。虽然在图11的实施例中利用此特定实现示出的，但是，可以理解，本发明的范围在这方面不受限制。
其它实现是可能的。现在参考图12，所示是根据本发明的实施例的另一个SoC的框图。如图12所示，SoC 800可配置成用于例如服务器系统。如图12所见，SoC可包括平台控制器中枢(PCH)840，其一般可包括诸如图11的实施例所示的组件。即，可存在多个IOSF总线730、740以及耦合这些总线的桥735。总线730可包括与之耦合的各种代理，包括PCIe控制器722、SATA控制器724和USB控制器726。进而，经由IOSF控制器720，通信可经由附加总线718产生，该总线可与诸如核或其它处理单元(为了便于说明，在图12的实施例中未示出)之类的上游设备通信。
进一步如图12所见，为了提供与其它基于服务器的组件的通信，可提供附加的IOSF总线820，该总线又可与IOSF控制器822和耦合到上游总线825的上游开关端口824(例如，X16端口)通信。多个下游开关端口826和828也可耦合到总线820。
此外，为了实现例如与基于服务器的系统的存储单元通信，开关端口830可耦合在总线820和另一个IOSF总线850之间，该总线又可耦合到存储控制器单元(SCU)855，该存储控制器单元(SCU)855可以是与各种存储设备耦合的多功能设备。
各实施例可以以代码来实现，并可以存储在在其上存储了指令的非瞬态存储介质上，指令可以被用来对系统进行编程以执行指令。存储介质可以包括，但不仅限于，任何类型的盘，包括软盘、光盘、固态驱动器(SSD)、压缩盘只读存储器(固态驱动器)、可重写压缩盘(CD-RW)，以及磁光盘，诸如只读存储器(ROM)之类的半导体器件、诸如动态随机存取存储器(DRAM)、和静态随机存取存储器(SRAM)之类的随机访问存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除编程只读存储器(EEPROM)、磁卡或光卡，或适于存储电子指令的任何其他类型的介质。
尽管是参考数量有限的实施例来描述本发明的，但是，那些精通本技术的人将从其中理解很多修改和变体。所附权利要求书涵盖所有这样的修改和变体都将在本发明的真正的精神和范围内。

Claims (27)

1.一种互连装置，包括：
半导体管芯，包括但不限于：
多个代理；以及
耦合到所述多个代理中的至少一些的组织结构，所述组织结构包括至少一个路由器，以在多个代理中的两个或多个之间提供边带通信，所述至少一个路由器经由边带消息接口耦合到所述多个代理中的第一代理的第一端点，其中所述第一代理经由所述边带消息接口将第一消息发送至至少一个路由器，所述第一消息包括第一头部和扩展头部，所述第一代理设置所述第一头部的扩展头部指示符，以指示扩展头部的存在，并且在所述扩展头部中包括扩展头部标识符字段，
其中，所述扩展头部标识符字段用于指示包括在所述扩展头部中的数据的类型。
2.如权利要求1所述的互连装置，其特征在于，所述第一代理将附加头部信息的至少一部分包括在扩展头部中。
3.如权利要求2所述的互连装置，其特征在于，如果所述附加头部信息的大小被调节以装入扩展头部中，则第一代理复位所述扩展头部的扩展头部指示符。
4.如权利要求3所述的互连装置，其特征在于，所述第一代理置位所述扩展头部的扩展头部指示符，以指示第一消息的第三头部的存在，所述第三头部包括所述附加头部信息的至少另一个部分。
5.如权利要求1所述的互连装置，其特征在于，所述第一代理在扩展头部中包括数据，所述数据包括安全属性信息。
6.如权利要求1所述的互连装置，其特征在于，所述扩展头部标识符字段指示扩展头部的类型。
7.如权利要求1所述的互连装置，其特征在于，所述边带消息接口包括点对点互连以将至少一个路由器耦合到第一代理的第一端点。
8.如权利要求1所述的互连装置，其特征在于，所述装置包括片上系统(SoC)，所述片上系统(SoC)包括在半导体管芯上制造的多个代理和组织结构。
9.一种片上系统SoC，包括：
至少一个核，用于执行指令；
耦合到所述至少一个核的一致性互连；
耦合到所述一致性互连的存储器控制器；以及
耦合到所述一致性互连的组织结构以耦合第一代理和第二代理，且包括路由器，以在所述第一代理和所述第二代理之间经由边带消息接口提供边带通信，其中所述第一代理将第一消息发送至路由器，所述第一消息具有第一头部和在第一头部之后的一个或多个扩展头部，其中所述一个或多个扩展头部的第一扩展头部包括头部标识符字段以标识第一扩展头部包括安全属性信息并指示包括在所述扩展头部中的数据的类型。
10.如权利要求9所述的SoC，其特征在于，所述路由器将第一消息提供给第二代理。
11.如权利要求10所述的SoC，其特征在于，所述第二代理至少部分地基于头部标识符字段确定第二代理是否支持第一扩展头部中的信息。
12.如权利要求11所述的SoC，其特征在于，如果第二代理支持所述信息，则第二代理处理所述第一扩展头部，否则丢弃第一扩展头部。
13.如权利要求11所述的SoC，其特征在于，如果所述第二代理不支持所述信息，则所述第二代理利用所述第一头部处理第一消息。
14.如权利要求9所述的SoC，其特征在于，所述第二代理消耗第一扩展头部中的安全属性信息，以允许所述第二代理执行访问控制保护。
15.如权利要求9所述的SoC，其特征在于，所述路由器基于第一消息的第一头部将第一消息路由到第二代理，其中所述路由器未被配置成支持第一消息的一个或多个扩展头部中的信息。
16.如权利要求9所述的SoC，其特征在于，第一和第二代理中的至少一个是第三方的知识产权(IP)块。
17.如权利要求9所述的SoC，其特征在于，还包括耦合到组织结构的桥以与至少一个组件通信，其中所述至少一个组件是开放核协议(OCP)或ARM高级微控制器总线架构(AMBA)协议的组件。
18.如权利要求9所述的SoC，其特征在于，所述至少一个核包括第一有序核和第一无需核。
19.如权利要求9所述的SoC，其特征在于，所述SoC合并在服务器计算机中，所述SoC包括与至少一个存储设备耦合的存储器控制器以及耦合到串行ATA(SATA)控制器或外围组件互连快速(PCIe)控制器中的至少一个的至少一个总线。
20.如权利要求9所述的SoC，其特征在于，所述SoC合并在具有互联网能力的移动设备中，其中所述SoC包括存储器控制器以与所述移动设备的非易失性存储器连接；第一接口以与音频设备连接；以及第二接口以与通用串行总线(USB)设备连接。
21.如权利要求9所述的SoC，其特征在于，所述SoC合并在服务器计算机中。
22.如权利要求9所述的SoC，其特征在于，所述SoC合并在具有互联网能力的移动设备中。
23.一种包括指令的计算机可读存储介质，所述指令在被执行时使得片上系统SoC：
通过发送消息的SoC的第一代理将所述消息的第一头部的扩展头部指示符设置成第一状态以指示所述消息的第二头部的存在；
在第二头部中包括扩展头部标识符和至少一些附加头部信息，其中，所述扩展头部标识符用于指示包括在所述扩展头部中的数据的类型；
包括消息的在第二头部之后的数据部分；以及
将包括第一头部、第二头部和数据部分的消息从第一代理发送到经由边带消息接口耦合到第一代理的路由器。
24.如权利要求23所述的计算机可读存储介质，其特征在于，所述指令在被执行时使得所述SoC在第二头部的第一流控制单元中包括第二头部的第二扩展头部指示符和扩展头部标识符，并且在第二头部的第一流控制单元之后的多个流控制单元中包括至少一些附加头部信息。
25.如权利要求23所述的计算机可读存储介质，其特征在于，所述指令在被执行时使得所述SoC：
如果所述附加头部信息的大小被调节以装入第二头部中，则将第二头部的第二扩展头部指示符置位为第二状态以指示消息中不包括其它头部；以及
如果所述附加头部信息的大小未被调节以装入第二头部中，则将第二头部的第二扩展头部指示符置位为第一状态以指示消息中第三头部的存在。
26.如权利要求23所述的计算机可读存储介质，其特征在于，所述指令在被执行时使得所述SoC：发送目的地是耦合到路由器的第二代理的消息，其中所述第一头部包括第二代理的目的地标识符，其中所述第一和第二代理及路由器属于SoC。
27.如权利要求23所述的计算机可读存储介质，其特征在于，所述至少一些附加头部信息包括安全属性信息。
CN201510016280.XA 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质 Active CN104536940B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/248,234 2011-09-29
US13/248,234 US8929373B2 (en) 2011-09-29 2011-09-29 Sending packets with expanded headers
CN201280047815.4A CN103843294B (zh) 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的方法、设备以及互连装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280047815.4A Division CN103843294B (zh) 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的方法、设备以及互连装置

Publications (2)

Publication Number Publication Date
CN104536940A CN104536940A (zh) 2015-04-22
CN104536940B true CN104536940B (zh) 2018-11-16

Family

ID=47992550

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510016280.XA Active CN104536940B (zh) 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质
CN201280047815.4A Active CN103843294B (zh) 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的方法、设备以及互连装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280047815.4A Active CN103843294B (zh) 2011-09-29 2012-09-20 发送/接收具有扩展头部的分组的方法、设备以及互连装置

Country Status (5)

Country Link
US (2) US8929373B2 (zh)
EP (2) EP2761831B1 (zh)
JP (2) JP5805879B2 (zh)
CN (2) CN104536940B (zh)
WO (1) WO2013048882A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2511975B (en) * 2011-12-21 2021-02-03 Intel Corp Incorporating access control functionality into a system on a chip (SoC)
US9239607B2 (en) * 2011-12-22 2016-01-19 Intel Corporation Storing data using a direct data path architecture to reduce energy consumption and improve performance
US9507746B2 (en) * 2012-10-22 2016-11-29 Intel Corporation Control messaging in multislot link layer flit
US9319232B2 (en) 2014-04-04 2016-04-19 Netspeed Systems Integrated NoC for performing data communication and NoC functions
EP3211849A4 (en) * 2014-10-20 2018-04-18 LG Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, broadcasting signal transmission method, and broadcasting signal reception method
US9747245B2 (en) 2014-12-17 2017-08-29 Intel Corporation Method, apparatus and system for integrating devices in a root complex
US10210120B2 (en) 2015-03-26 2019-02-19 Intel Corporation Method, apparatus and system to implement secondary bus functionality via a reconfigurable virtual switch
US9990327B2 (en) 2015-06-04 2018-06-05 Intel Corporation Providing multiple roots in a semiconductor device
US10157160B2 (en) 2015-06-04 2018-12-18 Intel Corporation Handling a partition reset in a multi-root system
CN105022717B (zh) * 2015-06-04 2018-11-27 中国航空无线电电子研究所 附加请求数优先级的片上网络资源仲裁方法及仲裁单元
WO2017111955A1 (en) * 2015-12-22 2017-06-29 Intel IP Corporation Methods and apparatus to improve interprocess communication
JP6574144B2 (ja) * 2016-03-02 2019-09-11 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継装置および中継システム
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
US11100023B2 (en) 2017-09-28 2021-08-24 Intel Corporation System, apparatus and method for tunneling validated security information
US10425331B2 (en) * 2017-10-04 2019-09-24 Facebook, Inc. Pre-routing device for data centers
US11105854B2 (en) 2017-11-02 2021-08-31 Intel Corporation System, apparatus and method for inter-die functional testing of an integrated circuit
US11686767B2 (en) 2017-11-02 2023-06-27 Intel Corporation System, apparatus and method for functional testing of one or more fabrics of a processor
US11231927B2 (en) 2018-03-08 2022-01-25 Intel Corporation System, apparatus and method for providing a fabric for an accelerator
US10739836B2 (en) 2018-03-27 2020-08-11 Intel Corporation System, apparatus and method for handshaking protocol for low power state transitions
US10936048B2 (en) * 2019-03-29 2021-03-02 Intel Corporation System, apparatus and method for bulk register accesses in a processor
TWI722447B (zh) * 2019-06-03 2021-03-21 瑞昱半導體股份有限公司 傳輸介面的錯誤處理方法以及相關的錯誤處理架構
JP7390879B2 (ja) * 2019-12-05 2023-12-04 三菱重工業株式会社 通信処理装置、通信処理方法およびプログラム、並びにネットワーク層のヘッダ部のデータ構造
KR20220060326A (ko) 2020-11-04 2022-05-11 삼성전자주식회사 확장 패킷을 제공하는 인터페이스 회로 및 이를 포함하는 프로세서

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9306994A (es) 1992-12-15 1994-06-30 Ericsson Telefon Ab L M Sistema de control de flujo para interruptores de paquete.
CA2250607A1 (en) 1997-10-16 1999-04-16 Hiroaki Oyama Fabric system and method for assigning identifier for fabric apparatus therefor
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US5982193A (en) * 1997-12-22 1999-11-09 Vantis Corporation Input/output block (IOB) connections to MaxL lines, nor lines and dendrites in FPGA integrated circuits
DE69924057T2 (de) 1998-07-31 2006-04-13 Alcatel Verfahren, Ablauffolgesteuerung, intelligenter Pufferspeicher, Prozessor und Telekommunikationssystem zum Verteilen verfügbahrer Bandbreite
US6182183B1 (en) 1998-11-13 2001-01-30 Sonics, Inc. Communications system and method with multilevel connection identification
US6233632B1 (en) 1999-01-07 2001-05-15 Vlsi Technology, Inc. Optimizing peripheral component interconnect transactions in a mixed 32/64-bit environment by eliminating unnecessary data transfers
US6427169B1 (en) 1999-07-30 2002-07-30 Intel Corporation Parsing a packet header
US6788707B1 (en) 1999-08-31 2004-09-07 Broadcom Corporation Method for the suppression and expansion of packet header information in cable modem and cable modem termination system devices
US6330647B1 (en) 1999-08-31 2001-12-11 Micron Technology, Inc. Memory bandwidth allocation based on access count priority scheme
US7130315B1 (en) * 1999-09-10 2006-10-31 Sony Corporation Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6611893B1 (en) 1999-12-29 2003-08-26 Agere Systems Inc. Data bus method and apparatus providing variable data rates using a smart bus arbiter
US7124376B2 (en) 2000-05-02 2006-10-17 Palmchip Corporation Design tool for systems-on-a-chip
US6810460B1 (en) 2001-02-15 2004-10-26 Lsi Logic Corporation AMBA bus off-chip bridge
US6816938B2 (en) 2001-03-27 2004-11-09 Synopsys, Inc. Method and apparatus for providing a modular system on-chip interface
US20030072326A1 (en) 2001-08-14 2003-04-17 Mehdi Alasti Method and apparatus for parallel, weighted arbitration scheduling for a switch fabric
US20030069988A1 (en) * 2001-10-09 2003-04-10 Johan Rune In-band signaling
US20030088722A1 (en) 2001-11-02 2003-05-08 David Price System and method for managing priorities in a PCI bus system
US7162546B2 (en) 2001-12-27 2007-01-09 Intel Corporation Reordering unrelated transactions from an ordered interface
US7246245B2 (en) * 2002-01-10 2007-07-17 Broadcom Corporation System on a chip for network storage devices
US20030212827A1 (en) * 2002-05-08 2003-11-13 Abheek Saha Method and system for providing peer-to-peer exchange of terminal information over a meshed network
US7292580B2 (en) 2002-06-10 2007-11-06 Lsi Corporation Method and system for guaranteeing quality of service in a multi-plane cell switch
US7191249B1 (en) 2002-06-14 2007-03-13 Juniper Networks, Inc. Packet prioritization systems and methods using address aliases
US7266786B2 (en) 2002-11-05 2007-09-04 Sonics, Inc. Method and apparatus for configurable address mapping and protection architecture and hardware for on-chip systems
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US6907478B2 (en) 2003-02-18 2005-06-14 Adaptec, Inc. Systems and methods optimizing data transfer throughput of a system on chip
US20050010687A1 (en) 2003-06-26 2005-01-13 Silicon Graphics, Inc. Multiprocessor network multicasting and gathering
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
GB2405052A (en) * 2003-08-12 2005-02-16 Orange Personal Comm Serv Ltd Packet data communications
US7756958B2 (en) 2003-09-20 2010-07-13 International Business Machines Corporation Intelligent discovery of network information from multiple information gathering agents
US7725683B2 (en) * 2003-09-25 2010-05-25 Marvell International Ltd. Apparatus and method for power optimized replay via selective recirculation of instructions
US8407433B2 (en) 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US7065733B2 (en) 2003-12-02 2006-06-20 International Business Machines Corporation Method for modifying the behavior of a state machine
US20050137966A1 (en) 2003-12-19 2005-06-23 Munguia Peter R. Flow control credit synchronization
KR100601881B1 (ko) 2004-01-28 2006-07-19 삼성전자주식회사 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
KR101034494B1 (ko) 2004-02-11 2011-05-17 삼성전자주식회사 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
KR101089324B1 (ko) 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
US7272736B2 (en) 2004-03-03 2007-09-18 Intel Corporation Method and system for fast frequency switch for a power throttle in an integrated device
TWI259354B (en) 2004-06-25 2006-08-01 Via Tech Inc System and method of real-time power management
US7707434B2 (en) 2004-06-29 2010-04-27 Broadcom Corporation Power control bus for carrying power control information indicating a power supply voltage variability
US20060047849A1 (en) 2004-06-30 2006-03-02 Mukherjee Shubhendu S Apparatus and method for packet coalescing within interconnection network routers
US7525986B2 (en) 2004-10-28 2009-04-28 Intel Corporation Starvation prevention scheme for a fixed priority PCI-Express arbiter with grant counters using arbitration pools
JP2006163516A (ja) 2004-12-02 2006-06-22 Fujitsu Ltd ネットワーク装置、ファイバーチャネルスイッチおよび共用メモリアクセス制御方法
US20060140126A1 (en) 2004-12-27 2006-06-29 Intel Corporation Arbitrating virtual channel transmit queues in a switched fabric network
JP4410190B2 (ja) 2005-03-24 2010-02-03 富士通株式会社 ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
KR20060115290A (ko) * 2005-05-04 2006-11-08 삼성전자주식회사 이동통신 시스템에서 다중 사용자 패킷 송수신 장치 및방법
WO2006126127A2 (en) 2005-05-26 2006-11-30 Nxp B.V. Electronic device and method of communication resource allocation
US7308668B2 (en) 2005-06-30 2007-12-11 International Business Machines Corporation Apparatus and method for implementing an integrated circuit IP core library architecture
US7461190B2 (en) 2005-08-11 2008-12-02 P.A. Semi, Inc. Non-blocking address switch with shallow per agent queues
US7457905B2 (en) 2005-08-29 2008-11-25 Lsi Corporation Method for request transaction ordering in OCP bus to AXI bus bridge design
US7613902B1 (en) * 2005-09-22 2009-11-03 Lockheed Martin Corporation Device and method for enabling efficient and flexible reconfigurable computing
DE102005047368A1 (de) 2005-10-04 2007-04-05 Epcos Ag Piezoelektrischer Transformator und Verfahren zu dessen Herstellung
JP2007135035A (ja) * 2005-11-11 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 通信装置及びパケット処理方法
US8364874B1 (en) 2006-01-17 2013-01-29 Hewlett-Packard Development Company, L. P. Prioritized polling for virtual network interfaces
US7844761B1 (en) 2006-05-10 2010-11-30 Altera Corporation Flexible on-chip datapath interface for facilitating communication between first and second interfaces with different interface properties
US8437369B2 (en) 2006-05-19 2013-05-07 Integrated Device Technology, Inc. Packets transfer device that intelligently accounts for variable egress channel widths when scheduling use of dispatch bus by egressing packet streams
US7694161B2 (en) 2006-06-30 2010-04-06 Intel Corporation Uncore thermal management
US8078781B2 (en) 2006-08-23 2011-12-13 Freescale Semiconductor, Inc. Device having priority upgrade mechanism capabilities and a method for updating priorities
US20080059441A1 (en) 2006-08-30 2008-03-06 Lockheed Martin Corporation System and method for enterprise-wide dashboard reporting
US7805621B2 (en) 2006-09-29 2010-09-28 Broadcom Corporation Method and apparatus for providing a bus interface with power management features
US20080147858A1 (en) 2006-12-13 2008-06-19 Ramkrishna Prakash Distributed Out-of-Band (OOB) OS-Independent Platform Management
US20080163005A1 (en) 2006-12-28 2008-07-03 Sonksen Bradley S Error injection in pci-express devices
US8644305B2 (en) 2007-01-22 2014-02-04 Synopsys Inc. Method and system for modeling a bus for a system design incorporating one or more programmable processors
KR100867640B1 (ko) 2007-02-06 2008-11-10 삼성전자주식회사 다중 접근 경로를 가지는 이미지 프로세싱 메모리를포함하는 시스템 온 칩
US7979592B1 (en) 2007-02-09 2011-07-12 Emulex Design And Manufacturing Corporation Virtualization bridge device
US20110047272A1 (en) 2007-03-09 2011-02-24 Anne-Marie Bosneag Dissemination of Network Management Tasks in a Distributed Communication Network
US7573295B1 (en) 2007-05-14 2009-08-11 Xilinx, Inc. Hard macro-to-user logic interface
CN101558589B (zh) * 2007-05-14 2015-11-25 三星电子株式会社 用于发送广播的方法和设备、用于接收广播的方法和设备
US20080288689A1 (en) 2007-05-14 2008-11-20 Brian Hoang Opportunistic granting arbitration scheme for fixed priority grant counter based arbiter
DE112008000552B4 (de) * 2007-05-14 2020-04-23 Samsung Electronics Co., Ltd. Verfahren und Vorrichtung zum Empfangen von Rundfunk
US7685346B2 (en) 2007-06-26 2010-03-23 Intel Corporation Demotion-based arbitration
US7734856B2 (en) 2007-08-22 2010-06-08 Lantiq Deutschland Gmbh Method for operating a plurality of arbiters and arbiter system
US8200479B2 (en) * 2008-02-08 2012-06-12 Texas Instruments Incorporated Method and system for asymmetric independent audio rendering
US8028185B2 (en) 2008-03-11 2011-09-27 Globalfoundries Inc. Protocol for transitioning in and out of zero-power state
US8286014B2 (en) 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
US7673087B1 (en) 2008-03-27 2010-03-02 Xilinx, Inc. Arbitration for an embedded processor block core in an integrated circuit
US7783819B2 (en) 2008-03-31 2010-08-24 Intel Corporation Integrating non-peripheral component interconnect (PCI) resources into a personal computer system
US7917730B2 (en) 2008-04-01 2011-03-29 International Business Machines Corporation Processor chip with multiple computing elements and external i/o interfaces connected to perpendicular interconnection trunks communicating coherency signals via intersection bus controller
CN101267376B (zh) 2008-04-25 2010-08-04 北京携远天成技术有限公司 一种用于扩展Zigbee网络的网关的数据传输方法
US7861027B2 (en) 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
US7849252B2 (en) 2008-05-30 2010-12-07 Intel Corporation Providing a prefix for a packet header
US8958419B2 (en) 2008-06-16 2015-02-17 Intel Corporation Switch fabric primitives
US9342528B2 (en) * 2010-04-01 2016-05-17 Avere Systems, Inc. Method and apparatus for tiered storage
US8225019B2 (en) 2008-09-22 2012-07-17 Micron Technology, Inc. SATA mass storage device emulation on a PCIe interface
US8218571B2 (en) * 2008-10-24 2012-07-10 International Business Machines Corporation Fibre channel framing and signaling optional header for ethernet fabric configuration information
JP2010109869A (ja) * 2008-10-31 2010-05-13 Hitachi Ltd 半導体装置
EP2224664A1 (en) * 2009-02-26 2010-09-01 Vodafone Group PLC Method and system for controlling call admission in IMS
US8711771B2 (en) * 2009-03-03 2014-04-29 Qualcomm Incorporated Scalable header extension
US7873068B2 (en) 2009-03-31 2011-01-18 Intel Corporation Flexibly integrating endpoint logic into varied platforms
US8170062B2 (en) 2009-04-29 2012-05-01 Intel Corporation Packetized interface for coupling agents
US8095700B2 (en) 2009-05-15 2012-01-10 Lsi Corporation Controller and method for statistical allocation of multichannel direct memory access bandwidth
WO2010137572A1 (ja) 2009-05-25 2010-12-02 日本電気株式会社 ネットワークオンチップとネットワークルーティング方法とシステム
US7934045B2 (en) 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
US8085801B2 (en) 2009-08-08 2011-12-27 Hewlett-Packard Development Company, L.P. Resource arbitration
JP5273002B2 (ja) 2009-09-30 2013-08-28 ブラザー工業株式会社 通信システム、通信制御装置、通信制御方法、及び通信制御プログラム
US8073942B2 (en) 2009-10-20 2011-12-06 Dell Products, Lp System and method for storage discovery in a storage area network using device domains under control of a storage device
US20110179248A1 (en) 2010-01-18 2011-07-21 Zoran Corporation Adaptive bandwidth allocation for memory
CN103081379B (zh) * 2010-08-27 2016-04-13 Lg电子株式会社 用于针对大型无线电接入网络的访问类禁止和退避控制的mac pdu信号传递和操作方法
US8370588B2 (en) 2010-09-09 2013-02-05 Hitachi, Ltd. Computer system control method and computer system
US8789170B2 (en) 2010-09-24 2014-07-22 Intel Corporation Method for enforcing resource access control in computer systems
US9043665B2 (en) 2011-03-09 2015-05-26 Intel Corporation Functional fabric based test wrapper for circuit testing of IP blocks
US8812785B2 (en) 2011-05-23 2014-08-19 International Business Machines Corporation Managing track discard requests to include in discard track messages
US8904058B2 (en) 2011-05-27 2014-12-02 International Business Machines Corporation Selecting direct memory access engines in an adaptor input/output (I/O) requests received at the adaptor
US8495265B2 (en) 2011-06-01 2013-07-23 International Business Machines Corporation Avoiding non-posted request deadlocks in devices by holding the sending of requests
US9021156B2 (en) * 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor

Also Published As

Publication number Publication date
JP5805879B2 (ja) 2015-11-10
CN103843294B (zh) 2017-09-01
US20150092779A1 (en) 2015-04-02
JP5922268B2 (ja) 2016-05-24
JP2015109679A (ja) 2015-06-11
EP2761831A4 (en) 2015-09-09
US8929373B2 (en) 2015-01-06
EP2966810A1 (en) 2016-01-13
US10164880B2 (en) 2018-12-25
CN103843294A (zh) 2014-06-04
WO2013048882A1 (en) 2013-04-04
US20130083798A1 (en) 2013-04-04
JP2014526859A (ja) 2014-10-06
EP2761831B1 (en) 2020-11-18
EP2761831A1 (en) 2014-08-06
CN104536940A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN104536940B (zh) 发送/接收具有扩展头部的分组的互连装置以及相关联的片上系统与计算机可读存储介质
CN103959266B (zh) 在边带接口中聚合完成消息
CN103890745B (zh) 集成知识产权(Ip)块到处理器中
US9213666B2 (en) Providing a sideband message interface for system on a chip (SoC)
CN102326362B (zh) 灵活地将终端逻辑集成到各种平台的装置、方法和系统
KR101861312B1 (ko) 다중슬롯 링크 계층 플릿에서의 제어 메시징
US8291146B2 (en) System and method for accessing resources of a PCI express compliant device
US9448870B2 (en) Providing error handling support to legacy devices
CN104123262A (zh) 在PCIExpress上启用基于ID的流的方法和装置
US20180176118A1 (en) Method, apparatus and system for hierarchical network on chip routing

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant