CN104508815A - 使用激光剥离过程制造半导体结构的方法和相关的半导体结构 - Google Patents

使用激光剥离过程制造半导体结构的方法和相关的半导体结构 Download PDF

Info

Publication number
CN104508815A
CN104508815A CN201380040589.1A CN201380040589A CN104508815A CN 104508815 A CN104508815 A CN 104508815A CN 201380040589 A CN201380040589 A CN 201380040589A CN 104508815 A CN104508815 A CN 104508815A
Authority
CN
China
Prior art keywords
substrate
carrier wafer
laser emission
wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380040589.1A
Other languages
English (en)
Other versions
CN104508815B (zh
Inventor
玛丽亚姆·萨达卡
伯纳德·阿斯帕
克里斯特勒·拉加赫·布兰查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN104508815A publication Critical patent/CN104508815A/zh
Application granted granted Critical
Publication of CN104508815B publication Critical patent/CN104508815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种制造半导体结构的方法包括：将载体晶圆结合到基板之上；去除所述基板的至少一部分；使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱；以及将所述载体晶圆与所述基板分开。其它方法包括：在基板之上形成电路；在所述基板中形成沟槽以限定未分隔开的半导体晶粒；将载体基板结合到所述未分隔开的半导体晶粒之上；使激光辐射透射穿过所述载体基板而使所述未分隔开的半导体晶粒和所述载体基板之间的结合变弱；以及将所述载体基板与所述未分隔开的半导体晶粒分开。一些方法包括将所述基板的至少一部分变薄，使所述多个未分隔开的半导体晶粒仍结合到所述载体基板。

Description

使用激光剥离过程制造半导体结构的方法和相关的半导体结构
技术领域
本公开内容总体上涉及半导体结构和器件的制造。
背景技术
使用包括一种或多种半导体材料的基板形成各种各样的半导体结构和器件，所述半导体结构和器件包括例如集成电路(IC)器件(例如，逻辑处理器和存储器器件)、辐射发射器件(例如，发光二极管(LED)、共振腔发光二极管(RCLED)、垂直腔表面发光激光器(VCSEL))、辐射感测器件(例如，光学传感器)和用在功率控制系统中的电子器件。传统上，这种半导体器件形成在半导体基板表面上和/或半导体基板表面中。
既往，半导体器件制造行业中使用的半导体基板包括硅材料的薄盘或“晶圆”。通过首先形成大的大体圆柱形的硅单晶晶锭并随后将单晶晶锭垂直于其纵轴进行切片以形成多个硅晶圆来制造硅材料的这种晶圆。然后，通过切割晶圆中的“切割道(street)”将晶圆切割成晶粒。硅晶圆可具有大约三十厘米(30cm)或更大(大约十二英寸(12in)或更大)这么大的直径。尽管硅晶圆的厚度通常是数百微米(例如，大约700微米)或更大，但实际上只使用硅晶圆主表面上的非常薄(例如，小于大约三百纳米(300nm))的半导体材料层来形成硅晶圆上的有源器件。
各种各样的加工基板是本领域已知的并且可包括半导体材料，诸如(例如)硅(Si)、锗(Ge)、碳化硅(SiC)、III-V型半导体材料、以及II-VI型半导体材料。例如，加工基板可包括形成在基体基板表面上的外延III-V型半导体材料，诸如，氧化铝(Al2O3)(可被称为“蓝宝石”)。
个体半导体结构(例如，晶粒或晶圆)可相对薄并且难以用处理半导体结构的设备进行操纵。因此，所谓的“载体”晶粒或晶圆可附接到实际半导体结构，在实际半导体结构中包括可操作半导体器件的有源和无源组件。载体晶粒或晶圆通常不包括待形成的半导体器件的任何有源或无源组件。这种载体晶粒和晶圆在本文中被称为“载体基板”。载体基板增加了半导体结构的整体厚度并且有助于通过处理设备操纵半导体结构(通过为相对较薄的半导体结构提供结构支承)，所述处理设备用于处理与所述载体基板附接的半导体结构中的有源和/或无源组件，所述半导体结构将包括待在半导体结构上制造的半导体器件的有源和无源组件。
在制造半导体结构的过程中，可使用激光剥离法将基板的一些部分分开。例如，外延层可生长在第一基板上，各个芯片可形成在外延层中。第二基板可结合于外延层。激光器加热第一基板并且将所述第一基板从外延层释放。各个芯片保持附接于第二基板。这种方法在例如2010年7月13日发布的、名称为“Laser Lift-Off Method(激光剥离法)”的美国专利No.7,754,511和2011年6月9日公布的、名称为“Laser Lift OffSystems and Methods(激光剥离系统和方法)”的美国专利申请公开No.2011/0132549中有所描述，它们中每个的全部公开内容以引用方式并入本文中。
发明内容
在一些实施方式中，本发明包括一种制造半导体结构的方法。所述方法可包括：将载体晶圆结合到基板之上；去除所述基板的至少一部分；使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱；以及将所述载体晶圆与所述基板分开。
在一些实施方式中，一种方法包括：在基板之上形成多个电路；在所述基板中形成沟槽以限定多个未分隔开的半导体晶粒；将载体基板结合到所述未分隔开的半导体晶粒之上；使激光辐射透射穿过所述载体基板而使所述未分隔开的半导体晶粒和所述载体基板之间的结合变弱；以及将所述载体基板与所述未分隔开的半导体晶粒分开。所述多个电路均包括至少一个有源组件。
在某些实施方式中，一种制造半导体结构的方法包括：在基板中形成沟槽以限定多个未分隔开的半导体晶粒；将载体基板结合到所述多个未分隔开的半导体晶粒中每个的暴露表面；将所述基板的至少一部分变薄，使所述多个未分隔开的半导体晶粒仍结合到所述载体基板；使激光辐射透射穿过所述载体晶圆而使所述多个未分隔开的半导体晶粒和所述载体晶圆之间的结合变弱；以及将所述载体基板与所述多个未分隔开的半导体晶粒分开。
附图说明
虽然说明书的结尾是权利要求书并且权利要求书特别指出并且清楚要求了被视为本发明的内容，但本公开内容的优点将在结合附图阅读时从本发明的描述中更容易地确定，在附图中：
图1是本公开内容的实施方式中可采用的基板(诸如，晶圆)的一部分的简化剖视图；
图2是本公开内容的实施方式中可采用的基板的另一个实施方式的一部分的简化剖视图；
图3和图4示出图1的晶圆基板的有源表面上的有源组件的制造；
图5示出穿过图4的结构并且从基板的有源表面起部分穿过基板形成的沟槽；
图6是其一部分在图5中示出的结构的简化俯视图；
图7示出暂时结合到基板的有源表面之上的图5和图6的结构的载体基板；
图8示出图7的基板可从基板的后表面起变薄的程度；
图9示出在从基板的后表面起将基板变薄之后图8的结构；
图10示出正用于从图9的结构去除载体基板的激光剥离过程；
图11示出在如关于图10描述地去除载体基板时个体离散的半导体结构。
具体实施方式
下面的描述提供了具体细节(诸如，材料类型和处理条件)，以提供对本公开内容的实施方式及其实现方式的彻底描述。然而，本领域的普通技术人员将理解，可在不采用这些具体细节并且结合已知制造技术的情况下实践本公开内容的实施方式。另外，本文提供的描述没有形成制造半导体器件或系统的完整处理流程。只在本文中详细描述了理解本公开内容的实施方式必需的那些处理动作和结构。本文中描述的材料可通过任何合适技术形成(例如，沉积或生长)，所述技术包括但不限于旋涂、坦覆涂覆(blanket coating)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、等离子体增强ALD、或物理气相沉积(PVD)。材料可原位生长。虽然本文中描述和示出的材料可被形成为层，但材料不限于连续层并且可以其它三维构造形成。
如本文中使用的，术语“半导体结构”意指并且包括在形成半导体器件的过程中使用的任何结构。半导体结构包括例如晶粒和晶圆(例如，载体基板和器件基板)以及包括相互三维集成在一起的两个或更多个晶粒和/或晶圆的组件或复合结构。半导体结构还包括完全制造好的半导体器件以及在制造半导体器件期间形成的中间结构。半导体结构可包括导电、半导体和/或非导电材料。
如本文中使用的，术语“III-V型半导体材料”意指并且包括主要包括元素周期表的IIIA族(13族)中的一个或多个元素(B、Al、Ga、In和Tl)和元素周期表的VA族(15族)中的一个或多个元素(N、P、As、Sb和Bi)的任何材料。
如本文中使用的，术语“II-VI型半导体材料”意指并且包括主要包括元素周期表的IIB族(12族)中的一个或多个元素(Zn、Cd和Hg)和元素周期表的VIA族(16族)中的一个或多个元素(O、S、Se、Te和Po)的任何材料。
如本文中使用的，术语“外延材料”意指并且包括至少基本上是单晶材料并且形成在另一种材料上方使得单晶表现出底层材料的结晶取向的材料。术语“外延层”意指至少基本上是单晶材料并且被形成为使得单晶表现出已知的结晶取向的外延材料的层。
本公开内容的实施方式包括制造半导体结构的方法。特别地，本文中公开的方法可用于将基板变薄而不消耗载体基板，并且可用于将相对较大的基板分成多个相对较小的离散结构。在一些实施方式中，所述方法可用于在重新使用载体基板并且不消耗载体基板的任何很大部分的同时形成半导体结构。所形成的半导体结构可包含或可不包含有源组件。以下，参照图1至图11描述方法的示例实施方式以及通过这种方法形成的结构的示例。
图1是基板100的简化剖视图。基板100可包括在本领域中被称为“晶粒”或“晶圆”的部件，并且一般可以是大体平面的。基板100可包括在制造集成电路的过程中基板传统上使用的多种材料中的任一种。作为非限制示例，基板100可包括氧化物(例如，氧化铝、氧化锆、氧化硅等)或半导体材料(例如，硅、锗、III-V半导体材料等)。在一些实施方式中，基板100可包括非晶材料(诸如，玻璃)。在其它实施方式中，基板100可包括结晶材料(例如，多晶或单晶材料)。
如图1中所示，基板100可至少基本上包括单种大体同质的材料。然而，在其它实施方式中，基板100可包括多层结构。例如，图2示出包括绝缘体上半导体型(SOI型)结构的基板100'，SOI型结构具有结合于相对厚的基体基板102的半导体材料104的相对薄层，中间层103在半导体材料104和基板102之间。基体基板102可包括同质或异质材料。作为非限制示例，基体基板102可包括半导体材料(例如，硅(Si)、锗(Ge)、III-V型半导体材料或II-VI型半导体材料)或电介质材料(例如，诸如二氧化硅(SiO2)或氧化铝(Al2O3)的氧化物)、诸如氮化硅(Si3N4)、氮化硼(BN)或氮化铝(AlN)的氮化物。基体基板102可包括任何上述材料的单晶。在其它实施方式中，基体基板102可以是多晶硅，或可包括任何上述材料的多层。
半导体材料104可包括一层或多层半导体材料104。在一些实施方式中，所述一层或多层半导体材料104包括外延层。
例如，中间材料103可包括诸如氧化硅(例如，SiO2)的电介质材料、诸如氮化硅(例如，Si3N4)的氮化物、或诸如氮氧化硅(例如，SiON)的氮氧化物。可使用例如CVD、PVD或ALD形成中间材料103。在其它实施方式中，可通过对基板102的表面进行氧化和/或氮化来形成中间材料103。
为了清楚起见，基体基板102、中间材料103和半导体材料104的厚度不是按比例示出的。半导体材料104的厚度可基本上小于基体基板102的厚度。作为非限制示例，半导体材料104的平均层厚度可在大约五纳米(5nm)和大约五百微米(500μm)之间、大约五纳米(5nm)和大约一百微米(100μm)之间、或甚至大约五纳米(5nm)和大约十微米(10μm)之间。基体基板102的平均层厚度可以是大约五百纳米(500nm)至几毫米或更大。中间材料103的平均厚度可以是大约一纳米(1nm)至大约一百纳米(100nm)。
在一些实施方式中，可使用本领域中已知的各种方法(诸如(例如)氢化物气相外延(HVPE)、金属有机气相外延(MOVPE)和分子束外延(MBE))在基体基板102上方顺序地形成中间材料103和半导体材料104。另外，在形成半导体材料104的过程中可使用各种方法来减小其内的位错密度，诸如，侧向外延过生长(ELO)、面初始外延侧向过生长(FIELO)、原位掩盖和晶圆键合。在其它实施方式中，材料104的层可结合到基板102，并且在结合过程之前，可在基板102和材料104的结合表面中的一者或两者上形成中间材料103。例如，可使用像过程一样的本领域已知的过程将材料104的层转印到基板102。这种过程在授予Bruel的美国专利RE39,484、授予Aspar等人的美国专利No.6,303,468、授予Aspar等人的美国专利No.6,335,258、授予Moriceau等人的美国专利No.6,756,286、授予Aspar等人的美国专利No.6,809,044和授予Aspar等人的美国专利No.6,946,365中有详细描述，这些专利中每个的公开内容以引用方式全文并入本文中。
在一些实施方式中，可在基板100(或基板100')的第一主表面105上构造有源组件。有源组件可包括晶体管、源、漏、栅、线、迹线、通孔、接触焊盘、其它导电特征等。例如，图3示出有源层106，有源层106形成在包括多个晶体管108的第一主表面105上。因此，基板100的第一主表面105包括在本领域中经常被称为基板100的“有源表面”的部分，基板100的第二主表面107可包括在本领域中经常被称为基板100的“后表面”的部分。可使用本领域中已知的过程在基板100的第一主表面105中、上和/或上方形成晶体管108。作为非限制示例，晶体管108可包括金属氧化物半导体场效应晶体管(MOSFET)，并且可实施互补型金属氧化物半导体技术(CMOS)。本领域中制造这种晶体管108经常采用的过程经常在本领域中被称为“前段制程(front-end-of-line)”(FEOL)过程。
参照图4，在形成晶体管108之后，可在基板100的第一主表面105的相对侧，在晶体管108上方形成有源组件的一个或多个额外层。有源组件可包括横向延伸导电线112(例如，迹线)、垂直延伸导电通孔114和电接触焊盘116中的一个或多个。有源组件可包括至少部分嵌入电介质材料118中的导电材料区(例如，铜、铝、钨等)。可用逐层光刻过程形成有源组件的一个或多个层和周围的电介质材料118。在这种过程中，可沉积电介质材料层和导电材料层并且以交替方式进行选择性图案化，以形成各种有源组件和电介质材料118。本领域中制造这些有源组件经常采用的过程在本领域中经常被称为“后段制程(back-end-of-line)”(BEOL)过程。
参照图5，可穿过电介质材料118并且从基板的表面105起穿过基板100的一部分形成多个沟槽122。沟槽122(在本领域中可被称为“切割道”)可划分基板100的一部分(和该部分上形成的集成电路，集成电路可包括诸如晶体管108、横向延伸导电线112、垂直延伸导电通孔114和/或电接触焊盘116的有源组件)，以形成通过沟槽122相互分开并且横向隔离的多个部分124。尽管在图5中各部分124被示出为具有单个晶体管108和相关线112、通孔114和接触焊盘116，但各部分124可包括任何数量和类型的有源组件(例如，数百个、数千个、数百万个、数十亿个等)。各部分124可包括至少部分制造好的半导体器件(例如，电信号处理器、存储器器件、感光器件等)的集成电路。因此，各部分124可包括在本领域中称为半导体“晶粒”的部分，每个晶粒均由相对较大的晶圆的一部分形成并且包括相对较大晶圆的一部分。单个部分124的有源组件可通过该部分124的集成电路电互连，但可与其它部分124的有源组件电隔离。部分124可通过基板100保持相互物理连接，因为沟槽122没有完全穿过基板100。也就是说，在形成沟槽122之后，部分124可保持固定到基板100的一部分。可通过本领域已知的任何方法(诸如通过切割或蚀刻)形成沟槽122。在一些实施方式中，沟槽122可被形成为具有均匀深度(从图5的角度来)。在一些实施方式中，沟槽122可从基板100的表面105起延伸到基板100中，达到大约100μm或更小、大约50μm或更小、或甚至大约25μm或更小的平均深度(尽管沟槽122的总深度可更大，因为沟槽122还贯穿形成在基板100上方的有源层)。
图6示出半导体结构120的俯视图。如图6中所示，在一些实施方式中，基板100可包括晶圆级基板，并且可以是大体圆形的形状。沟槽122可在一些实施方式中将半导体结构120的上部划分成矩形部分124，集成电路可制造在每个完整的矩形部分124中。因此，可存在相互垂直取向的两组沟槽122。
参照图7，可通过在有源组件(例如，晶体管108、横向延伸导电线112、垂直延伸导电通孔114和/或电接触焊盘116)上方将载体晶圆132暂时固定(例如，结合)到部分124的暴露表面来形成半导体结构130。换句话讲，载体晶圆132可固定到基板100的表面105上方的图5中示出的切片半导体结构120的切片部分。可通过任何允许随后使用激光剥离过程去除载体晶圆132的装置固定载体晶圆132，如本文中后续描述的。例如，在一些实施方式中，可使用例如粘合剂、直接键合过程等将载体晶圆132结合到半导体结构120。在一些实施方式中，可通过使载体晶圆132紧贴结构120并且在足以在载体晶圆132和结构120之间界面上建立直接原子键的时间内保持升高的温度和压力，从而将载体晶圆132固定到图5和图6的结构120。
根据本公开内容的实施方式，载体晶圆132可以是对于随后在去除载体晶圆132的剥离过程中使用的一个或多个波长的辐射而言至少基本上透明(即，载体晶圆132可透射选定波长下的基本所有辐射)的材料。例如，透过载体晶圆132的一个或多个波长的辐射的透射率可以是大约90％或更大、大约95％或更大、或甚至大约99％或更大。在一些实施例中，辐射可包括范围从大约150nm延伸到大约750nm、范围从大约400nm延伸到大约700nm、或甚至范围从大约475nm延伸到大约650nm的一个或多个波长下的电磁辐射。
作为非限制示例，载体晶圆132可包括结晶二氧化硅(SiO2)或结晶氧化铝(Al2O3)。
参照图8，在将载体晶圆132暂时结合到结构120之后，可从基板100的第二主表面107去除基板100的一部分，以使基板100变薄。可从第二主表面107将基板100变薄到足以在变薄基板100的第二主表面107暴露沟槽122的程度。例如，基板100可变薄到图8中的虚线所示的平面134。
举例来说，可使用研磨过程、抛光过程和蚀刻过程(例如，化学-机械抛光(CMP)过程)中的一个或多个从基板100的第二主表面107去除基板100的材料。在一些实施方式中，根据基板100的原始厚度和沟槽122延伸到基板100中达到的深度，变薄过程可用于去除至少大约500μm、至少大约600μm、或甚至700μm或更多。
如图9中所示，基板100的变薄导致形成包括横向隔离部分124的半导体结构140，各部分124包括基板100的变薄部分142，所述基板在其内形成有集成电路的至少一部分(集成电路可包括诸如晶体管108、横向延伸导电线112、垂直延伸导电通孔114和/或电接触焊盘116的一个或多个有源组件)并且结合到载体晶圆132。在变薄过程之后，沟槽122暴露于基板100的第二主表面107，可完全贯穿基板100并且在基板100的第一主表面105上形成的集成电路之间延伸至结合到部分124的载体晶圆132的表面。
参照图10，可使用激光剥离过程从横向隔离部分124去除载体晶圆132以形成相互断开的多个离散的单独部分124。例如，半导体结构140可暴露于激光辐射144(即，来自激光源146的辐射)，以从部分124去除载体晶圆132。激光辐射144会造成载体晶圆132和部分124之间的结合变弱。在载体晶圆132是透明晶圆的实施方式中，部分124或载体晶圆132和部分124之间的结合处或界面可暴露于穿过载体晶圆132透射的激光辐射144。例如，部分124或载体晶圆132和部分124之间的结合处或界面可暴露于范围是大约150nm至大约750nm(诸如，大约200nm至大约400nm)内的激光发射波长下的激光辐射144。特别地，部分124或载体晶圆132和部分124之间的结合处或界面可暴露于从Nd:YAG激光器发射的355nm的波长下的辐射，或者从KrF脉冲准分子激光器发射的248nm的波长下的辐射。
激光辐射144可包括UV辐射的短脉冲(例如，小于大约100ns的脉冲)。在载体晶圆132和部分124之间的界面处吸收激光辐射144会造成界面局部升温。热能会在到达有源组件之前扩散，使得有源组件没有因热能而受损。激光辐射144会造成界面处局部高温，诸如，至少大约600℃、至少大约800℃、或至少大约1000℃。局部高温会促使载体晶圆132和/或部分124的材料之间的原子间键合分解。
暴露于激光辐射144可包括激光源146相对于载体晶圆132的行式扫描。也就是说，激光源146和/或半导体结构140可在辐射脉冲之间进行平移或旋转，使得后续的激光辐射144照射载体晶圆132和部分124之间界面的不同部分。在激光辐射144的脉冲之间进行平移和/或旋转可持续进行，使得被照射区域的图案覆盖待分开的区域(例如，载体晶圆132和部分124之间的整个界面)。例如，被照射区域的图案可包括待分开区域上的一系列平行线段。
在一些实施方式中，激光辐射144会造成部分124与载体晶圆132分开。在其它实施方式中，激光辐射144可减弱部分124和载波晶圆132之间的键合，而没有造成分开。可施加额外应力，进一步造成部分124与载体晶圆132分开。例如，可将半导体结构140加热至诸如至少大约30℃的温度。在一些实施方式中，可通过机械力从部分124去除载体晶圆132。激光剥离技术在之前以引用方式并入的、2011年6月9日公布的、名称为“Laser Lift Off Systems and Methods(激光剥离系统和方法)”的美国专利申请公布No.2011/0132549中有所描述。载体晶圆132和部分124可由于材料热膨胀系数的差异而分开。也就是说，激光辐射144可加热载体晶圆132和部分124中的一者或两者，从而造成载体晶圆132和部分124之间的应力。应力会造成载体晶圆132和部分124分开或断开。在一些实施方式中，载体晶圆132和/或部分124的一部分在暴露于激光辐射144时经历化学反应，从而造成载体晶圆132与部分124分开。
在去除载体晶圆132之后，部分124包括没有相互连接的、如图11中所示的个体半导体晶粒150。也就是说，半导体晶粒150可不含将半导体晶粒150相互连接的材料。半导体晶粒150可根据需要或期望经历进一步处理，以形成适用于电子装置的功能半导体器件。
用于从部分124去除载体晶圆132的激光剥离过程能够去除载体晶圆132而不消耗或损害载体晶圆132的任何很大部分。因此，在使用如本文描述的方法形成另外的半导体晶粒的过程中可重新使用载体晶圆132。
以下描述本公开内容的另外的非限制示例实施方式。
实施方式1：一种制造半导体结构的方法，该方法包括：将载体晶圆结合到基板之上；去除所述基板的至少一部分；使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱；以及将所述载体晶圆与所述基板分开。
实施方式2：根据实施方式1所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括：将所述载体晶圆暴露于激光发射波长下的辐射并且透射所述激光发射波长下的辐射的至少大约95％。
实施方式3：根据实施方式1所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括：将所述载体晶圆暴露于激光发射波长下的辐射并且透射所述激光发射波长下的辐射的至少大约99％。
实施方式4：根据实施方式1至3中任一项所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括：使范围在大约150nm至大约750nm的激光发射波长下的激光辐射透射穿过所述载体晶圆。
实施方式5：根据实施方式1至4中任一项所述的方法，所述方法还包括：在所述基板上方形成多个有源组件，其中，去除所述基板的至少一部分的步骤包括：在相邻的有源组件之间形成沟槽。
实施方式6：根据实施方式5所述的方法，其中，在相邻的有源组件之间形成沟槽的步骤包括：穿过所述基板的一部分形成沟槽。
实施方式7：根据实施方式5所述的方法，其中，去除所述基板的至少一部分的步骤还包括：将所述基板变薄以暴露所述沟槽。
实施方式8：根据实施方式1至7中任一项所述的方法，其中，去除所述基板的至少一部分的步骤包括：将所述基板变薄。
实施方式9：根据实施方式1至8中的任一项所述的方法，其中，将所述载体晶圆与所述基板分开的步骤包括：将所述载体晶圆与所述基板分开，而不消耗所述载体晶圆。
实施方式10：一种制造半导体结构的方法，所述方法包括：在基板上方形成多个电路；在所述基板中形成沟槽以限定多个未分割开的半导体晶粒；将载体基板结合到所述未分隔开的半导体晶粒之上；使激光辐射透射穿过所述载体基板并且使所述未分隔开的半导体晶粒和所述载体基板之间的结合变弱；以及将所述载体基板与所述未分隔开的半导体晶粒分开。所述多个电路均包括至少一个有源组件。
实施方式11：根据实施方式10所述的方法，所述方法还包括：将所述基板的至少一部分变薄，使所述未分割开的半导体晶粒仍结合到所述载体基板。
实施方式12：根据实施方式10或实施方式11所述的方法，其中，将所述载体基板与所述未分隔开的半导体晶粒分开的步骤包括：将所述载体基板与所述未分隔开的半导体晶粒分开，而不消耗所述载体基板。
实施方式13：根据实施方式10至12中任一项所述的方法，其中，将载体基板结合到所述未分隔开的半导体晶粒上方的步骤包括：将透明载体基板结合到所述未分割开的半导体晶粒的暴露表面。
实施方式14：根据实施方式10至13中任一项所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述未分隔开的半导体晶粒和所述载体晶圆之间的结合变弱的步骤包括：使范围在大约150nm至大约750nm的激光发射波长下的辐射透射穿过所述载体晶圆。
实施方式15：一种制造半导体结构的方法，所述方法包括：在基板中形成沟槽以限定多个未分隔开的半导体晶粒；将载体基板结合到所述多个未分隔开的半导体晶粒中每个的暴露表面；将所述基板的至少一部分变薄，使所述多个未分隔开的半导体晶粒仍结合到所述载体基板；使激光辐射透射穿过所述载体晶圆而使所述多个未分隔开的半导体晶粒和所述载体晶圆之间的结合变弱；以及将所述载体基板与所述多个未分隔开的半导体晶粒分开。
实施方式16：根据实施方式15所述的方法，其中，将载体基板结合到所述多个未分隔开的半导体晶粒中每个的暴露表面的步骤包括：将透明晶圆结合到所述多个未分隔开的半导体晶粒中每个的暴露表面。
实施方式17：根据实施方式15或实施方式16所述的方法，其中，将所述载体基板与所述未分隔开的半导体晶粒分开的步骤包括：形成多个分隔开的半导体晶粒。
实施方式18：根据实施方式15至17中任一项所述的方法，所述方法还包括：在另一个基板中形成沟槽以限定另外多个未分隔开的半导体晶粒；将所述载体基板结合到所述另外多个未分隔开的半导体晶粒中每个的暴露表面；将所述另一个基板的至少一部分变薄，使所述另外多个未分隔开的半导体晶粒仍结合到所述载体基板；使激光辐射透射穿过所述载体基板而使所述另外多个未分隔开的半导体晶粒和所述载体基板之间的结合变弱；以及将所述载体基板与所述另外多个未分隔开的半导体晶粒分开。
实施方式19：根据实施方式15至18中任一项所述的方法，其中，将所述载体基板与所述多个未分隔开的半导体晶粒分开的步骤包括：分开所述载体基板，而不消耗所述载体基板。
实施方式20：根据实施方式15至19中任一项所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述多个未分隔开的半导体晶粒和所述载体晶圆之间的结合变弱的步骤包括：相对于所述载体基板使激光器行式扫描。
实施方式21：一种使用根据实施方式1至20中任一项所述的方法形成的结构或器件。
实施方式22：根据实施方式21所述的结构或器件，其中，所述结构或器件包括在制造至少一个半导体器件期间形成的中间结构。
上述本公开内容的示例实施方式不限制本公开内容的范围，因为这些实施方式只是本公开内容的实施方式的示例，本公开内容是由随附权利要求书及其法律上的等同物的范围限定的。任何等同实施方式意图在本公开内容的范围内。事实上，根据描述，对于本领域的技术人员而言，除了本文中示出和描述的之外的本公开内容的各种改型(诸如，所述元件的替代可用组合)将变得清楚。换句话讲，本文中描述的一个示例实施方式的一个或多个特征可与本文中描述的另一个示例实施方式的一个或多个特征组合，以提供本公开内容的另外实施方式。这种改型和实施方式也意图落入随附权利要求书的范围内。

Claims (9)

1.一种制造半导体结构的方法，该方法包括：
将载体晶圆结合到基板之上；
去除所述基板的至少一部分；
使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱；以及
将所述载体晶圆与所述基板分开。
2.根据权利要求1所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括；将所述载体晶圆暴露于激光发射波长下的辐射并且透射所述激光发射波长下的辐射的至少大约95％。
3.根据权利要求1所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括：将所述载体晶圆暴露于激光发射波长下的辐射并且透射所述激光发射波长下的辐射的至少大约99％。
4.根据权利要求1所述的方法，其中，使激光辐射透射穿过所述载体晶圆而使所述基板和所述载体晶圆之间的结合变弱的步骤包括：使范围在大约150nm至大约750nm的激光发射波长下的激光辐射透射穿过所述载体晶圆。
5.根据权利要求1所述的方法，所述方法还包括：在所述基板之上形成多个有源组件，其中，去除所述基板的至少一部分的步骤包括：在相邻的有源组件之间形成沟槽。
6.根据权利要求5所述的方法，其中，在相邻的有源组件之间形成沟槽的步骤包括：穿过所述基板的一部分形成沟槽。
7.根据权利要求5所述的方法，其中，去除所述基板的至少一部分的步骤还包括：将所述基板变薄以暴露所述沟槽。
8.根据权利要求1所述的方法，其中，去除所述基板的至少一部分的步骤包括：将所述基板变薄。
9.根据权利要求1所述的方法，其中，将所述载体晶圆与所述基板分开的步骤包括：将所述载体晶圆与所述基板分开，而不消耗所述载体晶圆。
CN201380040589.1A 2012-07-31 2013-07-08 使用激光剥离过程制造半导体结构的方法和相关的半导体结构 Active CN104508815B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261677815P 2012-07-31 2012-07-31
US61/677,815 2012-07-31
PCT/IB2013/001490 WO2014020390A1 (en) 2012-07-31 2013-07-08 Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures

Publications (2)

Publication Number Publication Date
CN104508815A true CN104508815A (zh) 2015-04-08
CN104508815B CN104508815B (zh) 2018-02-13

Family

ID=48914362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380040589.1A Active CN104508815B (zh) 2012-07-31 2013-07-08 使用激光剥离过程制造半导体结构的方法和相关的半导体结构

Country Status (3)

Country Link
US (1) US9728458B2 (zh)
CN (1) CN104508815B (zh)
WO (1) WO2014020390A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517948A (zh) * 2015-04-01 2016-04-20 歌尔声学股份有限公司 Mems转移方法、制造方法、器件及设备
CN106252279A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107068591A (zh) * 2016-02-11 2017-08-18 米尔鲍尔有限两合公司 一种借助辐射源松开刚性基板上电子元件的工装和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
KR20160049382A (ko) * 2014-10-27 2016-05-09 삼성디스플레이 주식회사 레이저 박리 장치 및 표시 장치의 제조 방법
DE102017100827A1 (de) * 2017-01-17 2018-07-19 Infineon Technologies Ag Halbleitervorrichtung mit umlaufender struktur und verfahren zur herstellung
US10304723B1 (en) * 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
TWI805564B (zh) 2018-01-25 2023-06-21 晶元光電股份有限公司 晶粒轉移方法及其裝置
CN111326463B (zh) * 2018-12-14 2023-06-23 云谷（固安）科技有限公司 一种半导体器件激光剥离方法
CN113161293A (zh) * 2020-12-30 2021-07-23 上海朕芯微电子科技有限公司 新型功率器件及其划片方法、芯片级封装方法和封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335411A (ja) * 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
CN1145202A (zh) * 1995-09-12 1997-03-19 黄淑娇 胶黄蓍食品制造方法
CN1145202C (zh) * 1998-08-18 2004-04-07 琳得科株式会社 用于晶片背磨的表面保护片及其使用方法
US20050269717A1 (en) * 2004-06-02 2005-12-08 Lintec Corporation Pressure sensitive adhesive sheet for use in semiconductor working and method for producing semiconductor chip
CN101574759A (zh) * 2008-05-05 2009-11-11 元太科技工业股份有限公司 承载装置及软性显示面板的制造方法
US20100081256A1 (en) * 2008-09-30 2010-04-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
CN100530705C (zh) * 2003-01-31 2009-08-19 奥斯兰姆奥普托半导体有限责任公司 用于制造一个半导体元器件的方法
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7754511B2 (en) 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
US8986497B2 (en) 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335411A (ja) * 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
CN1145202A (zh) * 1995-09-12 1997-03-19 黄淑娇 胶黄蓍食品制造方法
CN1145202C (zh) * 1998-08-18 2004-04-07 琳得科株式会社 用于晶片背磨的表面保护片及其使用方法
US20050269717A1 (en) * 2004-06-02 2005-12-08 Lintec Corporation Pressure sensitive adhesive sheet for use in semiconductor working and method for producing semiconductor chip
CN101574759A (zh) * 2008-05-05 2009-11-11 元太科技工业股份有限公司 承载装置及软性显示面板的制造方法
US20100081256A1 (en) * 2008-09-30 2010-04-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105517948A (zh) * 2015-04-01 2016-04-20 歌尔声学股份有限公司 Mems转移方法、制造方法、器件及设备
CN106252279A (zh) * 2015-06-12 2016-12-21 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US11069652B2 (en) 2015-06-12 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor structure
CN107068591A (zh) * 2016-02-11 2017-08-18 米尔鲍尔有限两合公司 一种借助辐射源松开刚性基板上电子元件的工装和方法

Also Published As

Publication number Publication date
CN104508815B (zh) 2018-02-13
US20150179520A1 (en) 2015-06-25
US9728458B2 (en) 2017-08-08
WO2014020390A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN104508815B (zh) 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
US10658358B2 (en) 3D semiconductor wafer, devices, and structure
US20180277530A1 (en) Methods for processing a 3d semiconductor device
US7399686B2 (en) Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
KR101478977B1 (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
US9406551B2 (en) Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
US11031394B1 (en) 3D semiconductor device and structure
TWI573198B (zh) 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8816489B2 (en) Integrated circuit structures, semiconductor structures, and semiconductor die
US10950599B1 (en) 3D semiconductor device and structure
US8853077B2 (en) Through silicon via packaging structures and fabrication method
US10840222B2 (en) 3D semiconductor device and structure
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
US20210351135A1 (en) 3d semiconductor device and structure
TW201535745A (zh) 局部層轉換系統及方法
CN103946969A (zh) 绝缘体上半导体结构及其制造方法
US11107808B1 (en) 3D semiconductor device and structure
US8841742B2 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US20050282323A1 (en) Hybrid substrate and method for fabricating the same
US20230402816A1 (en) Wafer bonding method for transfering thin films to a substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant