CN104503202A - 重复设计单元的区分方法 - Google Patents

重复设计单元的区分方法 Download PDF

Info

Publication number
CN104503202A
CN104503202A CN201410838338.4A CN201410838338A CN104503202A CN 104503202 A CN104503202 A CN 104503202A CN 201410838338 A CN201410838338 A CN 201410838338A CN 104503202 A CN104503202 A CN 104503202A
Authority
CN
China
Prior art keywords
bottom floor
floor units
unit
overlapping
differentiating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410838338.4A
Other languages
English (en)
Other versions
CN104503202B (zh
Inventor
金晓亮
钟政
袁春雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410838338.4A priority Critical patent/CN104503202B/zh
Publication of CN104503202A publication Critical patent/CN104503202A/zh
Priority to US14/979,127 priority patent/US10048578B2/en
Application granted granted Critical
Publication of CN104503202B publication Critical patent/CN104503202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Holo Graphy (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明揭示了一种重复设计单元的区分方法。该方法包括：创建单元索引表，获得底层单元；获得底层单元的空间状态，所述空间状态包括交叠；对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；对所述坐标列表进行排序，并产生哈希特征值；根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。由此本发明的方法能够将重复设计单元进行精确的区分，提高OPC质量。

Description

重复设计单元的区分方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种重复设计单元的区分方法。
背景技术
集成电路的生产制造是一个非常复杂的过程，其中，光刻技术是最复杂的技术之一，也是推动集成电路工艺发展的重要动力，光刻技术的强大与否直接决定着芯片的性能。
光刻工艺通常是将需要制造的电路结构设计在掩膜版上，之后通过光刻机台将掩膜版上的电路结构放大，复制到硅片上。但是，由于光波的性质和实际投影曝光系统的问题，会有衍射受限或者成像系统的非线性滤波造成严重的能量损失，即光学近似效应(Optical Proximity Effect，OPE)，从而不可避免的就会使得在将电路结构放大复制的过程中，会产生失真，尤其是对于180微米以下工艺阶段，这种失真的影响将非常巨大，完全能够让整个制程失败。为了避免这种情况发生，业界采用光学近似修正(Optical Proximity Correction，OPC)方法，对电路结构进行预先的修正，使得修正后能够补偿OPE效应所带来的缺失部分。
但是OPC过程还存在这诸多的限制因素，请参考图1所示，例如一掩膜版包括6个单元a，以及一个单元b，由于单元b与单元a存在着交叠，则就导致该单元a不同于其他单元a。进一步考虑光学干涉衍射效应，可见单元b与其左侧的单元a的干涉衍射区域也存在交叠，则这一单元a与其他单元a也是不同的，因此，需要对这些单元a进行区分，以便进行正确的OPC处理。
发明内容
本发明的目的在于，提供一种重复设计单元的区分方法，将重复设计单元精确的进行区分。
为解决上述技术问题，本发明提供一种重复设计单元的区分方法，包括：
创建单元索引表，获得重复设计单元的底层单元；
获得底层单元的空间状态，所述空间状态包括交叠；
对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；
对所述坐标列表进行排序，并产生哈希特征值；
根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。
可选的，对于所述的重复设计单元的区分方法，对底层单元产生空间索引表，并结合光学干涉衍射，获得底层单元的空间状态。
可选的，对于所述的重复设计单元的区分方法，扫描所述空间索引表，对底层单元进行分布式并行处理。
可选的，对于所述的重复设计单元的区分方法，所述交叠包括底层单元之间的交叠和底层单元与光学干涉衍射区域的交叠。
可选的，对于所述的重复设计单元的区分方法，所述观察单元为交叠的底层单元中的一个。
可选的，对于所述的重复设计单元的区分方法，所述底层单元的形状为矩形，以该矩形的一个顶角作为原点建立坐标系，获得每个底层单元的四个顶角的坐标。
可选的，对于所述的重复设计单元的区分方法，所述坐标为(x，y，ID，n)，其中x为横坐标，y为纵坐标，ID为底层单元的标识，n为顶角标号。
可选的，对于所述的重复设计单元的区分方法，根据横坐标和纵坐标的大小依次对每组交叠的底层单元的坐标进行排序。
可选的，对于所述的重复设计单元的区分方法，若哈希特征值相同，则交叠的底层单元是相同的，进行一次OPC处理；若哈希特征值不同，则交叠的底层单元是不同的，分别进行OPC处理。
可选的，对于所述的重复设计单元的区分方法，所述空间交叠状态还包括分离，对于分离的底层单元，进行OPC处理。
与现有技术相比，本发明提供的重复设计单元的区分方法，包括创建单元索引表，获得底层单元；获得底层单元的空间状态，所述空间状态包括交叠；对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；对所述坐标列表进行排序，并产生哈希特征值；根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。由此能够将重复设计单元进行精确的区分，提高OPC质量。进一步的，通过分布式并行处理，大大的加速了计算过程，提高了效率。
附图说明
图1为现有技术中重复设计单元的几种分布情况；
图2为本发明实施例中重复设计单元的区分方法的流程图；
图3-图5为本发明实施例中对重复设计单元的处理过程中的示意图。
具体实施方式
下面将结合示意图对本发明的重复设计单元的区分方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种重复设计单元的区分方法，所述版图包括图形及引用单元，所述引用单元包括较小单元、非重复单元及重复单元，该方法包括：
步骤S201，创建单元索引表，获得重复设计单元的底层单元；
步骤S202，获得底层单元的空间状态，所述空间状态包括交叠；
步骤S203，对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；
步骤S204，对所述坐标列表进行排序，并产生哈希特征值；
步骤S205，根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。
以下列举所述重复设计单元的区分方法及测试方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图2～图5，图2为本发明实施例中重复设计单元的区分方法的流程图；图3～图5为本发明实施例中重复设计单元的区分方法的过程中的示意图。
如图2所示，在本实施例中，所述重复设计单元的区分方法包括：
首先，执行步骤S201，创建单元索引表，获得重复设计单元的底层单元；具体的，根据所需掩膜版的设计内容，对其所包含的诸多重复设计单元进行分层，即依据层次树(Hierarchy Tree)获得底层单元(leaf cell)。请参考图3，在本发明的实施例中，获得的底层单元包括单元G和单元B。
接下来执行步骤S202，获得底层单元的空间状态，所述空间状态包括交叠；请继续参考图3，首先产生空间索引表，进行空间划分，例如在版图30中，通过横向和纵向的虚线对版图30进行划分，从而定位出单元B和单元G的位置，加以识别。同时在这一过程中，将光学干涉衍射加以考虑，如在版图30中在单元G周围形成干涉衍射区域31。由此获得了底层单元的空间状态。
然后，对底层单元的空间状态进行分析，通常底层单元的空间状态包括交叠和分离，在本实施例的图3中示出的三对单元B和单元G都是交叠的，其中第一对交叠的底层单元32和第二对交叠的底层单元33是直接由底层单元之间交叠，而第三对交叠的底层单元34则是通过干涉衍射区域31交叠。底层单元的空间状态为分离的则是指一个底层单元未与其他底层单元有着任何接触，对于这类单元，可以直接进行OPC处理，且若同一底层单元有多个，皆是处于分离状态，则可只进行一次OPC处理即可。还可以通过扫描所述空间索引表，对底层单元进行分布式并行处理，在CPU主频增加缓慢，而采用多核的情况下，可并行化的处理能够充分的利用CPU的资源，从而大大的提高效率。
之后执行步骤S203，对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；以第一对交叠的底层单元31为例，请结合图4，在单元B和单元G中，选择一个作为观察单元。通常情况下，各个底层单元都是矩形，需要说明的是，此处矩形包括圆角矩形，例如在本实施例中，选择单元B作为观察单元，则以该观察单元的一个顶角作为原点建立坐标系，获得每个底层单元的四个顶角的坐标。
具体的以顶角1为原点，顶角1的两边作为X轴和Y轴，分别获得单元B的顶角1、2、3、4的坐标以及单元G的顶角1、2、3、4的坐标。较佳的，在本发明中，坐标采用如下形式：(x，y，ID，n)，其中x为横坐标，y为纵坐标，ID为底层单元的标识，n为顶角标号。举例而言，单元B顶角1的坐标可以是(x1，y1，B，1)。当然，坐标系的设定还可以是其他形式，只是需要使得每对交叠的底层单元的坐标系设定统一，以便于进行后续的比较。
这一步骤采取分布式并行处理，即使得图3中的三对交叠的底层单元分别在不同的处理器完成。
然后，执行步骤S204，对所述坐标列表进行排序，并产生哈希特征值；请参考图5，序列表C1表示为利用图4的坐标系获得的单元B和单元G的共8个顶角的坐标，而序列表C2则是经过排序后获得的坐标。较佳的，该排序可以依照横坐标和纵坐标的大小依次进行排序。即在8组坐标中，首先进行X坐标的比较，按照从大到小的顺序排列，在X坐标相同时，则以Y坐标的大小为基准进行从大到小的排序。当然，也可以采用例如先以Y坐标为基座，再参考X坐标的大小等方法进行排序。在形成序列表C2之后，将该序列表C2产生哈希特征值(hash)。
同样的，这一步骤也可以是采用分布式并行处理来完成。
最后，执行步骤S205，根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。例如在图3所示实施例中，会产生三组哈希特征值，经过比较，第一对交叠的底层单元32的哈希特征值与第二对对交叠的底层单元33的哈希特征值相同，而与第三对交叠的底层单元34的哈希特征值不同，则可以判断出对应于第一对交叠的底层单元32和第二对交叠的底层单元33的重复设计单元是相同的，而对应于第三对交叠的底层单元34的重复设计单元则与另外两个不同，由此可以分别进行对应的OPC处理。对于相同的重复设计单元，则可以进行一次OPC处理即可。
经过上述过程，可以精确的将重复设计单元进行区分，获悉这些重复设计单元是否相同，从而有效提高OPC质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种重复设计单元的区分方法，包括：
创建单元索引表，获得重复设计单元的底层单元；
获得底层单元的空间状态，所述空间状态包括交叠；
对于每组交叠的底层单元，设定观察单元，以观测单元的同一位置为原点建立坐标系，获得交叠的底层单元的坐标列表；
对所述坐标列表进行排序，并产生哈希特征值；
根据哈希特征值判断交叠的底层单元是否相同，进而对重复设计单元进行区分。
2.如权利要求1所述的重复设计单元的区分方法，其特征在于，对底层单元产生空间索引表，并结合光学干涉衍射，获得底层单元的空间状态。
3.如权利要求2所述的重复设计单元的区分方法，其特征在于，扫描所述空间索引表，对底层单元进行分布式并行处理。
4.如权利要求2所述的重复设计单元的区分方法，其特征在于，所述交叠包括底层单元之间的交叠和底层单元与光学干涉衍射区域的交叠。
5.如权利要求4所述的重复设计单元的区分方法，其特征在于，所述观察单元为交叠的底层单元中的一个。
6.如权利要求5所述的重复设计单元的区分方法，其特征在于，所述底层单元的形状为矩形，以该矩形的一个顶角作为原点建立坐标系，获得每个底层单元的四个顶角的坐标。
7.如权利要求6所述的重复设计单元的区分方法，其特征在于，所述坐标为(x，y，ID，n)，其中x为横坐标，y为纵坐标，ID为底层单元的标识，n为顶角标号。
8.如权利要求7所述的重复设计单元的区分方法，其特征在于，根据横坐标和纵坐标的大小依次对每组交叠的底层单元的坐标进行排序。
9.如权利要求1所述的重复设计单元的区分方法，其特征在于，若哈希特征值相同，则交叠的底层单元是相同的，进行一次OPC处理；若哈希特征值不同，则交叠的底层单元是不同的，分别进行OPC处理。
10.如权利要求1所述的重复设计单元的区分方法，其特征在于，所述空间交叠状态还包括分离，对于分离的底层单元，进行OPC处理。
CN201410838338.4A 2014-12-25 2014-12-25 重复设计单元的区分方法 Active CN104503202B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410838338.4A CN104503202B (zh) 2014-12-25 2014-12-25 重复设计单元的区分方法
US14/979,127 US10048578B2 (en) 2014-12-25 2015-12-22 Method of identifying repeating design cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410838338.4A CN104503202B (zh) 2014-12-25 2014-12-25 重复设计单元的区分方法

Publications (2)

Publication Number Publication Date
CN104503202A true CN104503202A (zh) 2015-04-08
CN104503202B CN104503202B (zh) 2018-10-16

Family

ID=52944606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410838338.4A Active CN104503202B (zh) 2014-12-25 2014-12-25 重复设计单元的区分方法

Country Status (2)

Country Link
US (1) US10048578B2 (zh)
CN (1) CN104503202B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253182A (en) * 1990-02-20 1993-10-12 Hitachi, Ltd. Method of and apparatus for converting design pattern data to exposure data
US5619419A (en) * 1994-09-13 1997-04-08 Lsi Logic Corporation Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal
US5638293A (en) * 1994-09-13 1997-06-10 Lsi Logic Corporation Optimal pad location method for microelectronic circuit cell placement
US20030188283A1 (en) * 2002-03-15 2003-10-02 Numerical Technologies, Inc. Method and apparatus for identifying an identical cell in an IC layout with an existing solution
CN101976017A (zh) * 2010-08-27 2011-02-16 浙江大学 一种用于光学邻近校正的区别化层次处理方法
CN103425828A (zh) * 2013-08-06 2013-12-04 中国科学院微电子研究所 加速opc的方法和装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6088708A (en) * 1997-01-31 2000-07-11 Microsoft Corporation System and method for creating an online table from a layout of objects
US6009250A (en) * 1997-09-30 1999-12-28 Synopsys, Inc. Selective flattening in layout areas in computer implemented integrated circuit design
US6011911A (en) * 1997-09-30 2000-01-04 Synopsys, Inc. Layout overlap detection with selective flattening in computer implemented integrated circuit design
US6519749B1 (en) * 1998-01-09 2003-02-11 Silicon Perspective Corporation Integrated circuit partitioning placement and routing system
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置
US6370673B1 (en) * 1999-03-22 2002-04-09 Synopsys, Inc. Method and system for high speed detailed placement of cells within an integrated circuit design
DE10025583A1 (de) * 2000-05-24 2001-12-06 Infineon Technologies Ag Verfahren zur Optimierung integrierter Schaltungen, Vorrichtung zum Entwurf von Halbleitern und Programmobjekt zum Entwerfen integrierter Schaltungen
US6924071B1 (en) * 2000-11-28 2005-08-02 Toppan Photomasks, Inc. Photomask and method for reducing exposure times of high density patterns on the same
US6898780B2 (en) * 2002-12-20 2005-05-24 Lsi Logic Corporation Method and system for constructing a hierarchy-driven chip covering for optical proximity correction
JP5427609B2 (ja) * 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーション 検査レシピ作成システムおよびその方法
US7984395B2 (en) * 2008-01-17 2011-07-19 Synopsys, Inc. Hierarchical compression for metal one logic layer
JP5033018B2 (ja) * 2008-02-27 2012-09-26 株式会社ニューフレアテクノロジー 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法
JP4759597B2 (ja) * 2008-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路の故障解析方法及び故障解析装置
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
JPWO2012077280A1 (ja) * 2010-12-09 2014-05-19 パナソニック株式会社 三次元集積回路の設計支援装置及び設計支援方法
JP5590725B2 (ja) * 2010-12-28 2014-09-17 株式会社日本マイクロニクス 配線経路作成プログラム及び配線経路作成方法
US10474781B2 (en) * 2014-05-24 2019-11-12 Synopsys, Inc. Virtual hierarchical layer usage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253182A (en) * 1990-02-20 1993-10-12 Hitachi, Ltd. Method of and apparatus for converting design pattern data to exposure data
US5619419A (en) * 1994-09-13 1997-04-08 Lsi Logic Corporation Method of cell placement for an itegrated circuit chip comprising integrated placement and cell overlap removal
US5638293A (en) * 1994-09-13 1997-06-10 Lsi Logic Corporation Optimal pad location method for microelectronic circuit cell placement
US20030188283A1 (en) * 2002-03-15 2003-10-02 Numerical Technologies, Inc. Method and apparatus for identifying an identical cell in an IC layout with an existing solution
CN101976017A (zh) * 2010-08-27 2011-02-16 浙江大学 一种用于光学邻近校正的区别化层次处理方法
CN103425828A (zh) * 2013-08-06 2013-12-04 中国科学院微电子研究所 加速opc的方法和装置

Also Published As

Publication number Publication date
US20160192205A1 (en) 2016-06-30
US10048578B2 (en) 2018-08-14
CN104503202B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN106980719B (zh) 版图重复单元光学邻近效应修正一致性检查方法
CN104183517A (zh) 智能型弱点图形诊断方法与系统
CN102411259A (zh) 对光掩膜设计版图进行光学临近修正的方法和装置
CN102881609B (zh) 检测mpw产品重复缺陷和设计弱点的方法
CN103344660B (zh) 一种按照电路图形进行缺陷检测的电子显微镜分析方法
US20180293334A1 (en) Intelligent caa failure pre-diagnosis method and system for design layout
CN1932642A (zh) 标板形状分析和校正方法
CN103915361A (zh) 芯片缺陷的检测方法
CN104991415A (zh) 针对特定重复图形的光学临近效应修正方法
CN104715092B (zh) 一种层次版图验证中快速建立Label与图形连接关系的方法
CN106094421A (zh) 用于执行版图 opc 处理的方法
CN110929470B (zh) 版图优化方法
CN103646031B (zh) Drc文件的坐标数据对比方法
JP2020504443A5 (zh)
CN102759862A (zh) 光学邻近修正的方法
CN104503202A (zh) 重复设计单元的区分方法
CN105467746A (zh) Opc前期对版图的处理方法
CN104103545A (zh) 晶圆缺陷检测方法
CN105988301B (zh) 用于检查测试图形库的覆盖率的方法和光学邻近修正方法
US8383299B2 (en) Double patterning mask set and method of forming thereof
CN109460623A (zh) 相似版图判断方法
CN102683253B (zh) 一种提高图形线宽量测精度的对准方法
US8831333B2 (en) Mask pattern analysis apparatus and method for analyzing mask pattern
CN106199745A (zh) 一种连通的孔喉的识别方法
CN101042537A (zh) 一种光掩膜图形位置的检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant