CN104485276A - 制备光滑多晶硅膜的方法以及阵列基板 - Google Patents

制备光滑多晶硅膜的方法以及阵列基板 Download PDF

Info

Publication number
CN104485276A
CN104485276A CN201410856152.1A CN201410856152A CN104485276A CN 104485276 A CN104485276 A CN 104485276A CN 201410856152 A CN201410856152 A CN 201410856152A CN 104485276 A CN104485276 A CN 104485276A
Authority
CN
China
Prior art keywords
silicon layer
amorphous silicon
layer
polysilicon layer
fill area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410856152.1A
Other languages
English (en)
Other versions
CN104485276B (zh
Inventor
胡国仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410856152.1A priority Critical patent/CN104485276B/zh
Publication of CN104485276A publication Critical patent/CN104485276A/zh
Application granted granted Critical
Publication of CN104485276B publication Critical patent/CN104485276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及制备光滑多晶硅膜的方法以及阵列基板。该方法包括步骤一：在基板上形成第一多晶硅层，在第一多晶硅层的表面上具有多个隆起；步骤二：蚀刻第一多晶硅层的表面，隆起被蚀刻成凹坑；步骤三：在第一多晶硅层的表面上形成第二非晶硅层，第二非晶硅层包括与凹坑对应的凹陷的填充区和包围填充区的非填充区；步骤四：对第二非晶硅层进行热处理，第二非晶硅层结晶并在凹陷的填充区处形成凸起而将凹陷的填充区填平以形成具有光滑表面的第二多晶硅层。通过本发明的方法制备的多晶硅膜的表面粗糙度较小，有助于减小栅极绝缘层的厚度，从而减小液晶显示器的电能消耗。

Description

制备光滑多晶硅膜的方法以及阵列基板
技术领域
本发涉及液晶显示领域，特别涉及一种制备光滑多晶硅膜的方法。
背景技术
在现有技术中，LTPS TFT液晶显示器(即场效应薄膜晶体管液晶显示器)由于其亮度好、对比度高、层次感强、颜色鲜艳而在行动显示产品上得到广泛应用。
在这种液晶显示器的制备过程中，需要在玻璃基板上制备多晶硅膜层，随后借助于多晶硅膜层制备出薄膜晶体管。通常，认为由非晶硅(即a-Si)层经融化在结晶后形成的多晶硅层会在晶界处出现细小的隆起，并且认为这些隆起是有害的，这是由于隆起非常容易导致薄膜晶体管的局部电场过大而造成薄膜晶体管失效，并导致液晶显示器的品质严重降低。
发明内容
针对上述问题，本发明提出了一种制备光滑多晶硅膜的方法。通过本发明的方法制备的多晶硅膜的表面粗糙度较小，有助于减小栅极绝缘层的厚度，并因此减小液晶显示器的电能消耗。
根据本发明的第一方面，提出了一种制备光滑多晶硅膜的方法，包括步骤一：在基板上形成第一多晶硅层，在第一多晶硅层的表面上具有多个隆起；步骤二：蚀刻第一多晶硅的的表面，隆起被蚀刻成凹坑；步骤三：在第一多晶硅层的表面上形成第二非晶硅层，第二非晶硅层包括与凹坑对应的凹陷的填充区和包围填充区的非填充区；步骤四：对第二非晶硅层进行热处理，第二非晶硅层结晶并在凹陷的填充区处形成凸起而将凹陷的填充区填平以形成具有光滑表面的第二多晶硅层。
根据本发明的方法，将第一多晶硅层的表面上的隆起蚀刻成凹坑后，创造性地利用了第二非晶硅层结晶形成的凸起来填平由凹坑形成的凹陷的填充区，由此制备出了具有光滑表面的多晶硅膜。本发明的方法避免了对多晶硅膜的表面进行化学蚀刻或物理抛光，也就避免了这些操作对多晶硅膜造成的直接破坏而有害地影响薄膜晶体管的功能，有助于提高液晶显示器的品质。另外，由于根据本发明的方法制备的多晶硅膜的表面粗糙度非常小，因此消除了由表面粗糙而产生的局部电场过大的问题，可将栅极绝缘层的厚度减小以减小液晶显示器的电能消耗。
在一个实施例中，在步骤二中，以湿式蚀刻的方式来蚀刻所述第一多晶硅层的表面，湿式蚀刻的蚀刻液包括重铬酸钾、氢氟酸和水。与多晶硅的晶粒的内部相比，晶界更加容易被蚀刻液腐蚀。由于隆起处于晶界处，因此在进行湿式蚀刻期间，隆起的腐蚀速度会大于晶粒的腐蚀速度。由此，在经过预定的腐蚀时间之后，可将隆起腐蚀掉并且会将晶界腐蚀成凹坑。湿式蚀刻是各向同性的，因此可保证第一多晶硅层的表面在经蚀刻后，仍然为大体平整的表面状态，仅存在一些凹坑，这有助于最终形成具有光滑表面的第二多晶硅层。
在一个实施例中，在步骤二中，以干式蚀刻的方式来蚀刻第一多晶硅层的表面，干法蚀刻的介质为SF6与Cl2的混合气体。这种蚀刻方式对隆起和晶界具有非常好的选择性，从而利用时间的控制能将隆起腐蚀掉并且会将晶界腐蚀成凹坑。
在一个实施例中，在步骤四中，在热处理期间将第二非晶硅层加热到：填充区内的材料全部融化，非填充区内的材料部分融化或全部融化。在停止加热后，非填充区内会快速结晶并且晶粒会生长到全部融化的填充区内。晶粒在填充区内相互推挤而形成凸起。由于填充区本身为低于非填充区的凹陷，因此这些凸起恰好补偿了这些凹陷而使得由第二非晶硅层再结晶生成的第二多晶硅层具有光滑表面。晶粒在填充区内相互推挤而形成凸起。由于填充区本身为低于非填充区的凹陷，因此这些凸起恰好补偿了这些凹陷而使得由第二非晶硅层再结晶生成的第二多晶硅层具有光滑表面。
在一个优选的实施例中，在步骤三中，凹坑的底部存在有空气层，填充区内的材料处于空气层上方。在停止加热后，空气层可减缓填充区内材料的热量向外传递，从而填充区内的材料会较长时间地保持为液态。非填充区内的材料因与第一多晶硅层直接接触而会快速散热并且快速结晶以及生长到全部融化的填充区内。由此，空气层的存在有助于实现具有光滑表面的第二多晶硅层。
在一个实施例中，第二非晶硅层的厚度大于凹坑的深度。例如，第二非晶硅层的厚度与凹坑的深度之比在1∶1到2∶1之间。优选地，第二非晶硅层的厚度为400-600埃之间，凹坑的深度为200-350埃之间。这样，第二非晶硅层的材料的量足够大，以确保第二非晶硅层再结晶成第二多晶硅层时，能够将第一多晶硅层上的凹坑和第二非晶硅上的凹陷填平。
在一个实施例中，热处理为将第二非晶硅层的受热区域从第二非晶硅层的一侧边移向相对的另一侧边以使第二非晶硅层沿着移动方向顺序凝固而形成所述第二多晶硅层。以这种方式进行热处理，能够方便地控制第二多晶硅层的晶粒的生长取向，以获得在预定方向上电学性能优异的第二多晶硅层并由此提高薄膜晶体管的性能。优选地，在热处理过程中，使用激光对第二非晶硅层加热。在使用激光照射第二非晶硅的表面时，凹陷的填充区更有利于热量的聚集和保持，有助于实现填充区内完全融化的同时，非填充区内部分融化。
在一个优选的实施例中，在步骤四中，首先以基板的法线为轴，将基板转动大于零度小于180度的角度，然后再对第二非晶硅层进行热处理。在一个优选的实施例中，基板的转动角度为90度。这样，第一多晶硅层的晶粒取向与第二多晶硅层的晶粒取向不同，因此两个多晶硅层在晶粒取向的优点可以相互补充，这有助于提高薄膜晶体管的性能，例如可以增加薄膜晶体管的电流量，减少寄生电容，从而减小充电时间并进一步提高液晶显示器的显示品质。
根据本发明的第二方面，提出了一种阵列基板，其包括根据上文所述的方法制备的光滑多晶硅膜。这种阵列基板的多晶硅膜的表面为光滑，因此消除了由表面粗糙而产生的局部电场过大的缺陷，从而可将栅极绝缘层的厚度减小以减小液晶显示器的电能消耗。
与现有技术相比，本发明的优点在于：(1)本发明的方法避免了对多晶硅膜的表面直接进行化学蚀刻或物理抛光，也就避免了这些操作对多晶硅膜造成的破坏而有害地影响薄膜晶体管的功能，有助于提高液晶显示器的品质。(2)由于根据本发明的方法制备的多晶硅膜的表面粗糙度非常小，因此消除了由表面粗糙而产生的局部电场过大的问题，可将栅极绝缘层的厚度减小以减小液晶显示器的电能消耗。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1到图5显示了根据本发明的方法的步骤示意图。
图6显示了根据本发明的方法优选实施例的步骤示意图。
图7示意性地显示了根据本发明的热处理方式。
图8是图3中I部分的放大视图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明的方法作进一步说明。
如图1所示，在基板1上形成第一多晶硅层2。基板1可选择为玻璃基板。通常，可首先在基板1上形成基层(未示出)以阻止玻璃基板1中的Na+、K+离子扩散造成污染。然后在基层上形成第一多晶硅层2。在一个实施例中，基层为氧化硅层或氮化硅与氧化硅的堆叠。在一个实施例中，可首先形成第一非晶硅层(未示出)。然后将第一非晶硅层加热到融化。冷却后，第一非晶硅层就会晶化而转变成第一多晶硅层2。在一个实施例中，可使用准分子激光晶化工艺来使第一非晶硅层晶化。该工艺是本领域的技术人员所熟知的，这里不再赘述。在第一非晶硅层转变成第一多晶硅层2后，在第一多晶硅层2的表面4上会产生多个隆起3，并且这些隆起3处于晶界15处。这些隆起3会导致薄膜晶体管的局部电场过大而造成薄膜晶体管失效，从而极大地降低液晶显示器的品质。
接着，蚀刻第一多晶硅层2。在一个实施例中，可将带有第一多晶硅层2的基板1浸没在secco蚀刻液中(即，湿式蚀刻)，以将隆起3蚀刻掉并且在晶界15处蚀刻出凹坑5，如图2所示。secco蚀刻液的成分是本领域的技术人员所公知的，在本发明中，secco蚀刻液成分包括重铬酸钾、氢氟酸和水，当然也可用其他组成，这里不再赘述。由于隆起3处于晶界处，因此secco蚀刻液对隆起3(或晶界)处的腐蚀速度大于对晶粒内的腐蚀速度。在经预定的腐蚀时间之后，隆起3被腐蚀掉并且在晶界15处还形成了凹坑5。此外，还可以干式蚀刻的方式来蚀刻第一多晶硅层2的表面4。干法蚀刻的介质可为SF6与Cl2的混合气体。干法蚀刻的操作过程也是本领域的技术人员所公知的，这里不再赘述。
接下来，在第一多晶硅层2上形成第二非晶硅层6，如图3所示。将基板1从secco蚀刻液中取出，清洁后在第一多晶硅层2的平整表面4上形成第二非晶硅层6。第二非晶硅层6包括与凹坑5对应的填充区7和包围填充区7的非填充区8。多个非填充区8大体处于同一的平面9中，而填充区7低于平面9而形成凹陷，这是由于填充区7的部分材料进入到凹坑5内。第二非晶硅层6的厚度H可选择为大于凹坑5的深度D。在一个实施例中，第二非晶硅层6的厚度H可在400-600埃之间，凹坑的深度D在200-350埃之间。
优选地，填充区7的部分材料没有将凹坑5全部填满，而是在凹坑5的底部存在有空气层80(如图8所示)。空气层80有助于实现具有光滑表面的第二多晶硅层，这将在下文中详细说明。
接下来，对第二非晶硅层6进行热处理，其中填充区7内的材料10全部融化，非填充区内8的材料13部分融化或全部融化。由于温度梯度的关系，在冷却过程中，非填充区8内的材料会快速形成结晶并且晶粒会朝向填充区7生长，如图4中的箭头A所示。当晶粒生长到填充区7内时，会在填充区7内相互推挤而形成凸起(未示出)。这些凸起会将凹陷的填充区7填平而形成具有光滑表面12的第二多晶硅层11，如图5所示。应注意地是，在第二多晶硅层11会与第一多晶硅层2融合在一起而形成用于制备薄膜晶体管的多晶硅层50。
在凹坑5的底部存在有空气层80的情况下，在停止加热后，空气层80可减缓填充区7内的材料的热量向外传递，从而填充区7内的材料会较长时间地保持为液态。非填充区8内的材料因与第一多晶硅层2直接接触而会快速散热并且快速结晶以及生长到全部融化的填充区内。由此，空气层80的存在有助于实现具有光滑表面的第二多晶硅层11。
优选地，在热处理过程中，使用激光对第二非晶硅层6加热。加热方式为将第二非晶硅层6的受热区域70从第二非晶硅层6的一侧边71移向相对的另一侧边72。这样，第二非晶硅层6会沿着移动方向(如图7中的箭头方向B)顺序凝固而形成第二多晶硅层11。以这种方式进行热处理，能够方便地控制第二多晶硅层11的晶粒的生长取向，从而可获得在预定方向上电学性能优异的第二多晶硅层并由此提高薄膜晶体管的性能。此外，在使用激光照射第二非晶硅6的表面时，凹陷的填充区7更有利于热量的聚集和保持，有助于实现填充区7内完全融化的同时，非填充区8内部分融化。
更优选地，如图6所示，在对第二非晶硅层6进行热处理之前，首先以基板1的法线61为轴，将基板1转动角度α，然后再对第二非晶硅层6进行热处理。在一个实施例中，角度α的值大于零度小于180度。优选地，角度α的值为90度。这样，第一多晶硅层2的取向与第二多晶硅层11的取向不同。两个多晶硅层在取向上的优点可以相互补充，这有助于提高薄膜晶体管的性能，例如可以增加薄膜晶体管的电流量，减少寄生电容，从而减小充电时间并进一步提高液晶显示器的显示品质。
实施例1：
在玻璃基板上形成厚度为450埃的第一多晶硅层，在第一多晶硅层的表面上具有多个隆起。检测第一多晶硅层的平整表面的表面粗糙度为100-150埃。将玻璃基板1浸没到secco蚀刻液中，进行腐蚀直到第一多晶硅层的表面上没有了隆起而是存在有凹坑。检测发现，凹坑的深度D为300埃左右。接下来，在第一多晶硅层的表面上形成第二非晶硅层。第二非晶硅层的厚度H为500埃左右，并且第二非晶硅层包括与凹坑对应的凹陷的填充区和包围填充区的非填充区。接下来，使用420mJ/cm2的激光对第二非晶硅层加热，直到填充区内的材料全部融化，非填充区内的材料部分融化为止或填充区与非填充区内的材料全部融化。停止加热，常温冷却，直到第二非晶硅层晶化成第二多晶硅层。检测第二多晶硅层的光滑表面的表面粗糙度为小于50埃。
实施例2：
在玻璃基板上形成厚度为450埃的第一多晶硅层，在第一多晶硅层的平整表面上具有多个隆起。检测第一多晶硅层的平整表面的表面粗糙度为100-150埃。使用SF6与Cl2的混合气体作为蚀刻介质对玻璃基板1进行蚀刻直到第一多晶硅层的表面上没有了隆起而是存在有凹坑。检测发现，凹坑的深度D为300埃左右。接下来在第一多晶硅层的表面上形成第二非晶硅层。第二非晶硅层的厚度H为500埃左右，并且第二非晶硅层包括与凹坑对应的凹陷的填充区和包围填充区的非填充区。接下来，以玻璃基板的法线为轴，将玻璃基板转动90度，然后再使用420mJ/cm2的激光对第二非晶硅层加热，直到填充区内的材料全部融化，非填充区内的材料部分融化为止。停止加热，常温冷却，直到第二非晶硅层晶化成第二多晶硅层。检测第二多晶硅层的光滑表面的表面粗糙度为小于50埃。
由此可见，根据本发明的方法制备的多晶硅膜的表面粗糙度非常小。如此小的表面粗糙度几乎不会造成局部电场过大，从而有助于减小栅极绝缘层的厚度，并因此减小液晶显示器的电能消耗。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的特征。尤其是，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种制备光滑多晶硅膜的方法，包括：
步骤一：在基板上形成第一多晶硅层，在所述第一多晶硅层的表面上具有多个隆起；
步骤二：蚀刻所述第一多晶硅层的表面，所述隆起被蚀刻成凹坑；
步骤三：在所述第一多晶硅层的表面上形成第二非晶硅层，所述第二非晶硅层包括与所述凹坑对应的凹陷的填充区和包围所述填充区的非填充区；
步骤四：对所述第二非晶硅层进行热处理，所述第二非晶硅层结晶并在所述凹陷的填充区处形成凸起而将所述凹陷的填充区填平以形成具有光滑表面的第二多晶硅层。
2.根据权利要求1所述的方法，其特征在于，在所述步骤四中，在所述热处理期间将所述第二非晶硅层加热到：填充区内的材料全部融化，非填充区内的材料部分融化或全部融化。
3.根据权利要求2所述的方法，其特征在于，在所述步骤三中，所述凹坑的底部存在有空气层，所述填充区内的材料处于所述空气层上方。
4.根据权利要求1到3中任一项所述的方法，其特征在于，所述热处理为将所述第二非晶硅层的受热区域从所述第二非晶硅层的一侧边移向相对的另一侧边以使所述第二非晶硅层沿着移动方向顺序凝固而形成所述第二多晶硅层。
5.根据权利要求4所述的方法，其特征在于，在所述步骤四中，首先以所述基板的法线为轴，将所述基板转动大于零度小于180度的角度，然后再对所述第二非晶硅层进行热处理。
6.根据权利要求5所述的方法，其特征在于，所述基板的转动角度为90度。
7.根据权利要求1到3中任一项所述的方法，其特征在于，所述第二非晶硅层的厚度大于所述凹坑的深度。
8.根据权利要求1到3中任一项要求所述的方法，其特征在于，在所述步骤二中，以干式蚀刻的方式来蚀刻所述第一多晶硅层的表面，所述干法蚀刻的介质为SF6与Cl2的混合气体。
9.根据权利要求1到3中任一项要求所述的方法，其特征在于，在所述步骤二中，以湿式蚀刻的方式来蚀刻所述第一多晶硅层的表面，所述湿式蚀刻的蚀刻液包括重铬酸钾、氢氟酸和水。
10.一种阵列基板，其包括根据权利要求1到9中任一项所述的方法制备的光滑多晶硅膜。
CN201410856152.1A 2014-12-31 2014-12-31 制备光滑多晶硅膜的方法以及阵列基板 Active CN104485276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410856152.1A CN104485276B (zh) 2014-12-31 2014-12-31 制备光滑多晶硅膜的方法以及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856152.1A CN104485276B (zh) 2014-12-31 2014-12-31 制备光滑多晶硅膜的方法以及阵列基板

Publications (2)

Publication Number Publication Date
CN104485276A true CN104485276A (zh) 2015-04-01
CN104485276B CN104485276B (zh) 2017-04-19

Family

ID=52759813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856152.1A Active CN104485276B (zh) 2014-12-31 2014-12-31 制备光滑多晶硅膜的方法以及阵列基板

Country Status (1)

Country Link
CN (1) CN104485276B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799412A (zh) * 2017-10-31 2018-03-13 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
US10177007B1 (en) 2017-10-31 2019-01-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer
WO2019014966A1 (zh) * 2017-07-18 2019-01-24 武汉华星光电半导体显示技术有限公司 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法
CN112158795A (zh) * 2020-09-01 2021-01-01 瑞声声学科技(深圳)有限公司 一种具有粗糙表面的硅片的制备方法以及硅片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058399A1 (en) * 2000-09-05 2002-05-16 Junichi Sato Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
CN1567534A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 多晶硅薄膜的制造方法
CN1581438A (zh) * 2003-08-04 2005-02-16 友达光电股份有限公司 多晶硅薄膜的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058399A1 (en) * 2000-09-05 2002-05-16 Junichi Sato Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
CN1567534A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 多晶硅薄膜的制造方法
CN1581438A (zh) * 2003-08-04 2005-02-16 友达光电股份有限公司 多晶硅薄膜的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019014966A1 (zh) * 2017-07-18 2019-01-24 武汉华星光电半导体显示技术有限公司 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法
US10355033B2 (en) 2017-07-18 2019-07-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of polycrystalline silicon thin film and manufacturing method of thin film transistor array substrate
CN107799412A (zh) * 2017-10-31 2018-03-13 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
US10177007B1 (en) 2017-10-31 2019-01-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer
WO2019085131A1 (zh) * 2017-10-31 2019-05-09 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
CN107799412B (zh) * 2017-10-31 2020-07-03 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
CN112158795A (zh) * 2020-09-01 2021-01-01 瑞声声学科技(深圳)有限公司 一种具有粗糙表面的硅片的制备方法以及硅片
CN112158795B (zh) * 2020-09-01 2023-09-01 瑞声声学科技(深圳)有限公司 一种具有粗糙表面的硅片的制备方法以及硅片

Also Published As

Publication number Publication date
CN104485276B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN102945789B (zh) 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN104485276A (zh) 制备光滑多晶硅膜的方法以及阵列基板
CN102655089B (zh) 一种低温多晶硅薄膜的制作方法
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
CN103219230B (zh) 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管
JP2003324188A (ja) 大面積単結晶シリコン基板の製造方法
CN101123180A (zh) 鳍式结构和制造采用该鳍式结构的鳍式晶体管的方法
CN102891107B (zh) 低温多晶硅基板及其制作方法
CN103700695A (zh) 低温多晶硅薄膜及其制备方法、晶体管
CN105097667A (zh) 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
CN103681776A (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN105140114A (zh) 基板制备方法
CN105957805A (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
CN106847824A (zh) 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板
KR20070071968A (ko) 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법
CN103730336B (zh) 定义多晶硅生长方向的方法
CN104078621B (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN104966663A (zh) 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
CN106128940A (zh) 一种低温多晶硅薄膜的制备方法
CN104658891B (zh) 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN105513950A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法
JP5152827B2 (ja) 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JP5211294B2 (ja) 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant