CN104471713A - 具有低欧姆接触电阻的氮化镓器件 - Google Patents

具有低欧姆接触电阻的氮化镓器件 Download PDF

Info

Publication number
CN104471713A
CN104471713A CN201380030015.6A CN201380030015A CN104471713A CN 104471713 A CN104471713 A CN 104471713A CN 201380030015 A CN201380030015 A CN 201380030015A CN 104471713 A CN104471713 A CN 104471713A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor layers
lower layer
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380030015.6A
Other languages
English (en)
Other versions
CN104471713B (zh
Inventor
K·塔巴塔比
W·E·霍克
E·M·詹贝斯
K·麦卡锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN104471713A publication Critical patent/CN104471713A/zh
Application granted granted Critical
Publication of CN104471713B publication Critical patent/CN104471713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明描述了具有台面结构的半导体结构，所述台面结构包括：下层半导体层；上层半导体层，其具有与所述下层半导体层不同的带隙并且与所述下层半导体层直接接触，以在所述上层半导体层之间形成二维电子气区。所述二维电子气区具有终止于所述台面的侧壁处的外边缘。附加电子施主层具有比下层的带隙高的带隙，其设置在所述台面结构的侧壁部分上并且设置在所述2DEG区的终止于所述台面的侧壁处的区上。欧姆接触材料设置在电子施主层上。侧向HEMT由电子施主层、2DEG区和欧姆接触材料形成，其增大了沿着所述下层半导体层与所述电子施主层之间的接触部的电子浓度(即，降低了欧姆接触电阻)。

Description

具有低欧姆接触电阻的氮化镓器件
技术领域
本发明总体上涉及氮化物(GaN)半导体器件，并且更具体地涉及具有低欧姆接触电阻的氮化镓(GaN)半导体器件。
背景技术
如本领域所知的，与现有器件相比，第二代GaN HEMT器件(30-300GHz)必须具有沟道中的更高的表层电荷(sheet charge)、更薄并且具有更高Al摩尔分数的AlGaN、InAlN或InGaAlN肖特基接触层厚度、以及更低的寄生欧姆接触电阻(＜0.2ohm mm)。
用于形成第一代器件的欧姆接触的一种方法包括在850-900℃下利用快速热退火形成Ti/Al/势垒/Au，这通常会产生具有高欧姆接触电阻(＞0.2ohm mm)和由于＜＝2um的源极/漏极接触部间隔而造成的较低产量的器件。
用于产生具有较低欧姆接触电阻的器件的一种建议的方法在图1A-1C中示出。此处，例如碳化硅(SiC)或硅Si的衬底，具有外延形成在衬底上的氮化镓(GaN)层。具有比GaN大的带隙的半导体层(即，肖特基接触层)(例如，AlGaN、InAlN或InGaAlN层)形成在GaN层上，产生了在GaN层与较大带隙肖特基接触层之间的界面处产生的二维电子气(2DEG)层。接着，在肖特基接触层上形成掩膜并且利用任何适合的干法蚀刻在如图所示的源极和漏极接触区中蚀刻肖特基和GaN的暴露的部分。所产生的结构是如图1B中所示的台面形状的结构。如图1C中所示，n+掺杂的GaN欧姆接触层沉积在蚀刻结构之上。注意，二维电子气(2DEG)层的端部(即，边缘)现在直接接触n+掺杂的GaN的欧姆接触层。这个方法遭受两个问题：第一，二维电子气(2DEG)边缘上的蚀刻和暴露会使所暴露的蚀刻表面附近的载流子浓度和电子迁移率折中。第二，源极处的电子注入和漏极处的电子收集仅通过二维电子气与n+掺杂的GaN欧姆接触层之间的薄(～50埃)接触部。
发明内容
根据本公开内容，提供了半导体结构，其具有：衬底；以及设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体层，上层半导体层具有与下层半导体层不同的带隙并且与下层半导体层直接接触，以在上层半导体层之间形成二维电子气区，二维电子气区具有终止于台面侧壁处的外边缘；设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上的电子施主层；以及设置在电子施主层上的欧姆接触材料。
在一个实施例中，提供了半导体结构，其具有：衬底；以及设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体层，上层半导体层具有比下层半导体层高的带隙并且与下层半导体层直接接触，以在上层半导体层之间形成二维电子气区，二维电子气区具有终止于台面侧壁处的外边缘；具有比下层半导体层高的带隙的附加半导体层，所述附加半导体层设置在台面结构的侧壁部分上，设置在二维电子气区的终止于台面侧壁处的区上，并设置在下层半导体层上，并且与下层半导体层直接接触，以在附加层与下层半导体层之间形成二维电子气区；以及设置在电子施主层上的欧姆接触材料。
在一个实施例中，提供了半导体结构，其具有：衬底；以及设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体层，上层半导体层具有与下层半导体层不同的带隙并且与下层半导体层直接接触；电子施主层，其设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上；以及设置在电子施主层上的欧姆接触材料。
在一个实施例中，提供了半导体结构，其具有：衬底；以及设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体层，上层半导体层具有比下层半导体层高的带隙并且与下层半导体层直接接触，以在上层半导体层与下层半导体层之间形成二维电子气区，二维电子气区具有终止于台面侧壁处的外边缘；以及，电子施主层，其设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上；以及设置在电子施主层上的欧姆接触材料。
利用这种配置，电子施主层设置在二维电子气区的外边缘之间并且与二维电子气区的外边缘直接接触，并且欧姆接触材料实际上形成了可以被称为高电子迁移率晶体管(HEMT)的器件。用于来自源极欧姆接触材料的电子注入和进入并且然后通过二维电子气区的这些注入的电子的收集的区的宽度现在由于电子施主层与二维电子气层之间较低的接触电阻而显著增大。实际上，这种侧向HEMT的形成增大了所有沿着下层半导体层与电子施主层之间的接触部的电子浓度，从而产生了较低的欧姆接触电阻。
在一个实施例中，欧姆接触材料终止于台面结构的顶部部分。
在一个实施例中，下层半导体层是GaN。
在一个实施例中，上层半导体层包括AlN。
在一个实施例中，电子施主层是n型掺杂的AlGaN。
在一个实施例中，欧姆接触材料是n型掺杂的GaN。
在一个实施例中，栅极电极与上层半导体层肖特基接触。
在一个实施例中，欧姆接触是与欧姆接触材料接触。
本发明的一个或多个实施例的细节在下面的附图和描述中阐述。根据描述和附图以及权利要求，本发明的其它特征、目的和优点将显而易见。
附图说明
图1A-1C是示出根据现有技术的在半导体结构的制造中的各种阶段处的半导体结构的制造的概略示意图；以及
图2A-2C是示出根据本公开内容的在半导体结构的制造中的各种阶段处的半导体结构的制造的概略示意图。
在各图中，相似的附图标记指示相似的元件。
具体实施方式
现在参考图2A，示出了半导体结构10，其具有：衬底12，此处例如是碳化硅(SiC)或硅(Si)的半导体衬底。通过任何传统方式在衬底12上形成氮化镓(GaN)的下层14。如图所示，在氮化镓(GaN)的下层上形成氮化铝镓(AlGaN)、或氮化铟铝(InAlN)或铟镓铝氮化物(InGaAlN)的上层16。由于上层具有比下层大的带隙，因此在上层14与下层16之间形成了二维电子气(2DEG)区18。
接着，掩蔽图2B中所示的结构10并且进行干法蚀刻以形成图2B中所示的台面结构20。此处，将图2A中所示的结构10蚀刻至300埃-1000埃(优选为600埃)的深度。
接着，如图2C中所示，利用例如分子束外延(MBE)将具有5-30％(优选为15-20％)的Al浓度的AlGaN的附加电子施主N+层22生长30-200埃(优选为50-100埃)的厚度。此处，AlGaN的附加电子施主N+层22具有1018-5x 1019电子/cm3的掺杂浓度。具有比GaN下层14的带隙大的带隙的该AlGaN附加电子施主N+层22在台面结构20的侧壁上创建了二维电子气(2DEG)区24GaN。首先要注意的是，AlGaN附加电子施主N+层22在下层半导体层14之间形成了二维电子气区24，二维电子气区16具有终止于台面20的侧壁处的外边缘，并且附加电子施主层22设置在台面结构20的侧壁部分上并且设置在二维电子气区22的终止于台面20的侧壁处的区上。实际上，HEMT结构可以被看作由所有沿着与下层GaN层14接触的侧壁的掺杂(类似于GaAs pHEMTs)和自发极化的组合形成的。这之后是将附加GaN N+欧姆接触层30生长到200-1000埃(优选为600埃)的厚度。
要注意的是：
1.AlGaN的附加电子施主N+层22具有比GaN层14大的带隙；
2.实际上，在AlGaN的附加电子施主N+层22的较大带隙材料与GaN层14之间的界面处形成HEMT并且因此电子停留在界面处的GaN层14内部；以及
3.AlGaN的附加电子施主N+层22具有比GaN层22高的带隙并且还具有N+掺杂。
在蚀刻区形成此处为N+GaN的源极和漏极接触区30、31，如图2C中所示，并且源极和漏极接触区30、31终止于上层16的上表面。接着，利用任何常规工艺，利用源极和漏极接触区30形成源极和漏极欧姆接触部32、34，并且在肖特基接触部内利用上层半导体层16的表面形成栅极接触部36。
用于来自源极接触区30的电子注入和它们在漏极接触区31处的收集的区的宽度现在显著增大，产生了AlGaN的N+层22的重新生长的附加层与由此形成的二维电子气区24之间的较低的接触电阻。因此，在图2C中所示的结构中，在源极和漏极接触区30、31之间存在通过台面的侧向上的二维电子气区24的直接接触，即，通过蚀刻和重新生长AlGaN的附加N+层22的结果。因此，实际上，在生长GaN N+区30、31之前，通过首先生长N+AlGaN层来在蚀刻的源极/漏极GaN区30、31的侧壁上形成GaNHEMT。该侧向GaN HEMT的形成增大了所有沿着GaN层16与AlGaN层18之间的接触部的电子浓度并且产生了较低的接触电阻。
现在应该理解，根据本公开内容的半导体结构包括：衬底；设置在衬底上的台面结构，台面结构包括：下层半导体层；上层半导体层，其具有与下层半导体层不同的带隙并且与下层半导体层直接接触，以在上层半导体层之间形成二维电子气区，二维电子气区具有终止于台面的侧壁的外边缘；设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上的电子施主层；设置在电子施主层上的欧姆接触材料。
半导体结构还包括下述特征中的一个或多个：其中欧姆接触材料终止在台面结构的顶部部分处；其中下层半导体层是GaN；其中上层半导体层包括AlN；其中电子施主层是n型掺杂的AlGaN；其中欧姆接触材料是n型掺杂的GaN；栅极电极与上层半导体层肖特基接触；并且欧姆接触是与欧姆接触材料接触。
根据本发明的半导体结构可以包括：衬底；设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体，上层半导体层具有与下层半导体层不同的带隙并与下层半导体层直接接触以在上层半导体层之间形成二维电子气区，二维电子气区具有终止于台面侧壁处的外边缘；设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上的电子施主层；以及设置在电子施主层上的欧姆接触材料。
根据本发明的半导体结构可以包括：衬底；设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体，上层半导体层具有比下层半导体层高的带隙并且与下层半导体层直接接触，以在上层半导体层之间形成二维电子气区，二维电子气区具有终止于台面侧壁处的外边缘；附加半导体层，其具有比下层半导体层高的带隙，设置在台面结构的侧壁部分上，设置在二维电子气区的终止于台面侧壁处的区上，并且设置在下层半导体层上并与下层半导体层直接接触以在附加层与下层半导体层之间形成二维电子气区；以及设置在电子施主层上的欧姆接触材料。
根据本发明的半导体结构可以包括：衬底；设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体，上层半导体层具有与下层半导体层不同的带隙并且与下层半导体层直接接触；电子施主层，其设置在台面结构的侧壁部分上并且设置在二维电子气区的终止于台面侧壁处的区上；以及设置在电子施主层上的欧姆接触材料。
根据本发明的半导体结构可以包括：衬底；设置在衬底上的台面结构，台面结构包括下层半导体层和上层半导体，上层半导体层具有比下层半导体层高的带隙并且与下层半导体层直接接触；附加半导体层，其具有比下层半导体层高的带隙，设置在台面结构的侧壁部分上，并且设置在下层半导体层上并与下层半导体层直接接触；以及设置在电子施主层上的欧姆接触材料。此外，附加层可以是电子施主层。
已经描述了本公开内容的许多实施例。然而，将理解的是，在不脱离本公开内容的精神和范围的情况下可以做出各种修改。因此，其它实施例落入以下权利要求的范围内。

Claims (13)

1.一种半导体结构，包括：
衬底；
设置在所述衬底上的台面结构，所述台面结构包括：
下层半导体层；
上层半导体层，其具有与所述下层半导体层不同的带隙并且与所述下层半导体层直接接触，以在所述上层半导体层之间形成二维电子气区，所述二维电子气区具有终止于所述台面的侧壁处的外边缘；
电子施主层，其设置在所述台面结构的侧壁部分上并且设置在所述二维电子气区的终止于所述台面的侧壁处的区上；
欧姆接触材料，其设置在所述电子施主层上。
2.根据权利要求1所述的半导体结构，其中，所述欧姆接触材料在所述台面结构的顶部部分处终止。
3.根据权利要求1所述的半导体结构，其中，所述下层半导体层是GaN。
4.根据权利要求3所述的半导体结构，其中，所述上层半导体层包括AlN。
5.根据权利要求4所述的半导体结构，其中，所述电子施主层是n型掺杂的AlGaN。
6.根据权利要求5所述的半导体结构，其中，所述欧姆接触材料是n型掺杂的GaN。
7.根据权利要求6所述的半导体结构，包括与所述上层半导体层肖特基接触的栅极电极。
8.根据权利要求7所述的半导体结构，包括与所述欧姆接触材料接触的欧姆接触。
9.一种半导体结构，包括：
衬底；
设置在所述衬底上的台面结构，所述台面结构包括：
下层半导体层；
上层半导体层，其具有与所述下层半导体层不同的带隙并且与所述下层半导体层直接接触，以在所述上层半导体层之间形成二维电子气区，所述二维电子气区具有终止于所述台面的侧壁处的外边缘；
电子施主层，其设置在所述台面结构的侧壁部分上并且设置在所述二维电子气区的终止于所述台面的侧壁处的区上；
欧姆接触材料，其设置在所述电子施主层上。
10.一种半导体结构，包括：
衬底；
设置在所述衬底上的台面结构，所述台面结构包括：
下层半导体层；
上层半导体层，其具有比所述下层半导体层高的带隙并且与所述下层半导体层直接接触，以在所述上层半导体层之间形成二维电子气区，所述二维电子气区具有终止于所述台面的侧壁处的外边缘；
具有比所述下层半导体层高的带隙的附加半导体层，所述附加半导体层设置在所述台面结构的侧壁部分上，设置在所述二维电子气区的终止于所述台面的侧壁处的区上并设置在所述下层半导体层上，并且与所述下层半导体层直接接触，以在所述附加层与所述下层半导体层之间形成二维电子气区；以及
欧姆接触材料，其设置在所述电子施主层上。
11.一种半导体结构，包括：
衬底；
设置在所述衬底上的台面结构，所述台面结构包括：
下层半导体层；
上层半导体层，其具有与所述下层半导体层不同的带隙并且与所述下层半导体层直接接触；
电子施主层，其设置在所述台面结构的侧壁部分上并且设置在所述二维电子气区的终止于所述台面的侧壁处的区上；
欧姆接触材料，其设置在所述电子施主层上。
12.一种半导体结构，包括：
衬底；
设置在所述衬底上的台面结构，所述台面结构包括：
下层半导体层；
上层半导体层，其具有比所述下层半导体层高的带隙并且与所述下层半导体层直接接触；
具有比所述下层半导体层高的带隙的附加半导体层，所述附加半导体层设置在所述台面结构的侧壁部分上并设置在所述下层半导体层上，并且与所述下层半导体层直接接触；以及
欧姆接触材料，其设置在所述电子施主层上。
13.根据权利要求12所述的半导体结构，其中，所述附加层是电子施主层。
CN201380030015.6A 2012-07-13 2013-06-05 具有低欧姆接触电阻的氮化镓器件 Active CN104471713B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/548,305 2012-07-13
US13/548,305 US8772786B2 (en) 2012-07-13 2012-07-13 Gallium nitride devices having low ohmic contact resistance
PCT/US2013/044254 WO2014011332A1 (en) 2012-07-13 2013-06-05 Gallium nitride devices having low ohmic contact resistance

Publications (2)

Publication Number Publication Date
CN104471713A true CN104471713A (zh) 2015-03-25
CN104471713B CN104471713B (zh) 2019-01-18

Family

ID=48670084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380030015.6A Active CN104471713B (zh) 2012-07-13 2013-06-05 具有低欧姆接触电阻的氮化镓器件

Country Status (8)

Country Link
US (1) US8772786B2 (zh)
EP (1) EP2873098B1 (zh)
JP (1) JP6132909B2 (zh)
KR (1) KR101734336B1 (zh)
CN (1) CN104471713B (zh)
IN (1) IN2014KN02682A (zh)
TW (1) TWI505461B (zh)
WO (1) WO2014011332A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649071A (zh) * 2018-05-17 2018-10-12 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN111223924A (zh) * 2018-11-23 2020-06-02 财团法人工业技术研究院 增强型氮化镓晶体管元件及其制造方法
CN113035935A (zh) * 2021-03-12 2021-06-25 浙江集迈科微电子有限公司 GaN器件及制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
CN103928323A (zh) * 2014-03-21 2014-07-16 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US9735357B2 (en) * 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
CN104779331A (zh) * 2015-03-12 2015-07-15 聚灿光电科技股份有限公司 一种具有二维电子气结构的GaN基LED器件及其制备方法
US10211327B2 (en) 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
US10840442B2 (en) 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
US10388777B2 (en) 2015-06-26 2019-08-20 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
JP6690320B2 (ja) * 2016-03-11 2020-04-28 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP6711233B2 (ja) * 2016-10-13 2020-06-17 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP6879177B2 (ja) * 2017-11-24 2021-06-02 住友電気工業株式会社 窒化物半導体素子の製造方法
JP6905197B2 (ja) 2017-12-20 2021-07-21 富士通株式会社 化合物半導体装置及びその製造方法
WO2019132908A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Polygon shaped crystalline material for iii-v transistors
US11302808B2 (en) * 2017-12-29 2022-04-12 Intel Corporation III-V transistors with resistive gate contacts
US10700189B1 (en) * 2018-12-07 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
JP2021027165A (ja) * 2019-08-05 2021-02-22 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
US11515410B2 (en) 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
KR102612031B1 (ko) * 2021-02-15 2023-12-11 한국전자통신연구원 고전자 이동도 트랜지스터 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device
CN101127368A (zh) * 2001-07-23 2008-02-20 美商克立股份有限公司 具有低正向电压及低反向电流操作的氮化镓基底的二极管
US20080173898A1 (en) * 2005-03-14 2008-07-24 Nichia Corporation Field Effect Transistor and Device Thereof
CN101232046A (zh) * 2007-01-26 2008-07-30 国际整流器公司 Ⅲ族氮化物功率半导体器件
JP2008210836A (ja) * 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
US7598131B1 (en) * 2001-12-06 2009-10-06 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918678A (ja) * 1982-07-21 1984-01-31 Sony Corp 半導体装置の製法
EP0386388A1 (en) * 1989-03-10 1990-09-12 International Business Machines Corporation Method for the epitaxial growth of a semiconductor structure
JP3951743B2 (ja) * 2002-02-28 2007-08-01 松下電器産業株式会社 半導体装置およびその製造方法
JP2003347315A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体装置およびその製造方法、電力増幅器、並びに、無線通信システム
JP2008227432A (ja) * 2007-03-16 2008-09-25 Furukawa Electric Co Ltd:The 窒化物化合物半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127368A (zh) * 2001-07-23 2008-02-20 美商克立股份有限公司 具有低正向电压及低反向电流操作的氮化镓基底的二极管
US7598131B1 (en) * 2001-12-06 2009-10-06 Hrl Laboratories, Llc High power-low noise microwave GaN heterojunction field effect transistor
US20080173898A1 (en) * 2005-03-14 2008-07-24 Nichia Corporation Field Effect Transistor and Device Thereof
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device
CN101232046A (zh) * 2007-01-26 2008-07-30 国际整流器公司 Ⅲ族氮化物功率半导体器件
JP2008210836A (ja) * 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649071A (zh) * 2018-05-17 2018-10-12 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN111223924A (zh) * 2018-11-23 2020-06-02 财团法人工业技术研究院 增强型氮化镓晶体管元件及其制造方法
CN111223924B (zh) * 2018-11-23 2023-07-14 财团法人工业技术研究院 增强型氮化镓晶体管元件及其制造方法
CN113035935A (zh) * 2021-03-12 2021-06-25 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113035935B (zh) * 2021-03-12 2023-03-14 浙江集迈科微电子有限公司 GaN器件及制备方法

Also Published As

Publication number Publication date
KR20150017740A (ko) 2015-02-17
EP2873098B1 (en) 2019-07-24
WO2014011332A1 (en) 2014-01-16
KR101734336B1 (ko) 2017-05-11
CN104471713B (zh) 2019-01-18
EP2873098A1 (en) 2015-05-20
US8772786B2 (en) 2014-07-08
JP6132909B2 (ja) 2017-05-24
IN2014KN02682A (zh) 2015-05-08
TW201415626A (zh) 2014-04-16
US20140014966A1 (en) 2014-01-16
JP2015523733A (ja) 2015-08-13
TWI505461B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104471713A (zh) 具有低欧姆接触电阻的氮化镓器件
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US9755059B2 (en) Cascode structures with GaN cap layers
US8928074B2 (en) Vertical junction field effect transistors and diodes having graded doped regions and methods of making
WO2011043110A1 (ja) 半導体装置およびその製造方法
KR101922120B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
US20110169054A1 (en) Wide bandgap hemts with source connected field plates
US20130240951A1 (en) Gallium nitride superjunction devices
KR101545065B1 (ko) 반도체 장치 및 그 제조 방법
US9263545B2 (en) Method of manufacturing a high breakdown voltage III-nitride device
CN105283958A (zh) GaN HEMT的共源共栅结构
JPWO2015008430A1 (ja) 半導体装置
US20170054015A1 (en) High electron-mobility transistor
US20230036698A1 (en) Reverse blocking gallium nitride high electron mobility transistor
US20160141354A1 (en) Patterned Back-Barrier for III-Nitride Semiconductor Devices
US11791407B2 (en) Semiconductor transistor structure with reduced contact resistance and fabrication method thereof
JP5569450B2 (ja) 半導体装置およびその製造方法
CN114784088A (zh) 一种结条氮化镓基高电子迁移率晶体管
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN113380877A (zh) 一种双结型场板的功率器件
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN113707709A (zh) 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant