CN104467761A - 双沿超前校正增强比较器及其有源全桥整流器 - Google Patents

双沿超前校正增强比较器及其有源全桥整流器 Download PDF

Info

Publication number
CN104467761A
CN104467761A CN201410627705.6A CN201410627705A CN104467761A CN 104467761 A CN104467761 A CN 104467761A CN 201410627705 A CN201410627705 A CN 201410627705A CN 104467761 A CN104467761 A CN 104467761A
Authority
CN
China
Prior art keywords
output
pmos
comparator
nmos tube
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410627705.6A
Other languages
English (en)
Other versions
CN104467761B (zh
Inventor
耿莉
薛仲明
范世全
苟伟
谢毅
宋焱
唐炳俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201410627705.6A priority Critical patent/CN104467761B/zh
Publication of CN104467761A publication Critical patent/CN104467761A/zh
Application granted granted Critical
Publication of CN104467761B publication Critical patent/CN104467761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Rectifiers (AREA)

Abstract

本发明公开一种双沿超前校正增强比较器及其有源全桥整流器，该双沿超前校正增强比较器的预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路用于给共栅放大电路提供电流偏置；栅极放大电路用于将输入的电压进行放大，产生准数字输出；失调产生电路用于通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较；双边沿数字锁存器用于对比较器输出结果进行锁存；驱动级用于将双边沿数字锁存器的输出信号进行放大；反馈控制电路用于减小了直流偏置电流以提升整流器效率。本发明通过双边沿数字锁存和反馈控制的方法解决双沿校正比较器的稳定性问题，并对其静态功耗进行优化，达到提高有源整流器效率的目的。

Description

双沿超前校正增强比较器及其有源全桥整流器
【技术领域】
本发明属于生物医疗电子和低功耗集成电路设计领域，特别涉及一种比较器及其有源全桥整流器。
【背景技术】
随着医学技术的飞速发展，满足各类以治疗和诊断为目的的可植入人体医用装置的种类日益增多。电池供电的缺点导致了经皮传输的无线供电系统的出现，并可逐渐替代电池，为复杂的植入式系统提供长期、稳定、高效的能源。随着植入式系统的不断发展和功能的复杂化，对于无线供电系统也提出了小体积，低电压，高效率的要求。
当前应用的无线供电系统工作于较低的工作频率和较高的工作电压下，其较大的耦合线圈占用了较大的体积，因而不能直接用于植入式系统。为了缩减耦合线圈尺寸，无线供电系统需要工作于较高的频率(f>100kHz)。较低的输入电压使得传统二极管整流方案中，由于二极管较大的正向导通电压而不适用。因而，使用有源整流器成为无线供电系统中整流器单元的解决方案。
有源整流器结构包括一对交叉耦合的PMOS(NMOS)管和两个NMOS(PMOS)管构造成的有源二极管。这种有源二极管由比较器和NMOS(PMOS)管组成，通过比较器检测MOS管源、漏两端电压的大小从而导通和关断MOS管，实现类似于二极管的整流功能。但是由于使用了比较器，整流器的导通与关断受限于比较器的比较速度。由于植入式系统小型化的要求，整流器的输入信号一般是较高频率的载波信号(200kHz～20MHz)，在这种高频输入情况下，慢的比较器速度会导致整流器不能及时关断，额外的反向泄漏电流会严重地降低整流器的效率，而设计快比较器又会消耗较多的直流功耗，也会影响整流器的效率。因此，设计低功耗、高速度的比较器是提高有源整流器效率的关键。
目前已有部分低功耗、高速比较器的设计与研究工作。例如文献“Analysis,design,andimplementation of a high-efficiency full-wave rectifier in standard CMOS technology，”(GauravBawa,Maysam Ghovanloo,Analog Integr Circ Sig Process(2009)60:71–81)使用了两级迟滞比较器，实现了有源整流器在0.5MHz下的84.8％的转换效率。但是，其缺点是工作频率比较低，不利于系统的小型化。文献“An efficiency-enhanced CMOS rectifier withunbalanced-biased comparators for transcutaneous-powered high-current implants，”(S.Guo andH.Lee,IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.44,NO.6,JUNE 2009)通过非平衡偏置电流的方法，在共栅极推挽输出比较器的输入端引入了一个固定的失调电压VOS，实现了比较器下降沿的超前比较，从而在较低的功耗下实现了有源NMOS管的提前关断，有效地减小了反向漏电流导致的额外功耗。这种比较器实现了速度的提升，但也只是提高到了2MHz。而且，由于比较器的失调电压固定，比较器在实现关断沿提前的同时，滞后了导通沿，减小了整流器的导通角，使得整流器的效率只获得了有限的提升。文献：“Anintegrated power-efficient active rectifier with offset-controlled high speed comparators forinductively-powered applications,”(H.Lee and M.Ghovanloo，IEEE TRANSACTIONS ONCIRCUITS AND SYSTEMS—I:REGULAR PAPERS,VOL.58,NO.8,AUGUST 2011)则在以上研究基础上，通过控制非平衡电流的导通与关断，通过失调控制的方式实现了比较器的提前导通和关断，提升了有源整流器的效率，并且整流器的工作频率达到了13.56MHz，处于工业、科研、医疗专用频率(ISM)规定的带宽内，可以实现植入式系统中的应用。但是，由于这种双沿校正比较器具有两个不同的比较判别电平，其从本质上讲是不稳定的，而比较器如果发生振荡，就会导致更大的整流器驱动损耗，整流器的效率降低。
【发明内容】
本发明的目的在于提供一种双沿超前校正增强比较器及其有源全桥整流器，通过双边沿数字锁存和反馈控制的方法解决双沿校正比较器的稳定性问题，并对其静态功耗进行优化，达到提高有源整流器效率的目的。
为了实现上述目的，本发明采用如下技术方案：
双沿超前校正增强比较器，包括预放大器、失调产生电路、双边沿数字锁存器、驱动级和反馈控制电路；预放大器的输出端连接双边沿数字锁存器的输入端，双边沿数字锁存器的输出端连接驱动级的输入端，驱动级的输出端连接有源全桥整流器的一个NMOS管MN1的栅极VGN1；反馈控制电路的两个输入端连接有源全桥整流器的一个NMOS管MN1的栅极VGN1和另一个NMOS管MN2的栅极VGN2；反馈控制电路的两个输出端连接失调产生电路的输入端，失调产生电路的输出端连接预放大器。
优选的，预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路包括电阻Rb、NMOS管MN1、NMOS管MN2、NMOS管MN3、PMOS管MP1和PMOS管MP2；共栅极放大电路包括PMOS管MP3、PMOS管MP4、NMOS管MN4和NMOS管MN5；失调产生电路包括PMOS管MP5、PMOS管MP6、NMOS管MN6和NMOS管MN7；电阻Rb一端、PMOS管MP1的源极、PMOS管MP2的源极、PMOS管MP3的源极、PMOS管MP4的源极和PMOS管MP5的源极连接有源全桥整流器的输出端VREC，电阻Rb另一端连接NMOS管MN1的漏极和栅极；NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极和NMOS管MN6的栅极共接，NMOS管MN2的漏极连接PMOS管MP1的漏极和栅极；PMOS管MP1的栅极、PMOS管MP2的栅极和PMOS管MP5的栅极共接；PMOS管MP2的漏极连接NMOS管MN4的漏极、NMOS管MN4的栅极、NMOS管MN5的栅极和PMOS管MP6的漏极；NMOS管MN3的漏极连接PMOS管MP3的漏极、PMOS管MP3的栅极、PMOS管MP4的栅极、NMOS管MN7的漏极；PMOS管MP4的漏极和NMOS管MN5的漏极共接作为失调产生电路的输出端并连接双边沿数字锁存器的输入端IN；PMOS管MP5的漏极连接PMOS管MP6的源极，PMOS管MP6的栅极接反馈控制电路的第一输出端PHL；NMOS管MN6的漏极连接NMOS管MN7的源极，NMOS管MN7的栅极接反馈控制电路的第二输出端PLH；NMOS管MN1的源极、NMOS管MN2的源极、NMOS管MN3的源极、NMOS管MN4的源极和NMOS管MN6的源极接地；NMOS管MN5的源极接比较器的电源输入端VIP/VIN。
优选的，双边沿数字锁存电路包括上升沿锁存电路、下降沿锁存电路、第一延迟控制电路和第二延迟控制电路；上升沿锁存电路的输入端连接失调产生电路的输出端，上升沿锁存电路的输出端连接下降沿锁存电路的输入端，下降沿锁存电路的输出端接驱动级的输入端；第一延迟控制电路的输入端连接上升沿锁存电路的输出端，第一延迟控制电路的输出端连接上升沿锁存电路的控制端；第二延迟控制电路的输入端连接下降沿锁存电路的输出端，第二延迟控制电路的输出端连接下降沿锁存电路的控制端；第一延迟控制电路和第二延迟控制电路的控制端连接控制端Vctrl。
优选的，反馈控制电路包括PMOS管P1、NMOS管N1、电容C、两输入或门OR、两输入与门AND和六个反向器INV1-INV6；PMOS管P1的源极连接电源VDD，PMOS管P1的栅极接有源全桥整流器的一个NOMS管MN1的栅极VGN1，PMOS管P1的漏极连接NMOS管N1的漏极、电容C的一端和或门OR的第一输入端；NOMS管MN1的栅极接有源全桥整流器的另一个NOMS管MN2的栅极VGN2，NOMS管MN1的源极和电容C的另一端接地。栅极VGN2连接反向器INV1的输入端，反向器INV1的输出端连接反向器INV2的输入端，反向器INV2的输出端连接或门OR的第二输入端，或门OR的输出端为反馈控制电路的第二输出端PLH；第二输出端PLH连接反向器INV3的输入端，反向器INV3的输出端连接反向器INV4的输入端，反向器INV4的输出端连接与门AND的第一输入端；栅极VGN1连接反向器INV5的输入端，反向器INV5的输出端连接反向器INV6的输入端，反向器INV6的输出端连接与门AND的第二输入端，与门AND的输出端为反馈控制电路的第一输出端PHL。
有源全桥整流器，包括双沿超前校正增强比较器、一对交叉耦合的PMOS管MP1和PMOS管MP2、有源NMOS二极管MN1和有源NMOS二极管MN2；MP1的漏极连接MP2的栅极、整流器输入端VIP、MN1的漏极和CMP1的负极；MP2的漏极连接MP1的栅极、整流器输入端VIN、MN2的漏极和CMP2的负极；MN1的源极、CMP1的正极、MN2的源极、CMP2的正极均接地；整流器输入端VIN和整流器输入端VIP接交流电源VIN；MP1的源极连接MP2的源极共接作为比较器的输出端VREC。
双沿超前校正增强比较器，包括预放大器、失调产生电路、双边沿数字锁存器、驱动级和反馈控制电路；预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路用于给共栅放大电路提供电流偏置；共栅极放大电路用于将输入的电压进行放大，产生准数字输出；失调产生电路用于通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较；双边沿数字锁存器用于对比较器输出结果进行锁存；驱动级用于将双边沿数字锁存器的输出信号进行放大；反馈控制电路用于减小了直流偏置电流以提升整流器效率。
优选的，所述双沿超前校正增强比较器检测有源全桥整流器的输入端VIP、输入端VIN的节点电压与地电平的大小关系，当输入端VIP/输入端VIN节点电压小于地电平时，输出高电平控制对应的NMOS导通；当输入端VIP/输入端VIN节点电压大于地电平时，输出低电平控制对应的NMOS关断。
优选的，通过锁存器的迟滞作用，预放大器超前比较所产生的数字输出由于锁存作用而被保持一段时间，该时间长度由延迟控制电路中的控制端Vctrl进行控制；在这一段时间内，预放大器所产生的任何输出都不会改变双边沿数字锁存的输出，在这一段时间结束后，延迟控制电路复位锁存电路，预比较器的输出结果输出至比较器的输出端。
优选的，反馈控制电路通过对有源全桥整流器的两个NMOS栅信号的检测，及时地将非平衡电流关断，有效地减小非平衡电流导致的额外功耗。
相对于现有技术，本发明具有以下有益效果：
1、本发明中的预放大器部分取消了双沿校正比较器中的推挽输出部分，减少了电流通路，同时使用两个PMOS和NMOS电流源，实现失调电压的分别调整。偏置电流电路给放大器提供电流偏置；共栅极放大则是将输入电压进行放大，产生准数字输出；边沿校正部分通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较。
2、本发明通过加入双边沿数字锁存电路，对比较器输出结果进行锁存，增强了比较器稳定性。双边沿数字锁存电路包括两个边沿锁存电路和延迟控制电路。通过锁存器的迟滞作用，预比较器超前比较所产生的数字输出(IN)会由于锁存作用而被保持一段时间，该时间长度由延迟控制电路中的控制端(Vctrl)进行控制。在这一段时间内，预比较器所产生的任何输出都不会改变双边沿数字锁存的输出(OUT)，在这一段时间结束后，延迟控制电路复位锁存电路，预比较器的输出结果才会输出至比较器的输出端。
3、本发明通过反馈控制，减小了直流偏置电流，有利于整流器效率的提升，该电路实现的时序控制通过对整流器两个NMOS栅信号的检测，及时地将非平衡电流关断，可以有效地减小非平衡电流导致的额外功耗。非平衡电流的注入时间从原来的2(1-D)T(一般D<20％)减小为T，从而减小了比较器的功耗。
与现有的应用于有源二极管的比较器而言，本发明设计的比较器具有如下优点：首先，由于使用了修正过的双沿校正技术，比较器一方面通过非平衡电流的方式实现超前比较，加快了比较器的速度，另一方面通过减少推挽输出，降低了预比较的功耗；第二，通过引入双边沿数字锁存电路，可以消除由于输入噪声所导致的输出电压的误动作，同时减小了比较器振荡的风险；第三，优化了反馈控制电路，减小了非平衡电流的注入时间，降低了比较器的功耗。从而实现了有源整流器效率的提升。
【附图说明】
图1为有源整流器结构示意图；
图2为本发明中比较器的结构示意图；
图3为本发明比较器中预放大器和失调产生电路的电路结构图；
图4为预比较器中不同的非平衡电流产生的判别电压仿真图；
图5为双边沿数字锁存模块的结构框图；
图6为双边沿数字锁存模块的电路仿真图；
图7为反馈控制的电路图；
图8为反馈控制的时序优化图。
【具体实施方式】
无线供电系统中最关键的性能参数就是效率。作为无线供电系统中的一部分，整流器的效率自然也是关注的重点。
低功耗、高速比较器有利于有源整流器效率的提升，因而，目前的研究关键点在于提升比较器的比较速度，同时降低功耗。传统的迟滞比较器可以提供较快的比较速度，但是当整流器的频率大于1MHz后，迟滞比较器要想取得纳秒级甚至皮秒级的速度，则需要非常大的直流偏置电流，不利于有源整流器整体效率的提升。为了减小由于比较器速度较低所导致的反向泄漏电流所造成的效率下降，可以引入关断沿校正的方法，即采用固定失调电压的方法实现对关断速度的提升，但是这种方法会导致整流器导通时刻的滞后，并导致导通角的压缩，不利于整流器效率的提升。双沿校正比较器又存在不稳定的问题，也会导致整流器效率的下降。
请参阅图1至图8所示，本发明针对已有的比较器存在的缺点和不足，提出了一种双沿超前校正增强比较器。
本发明涉及的植入式无线供电系统有源全桥整流器结构如图1所示，包括一对交叉耦合的PMOS(MP1和MP2)、两个有源NMOS二极管(MN1和MN2)，有源二极管中所使用的比较器CMP1和CMP2即为发明的双沿超前校正增强比较器。比较器检测整流器输入端VIP、VIN的节点电压与地电平的大小关系，当VIP(VIN)节点电压小于地电平时，输出高电平控制NMOS导通；当VIP(VIN)节点电压大于地电平时，输出低电平控制NMOS关断。有源全桥整流器中，MP1的漏极连接MP2的栅极、整流器输入端VIP、MN1的漏极和CMP1的负极；MP2的漏极连接MP1的栅极、整流器输入端VIN、MN2的漏极和CMP2的负极；MN1的源极、CMP1的正极、MN2的源极、CMP2的正极均接地；整流器输入端VIN和整流器输入端VIP接交流电源VIN；MP1的源极连接MP2的源极共接作为比较器的输出端VREC。Rload和Cload为等效负载和电容。
请参阅图2所示，本发明一种双沿超前校正增强比较器，包括预放大器、失调产生电路、双边沿数字锁存器、驱动级和反馈控制电路。与最新的双沿校正比较器相比，本发明一种双沿超前校正增强比较器简化了预放大器部分，加入了双边沿数字锁存电路，并采用了时序优化的反馈控制电路，实现了有源整流器效率的提升。
本发明中的预放大器部分取消了双沿校正比较器中的推挽输出部分，减少了电流通路，同时使用两个PMOS和NMOS电流源，实现失调电压的分别调整。预放大器部分和失调产生电路的电路结构如图3所示，预放大器部分包括偏置电流电路和共栅极放大电路，边沿校正电路即为失调产生电路。其中，偏置电流电路给共栅放大器提供电流偏置；共栅极放大则是将输入电压进行放大，产生准数字输出；边沿校正部分通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较。图4显示了两个不同的非平衡电流注入时，所产生的不同的比较判别电平。
偏置电流部分包括电阻Rb、NMOS管MN1、NMOS管MN2、NMOS管MN3、PMOS管MP1和PMOS管MP2；共栅极放大部分包括PMOS管MP3、PMOS管MP4、NMOS管MN4和NMOS管MN5；边沿校正部分包括PMOS管MP5、PMOS管MP6、NMOS管MN6和NMOS管MN7。
电阻Rb一端、PMOS管MP1的源极、PMOS管MP2的源极、PMOS管MP3的源极、PMOS管MP4的源极和PMOS管MP5的源极连接有源全桥整流器的输出电压VREC，电阻Rb另一端连接NMOS管MN1的漏极和栅极；NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极和NMOS管MN6的栅极共接，NMOS管MN2的漏极连接PMOS管MP1的漏极和栅极；PMOS管MP1的栅极、PMOS管MP2的栅极和PMOS管MP5的栅极共接；PMOS管MP2的漏极连接NMOS管MN4的漏极、NMOS管MN4的栅极、NMOS管MN5的栅极和PMOS管MP6的漏极；NMOS管MN3的漏极连接PMOS管MP3的漏极、PMOS管MP3的栅极、PMOS管MP4的栅极、NMOS管MN7的漏极；PMOS管MP4的漏极和NMOS管MN5的漏极共接并连接双边沿数字锁存器的输入端IN；PMOS管MP5的漏极连接PMOS管MP6的源极，PMOS管MP6的栅极接反馈控制电路的第一输出端PHL；NMOS管MN6的漏极连接NMOS管MN7的源极，NMOS管MN7的栅极接反馈控制电路的第二输出端PLH；NMOS管MN1的源极、NMOS管MN2的源极、NMOS管MN3的源极、NMOS管MN4的源极和NMOS管MN6的源极接地；NMOS管MN5的源极接比较器的一个输入端VIP/VIN。
本发明通过加入双边沿数字锁存电路，对比较器输出结果进行锁存，增强了比较器稳定性。其电路结构如图5所示，包括上升沿锁存电路、下降沿锁存电路、第一延迟控制电路和第二延迟控制电路；上升沿锁存电路的输入端连接失调产生电路的输出端，上升沿锁存电路的输出端连接下降沿锁存电路的输入端，下降沿锁存电路的输出端接驱动级的输入端；第一延迟控制电路的输入端连接上升沿锁存电路的输出端，第一延迟控制电路的输出端连接上升沿锁存电路的控制端；第二延迟控制电路的输入端连接下降沿锁存电路的输出端，第二延迟控制电路的输出端连接下降沿锁存电路的控制端；第一延迟控制电路和第二延迟控制电路的控制端连接控制端Vctrl。通过锁存器的迟滞作用，预比较器超前比较所产生的数字输出(IN)会由于锁存作用而被保持一段时间，该时间长度由延迟控制电路中的控制端(Vctrl)进行控制。在这一段时间内，预比较器所产生的任何输出都不会改变双边沿数字锁存的输出(OUT)，在这一段时间结束后，延迟控制电路复位锁存电路，预比较器的输出结果才会输出至比较器的输出端。时序仿真结果如图6所示。
本发明通过反馈控制电路，减小了直流偏置电流，有利于整流器效率的提升，其电路结构如图7所示，包括PMOS管P1、NMOS管N1、电容C、两输入或门OR、两输入与门AND和六个反向器INV1-INV6。PMOS管P1的源极连接电源VDD，PMOS管P1的栅极接有源全桥整流器的一个NOMS管MN1的栅极VGN1，PMOS管P1的漏极连接NMOS管N1的漏极、电容C的一端和或门OR的第一输入端；NOMS管MN1的栅极接有源全桥整流器的另一个NOMS管MN2的栅极VGN2，NOMS管MN1的源极和电容C的另一端接地。栅极VGN2连接反向器INV1的输入端，反向器INV1的输出端连接反向器INV2的输入端，反向器INV2的输出端连接或门OR的第二输入端，或门OR的输出端为反馈控制电路的第二输出端PLH；第二输出端PLH连接反向器INV3的输入端，反向器INV3的输出端连接反向器INV4的输入端，反向器INV4的输出端连接与门AND的第一输入端；栅极VGN1连接反向器INV5的输入端，反向器INV5的输出端连接反向器INV6的输入端，反向器INV6的输出端连接与门AND的第二输入端，与门AND的输出端为反馈控制电路的第一输出端PHL。
反馈控制电路实现的时序如图8所示。该时序控制通过对整流器两个NMOS栅信号的检测，及时地将非平衡电流关断，可以有效地减小非平衡电流导致的额外功耗。非平衡电流的注入时间从原来的2(1-D)T(一般D<20％)减小为T，从而减小了比较器的功耗。
对图1所示有源全桥整流器和双沿超前校正增强比较器进行仿真，具体性能参数结果如表1所示：
表1

Claims (9)

1.双沿超前校正增强比较器，其特征在于，包括预放大器、失调产生电路、双边沿数字锁存器、驱动级和反馈控制电路；预放大器的输出端连接双边沿数字锁存器的输入端，双边沿数字锁存器的输出端连接驱动级的输入端，驱动级的输出端连接有源全桥整流器的一个NMOS管MN1的栅极VGN1；反馈控制电路的两个输入端连接有源全桥整流器的一个NMOS管MN1的栅极VGN1和另一个NMOS管MN2的栅极VGN2；反馈控制电路的两个输出端连接失调产生电路的输入端，失调产生电路的输出端连接预放大器。
2.根据权利要求1所述的双沿超前校正增强比较器，其特征在于，预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路包括电阻Rb、NMOS管MN1、NMOS管MN2、NMOS管MN3、PMOS管MP1和PMOS管MP2；共栅极放大电路包括PMOS管MP3、PMOS管MP4、NMOS管MN4和NMOS管MN5；失调产生电路包括PMOS管MP5、PMOS管MP6、NMOS管MN6和NMOS管MN7；
电阻Rb一端、PMOS管MP1的源极、PMOS管MP2的源极、PMOS管MP3的源极、PMOS管MP4的源极和PMOS管MP5的源极连接有源全桥整流器的输出端VREC，电阻Rb另一端连接NMOS管MN1的漏极和栅极；NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极和NMOS管MN6的栅极共接，NMOS管MN2的漏极连接PMOS管MP1的漏极和栅极；PMOS管MP1的栅极、PMOS管MP2的栅极和PMOS管MP5的栅极共接；PMOS管MP2的漏极连接NMOS管MN4的漏极、NMOS管MN4的栅极、NMOS管MN5的栅极和PMOS管MP6的漏极；NMOS管MN3的漏极连接PMOS管MP3的漏极、PMOS管MP3的栅极、PMOS管MP4的栅极、NMOS管MN7的漏极；PMOS管MP4的漏极和NMOS管MN5的漏极共接作为失调产生电路的输出端并连接双边沿数字锁存器的输入端IN；PMOS管MP5的漏极连接PMOS管MP6的源极，PMOS管MP6的栅极接反馈控制电路的第一输出端PHL；NMOS管MN6的漏极连接NMOS管MN7的源极，NMOS管MN7的栅极接反馈控制电路的第二输出端PLH；NMOS管MN1的源极、NMOS管MN2的源极、NMOS管MN3的源极、NMOS管MN4的源极和NMOS管MN6的源极接地；NMOS管MN5的源极接比较器的电源输入端VIP/VIN。
3.根据权利要求2所述的双沿超前校正增强比较器，其特征在于，双边沿数字锁存电路包括上升沿锁存电路、下降沿锁存电路、第一延迟控制电路和第二延迟控制电路；
上升沿锁存电路的输入端连接失调产生电路的输出端，上升沿锁存电路的输出端连接下降沿锁存电路的输入端，下降沿锁存电路的输出端接驱动级的输入端；
第一延迟控制电路的输入端连接上升沿锁存电路的输出端，第一延迟控制电路的输出端连接上升沿锁存电路的控制端；第二延迟控制电路的输入端连接下降沿锁存电路的输出端，第二延迟控制电路的输出端连接下降沿锁存电路的控制端；
第一延迟控制电路和第二延迟控制电路的控制端连接控制端Vctrl。
4.根据权利要求3所述的双沿超前校正增强比较器，其特征在于，反馈控制电路包括PMOS管P1、NMOS管N1、电容C、两输入或门OR、两输入与门AND和六个反向器INV1-INV6；PMOS管P1的源极连接电源VDD，PMOS管P1的栅极接有源全桥整流器的一个NOMS管MN1的栅极VGN1，PMOS管P1的漏极连接NMOS管N1的漏极、电容C的一端和或门OR的第一输入端；NOMS管MN1的栅极接有源全桥整流器的另一个NOMS管MN2的栅极VGN2，NOMS管MN1的源极和电容C的另一端接地；栅极VGN2连接反向器INV1的输入端，反向器INV1的输出端连接反向器INV2的输入端，反向器INV2的输出端连接或门OR的第二输入端，或门OR的输出端为反馈控制电路的第二输出端PLH；第二输出端PLH连接反向器INV3的输入端，反向器INV3的输出端连接反向器INV4的输入端，反向器INV4的输出端连接与门AND的第一输入端；栅极VGN1连接反向器INV5的输入端，反向器INV5的输出端连接反向器INV6的输入端，反向器INV6的输出端连接与门AND的第二输入端，与门AND的输出端为反馈控制电路的第一输出端PHL。
5.有源全桥整流器，其特征在于，包括权利要求4所述的双沿超前校正增强比较器、一对交叉耦合的PMOS管MP1和PMOS管MP2、有源NMOS二极管MN1和有源NMOS二极管MN2；MP1的漏极连接MP2的栅极、整流器输入端VIP、MN1的漏极和CMP1的负极；MP2的漏极连接MP1的栅极、整流器输入端VIN、MN2的漏极和CMP2的负极；MN1的源极、CMP1的正极、MN2的源极、CMP2的正极均接地；整流器输入端VIN和整流器输入端VIP接交流电源VIN；MP1的源极连接MP2的源极共接作为比较器的输出端VREC。
6.双沿超前校正增强比较器，其特征在于，包括预放大器、失调产生电路、双边沿数字锁存器、驱动级和反馈控制电路；
预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路用于给共栅放大电路提供电流偏置；共栅极放大电路用于将输入的电压进行放大，产生准数字输出；
失调产生电路用于通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较；
双边沿数字锁存器用于对比较器输出结果进行锁存；
驱动级用于将双边沿数字锁存器的输出信号进行放大；
反馈控制电路用于减小了直流偏置电流以提升整流器效率。
7.根据权利要求6双沿超前校正增强比较器，其特征在于，所述双沿超前校正增强比较器检测有源全桥整流器的输入端VIP、输入端VIN的节点电压与地电平的大小关系，当输入端VIP/输入端VIN节点电压小于地电平时，输出高电平控制对应的NMOS导通；当输入端VIP/输入端VIN节点电压大于地电平时，输出低电平控制对应的NMOS关断。
8.根据权利要求6双沿超前校正增强比较器，其特征在于，通过锁存器的迟滞作用，预放大器超前比较所产生的数字输出由于锁存作用而被保持一段时间，该时间长度由延迟控制电路中的控制端Vctrl进行控制；在这一段时间内，预放大器所产生的任何输出都不会改变双边沿数字锁存的输出，在这一段时间结束后，延迟控制电路复位锁存电路，预比较器的输出结果输出至比较器的输出端。
9.根据权利要求6双沿超前校正增强比较器，其特征在于，反馈控制电路通过对有源全桥整流器的两个NMOS栅信号的检测，及时地将非平衡电流关断，有效地减小非平衡电流导致的额外功耗。
CN201410627705.6A 2014-11-10 2014-11-10 双沿超前校正增强比较器及其有源全桥整流器 Active CN104467761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410627705.6A CN104467761B (zh) 2014-11-10 2014-11-10 双沿超前校正增强比较器及其有源全桥整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410627705.6A CN104467761B (zh) 2014-11-10 2014-11-10 双沿超前校正增强比较器及其有源全桥整流器

Publications (2)

Publication Number Publication Date
CN104467761A true CN104467761A (zh) 2015-03-25
CN104467761B CN104467761B (zh) 2017-02-15

Family

ID=52913244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410627705.6A Active CN104467761B (zh) 2014-11-10 2014-11-10 双沿超前校正增强比较器及其有源全桥整流器

Country Status (1)

Country Link
CN (1) CN104467761B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788351A (zh) * 2016-12-23 2017-05-31 长沙景嘉微电子股份有限公司 一种带失调电压测试和校正的轨到轨参考电压比较器
CN107040152A (zh) * 2017-05-25 2017-08-11 西安交通大学 基于延迟控制器的有源整流器
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路
WO2018068330A1 (zh) * 2016-10-14 2018-04-19 华为技术有限公司 一种整流电路及整流器
CN111030647A (zh) * 2019-12-26 2020-04-17 普冉半导体（上海）有限公司 双边延时电路
WO2021212302A1 (zh) * 2020-04-21 2021-10-28 深圳技术大学 一种具有互补动态衬底偏置的整流电路
CN115314104A (zh) * 2022-08-09 2022-11-08 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法
CN116111990A (zh) * 2022-10-27 2023-05-12 北京智芯半导体科技有限公司 用于全桥整流器中的比较器、全桥整流器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855702A (zh) * 2005-04-28 2006-11-01 夏普株式会社 失调校正电路和运算放大器电路
US20110304371A1 (en) * 2010-06-11 2011-12-15 Ravi Ajay K Integrated circuits with dual-edge clocking
CN202406016U (zh) * 2011-09-16 2012-08-29 石家庄通合电子有限公司 一种单级有源功率因数校正电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855702A (zh) * 2005-04-28 2006-11-01 夏普株式会社 失调校正电路和运算放大器电路
US20110304371A1 (en) * 2010-06-11 2011-12-15 Ravi Ajay K Integrated circuits with dual-edge clocking
CN202406016U (zh) * 2011-09-16 2012-08-29 石家庄通合电子有限公司 一种单级有源功率因数校正电路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018068330A1 (zh) * 2016-10-14 2018-04-19 华为技术有限公司 一种整流电路及整流器
CN109804563A (zh) * 2016-10-14 2019-05-24 华为技术有限公司 一种整流电路及整流器
CN106788351A (zh) * 2016-12-23 2017-05-31 长沙景嘉微电子股份有限公司 一种带失调电压测试和校正的轨到轨参考电压比较器
CN106788351B (zh) * 2016-12-23 2020-06-12 长沙景嘉微电子股份有限公司 一种带失调电压测试和校正的轨到轨参考电压比较器
CN107040152A (zh) * 2017-05-25 2017-08-11 西安交通大学 基于延迟控制器的有源整流器
CN107453737A (zh) * 2017-08-09 2017-12-08 上海华虹宏力半导体制造有限公司 一种低功耗比较器电路
CN111030647A (zh) * 2019-12-26 2020-04-17 普冉半导体（上海）有限公司 双边延时电路
CN111030647B (zh) * 2019-12-26 2024-03-26 普冉半导体(上海)股份有限公司 双边延时电路
WO2021212302A1 (zh) * 2020-04-21 2021-10-28 深圳技术大学 一种具有互补动态衬底偏置的整流电路
CN115314104A (zh) * 2022-08-09 2022-11-08 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法
CN115314104B (zh) * 2022-08-09 2024-03-12 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法
CN116111990A (zh) * 2022-10-27 2023-05-12 北京智芯半导体科技有限公司 用于全桥整流器中的比较器、全桥整流器及电子设备

Also Published As

Publication number Publication date
CN104467761B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN104467761B (zh) 双沿超前校正增强比较器及其有源全桥整流器
CN107124166B (zh) 一种低功耗高速零电流开关
CN107944099A (zh) 一种高速高精度比较器电路设计
CN102420519B (zh) 一种自适应调整功率管栅宽的控制电路
CN101860195B (zh) 交错式pfc功率转换器的控制电路
CN207442695U (zh) 一种电荷泵时序控制电路及电荷泵电路
US8575968B2 (en) Fast power up comparator
CN104617778B (zh) 宽输入电压范围高负载调整率的小电流输出高压电源电路
CN107040152B (zh) 基于延迟控制器的有源整流器
CN109067210A (zh) 一种自适应延时补偿有源整流器电路
CN107707117A (zh) 一种电荷泵时序控制电路及电荷泵电路
CN103532522B (zh) 占空比调整电路、双端转单端电路及振荡器
CN105337590B (zh) 一种基于cnfet的双边沿脉冲信号发生器
CN104348431A (zh) 共模反馈的差分放大电路及方法、集成电路
CN202395655U (zh) 一种无桥pfc系统的采样装置
CN203289074U (zh) 电源直供保护电路及机顶盒
CN206341137U (zh) 一种异步串联开关电源装置
CN209709932U (zh) 一种开关电路的控制电路及开关电路
CN201153295Y (zh) 电视机待机检测供电电路
CN104467810B (zh) 一种数字整形方法和采用该方法的时钟系统
CN208175077U (zh) 一种低损耗的电流采样电路
CN201594746U (zh) 串联输入型电能回馈式电子负载
CN108599750A (zh) 一种SiC-BJT的单电源驱动电路
CN103944426A (zh) 一种同步整流实现方法
Zhou et al. A 13.56 MHz Efficient Active Rectifier with Quasi-Constant Delay Compensation Scheme for Implantable Medical Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant