CN102420519B

CN102420519B - 一种自适应调整功率管栅宽的控制电路

Info

Publication number: CN102420519B
Application number: CN2011104340757A
Authority: CN
Inventors: 徐申; 杨淼; 秦昌兵; 李牧; 孙伟锋; 陆生礼; 时龙兴
Original assignee: Southeast University
Current assignee: Southeast University
Priority date: 2011-12-22
Filing date: 2011-12-22
Publication date: 2013-11-27
Anticipated expiration: 2031-12-22
Also published as: CN102420519A

Abstract

一种自适应调整功率管栅宽的控制电路，设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC-DC电路，按照设定的检测周期，电流检测电路检测DC-DC电路的输出滤波电感峰值电流的大小，根据电感峰值电流和DC-DC电路的输出负载电流的数量关系，确定DC-DC电路的输出负载电流大小，将检测到的电感峰值电流信号转化为一个电压信号，将该检测电压信号和预先设定的参考电压进行比较，经过逻辑控制电路处理之后，根据负载电流的大小自适应的控制功率管开启的段数，实现功率管栅宽控制。

Description

一种自适应调整功率管栅宽的控制电路

技术领域

本发明涉及集成电路内部对同步整流的DC-DC功率管进行分段驱动的控制电路，尤其是一种自适应调整功率管栅宽的控制方法及其电路，属于微电子技术领域。

背景技术

在现代集成电路领域中，为了在重载时提高DC-DC电路的能量转化效率，常用的控制方式为PWM模式，该模式下，功率管消耗的功率主要是导通损耗和驱动损耗。为了进一步提高PWM模式的DC-DC电路的能量转化效率，根据不同的负载电流，合理的调整功率管的栅宽，可以有效的分配导通损耗和驱动损耗，进而降低功率管所消耗的能量，提高DC-DC电路的转化效率。常见的功率管栅宽分段驱动控制电路，采用A/D实现，需要高精度的高频时钟信号来控制A/D的采样和保持，同时A/D电路的功耗较大，也限制了该方法的应用。

发明内容

本发明为克服现有技术存在的不足，提出了一种自适应调整功率管栅宽的控制电路，通过电流检测电路检测负载电流，根据负载电流大小自适应调整功率管栅宽。

本发明采取的技术方案如下：一种自适应调整功率管栅宽的控制电路，其特征是：设有电流检测电路、比较器组电路、分段逻辑控制电路以及已知的DC-DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC-DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接；按照设定的检测周期，电流检测电路检测DC-DC电路的输出滤波电感峰值电流的大小，根据电感峰值电流和DC-DC电路的输出负载电流的数量关系，确定DC-DC电路的输出负载电流大小，将检测到的电感峰值电流信号转化为一个电压信号，将该检测电压信号和预先设定的参考电压进行比较，经过逻辑控制电路处理之后，根据负载电流的大小自适应的控制功率管开启的段数，实现功率管栅宽控制，其中：

电流检测电路包括27个MOS管及1个反相器，MOS管分别是：7个MOS管M1～M7；4个MOS管Mb1～Mb4；4个MOS管Ms0～Ms3；4个MOS管Ms01、Ms11、Ms21、Ms31；4个MOS管Ms0’～Ms3’；4个MOS管Ms01’、Ms11’、Ms21’、Ms31’；

MOS管Mb1及MOS管Mb4的栅、漏极均短接，源极接地，MOS管Mb2和MOS管Mb3的栅极与MOS管Mb1的栅、漏极连接，MOS管Mb2、MOS管Mb3的源极接地，MOS管Mb2的漏极与MOS管M1的漏极、MOS管M3的栅极连接，MOS管Mb3的漏极与MOS管M1的栅极、MOS管M2的栅、漏极连接，MOS管M1的源极与MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31、MOS管M4的漏极连接，MOS管M2和MOS管M3的源极与MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’、MOS管M5的漏极连接，MOS管M3的漏极和MOS管Mb4的栅、漏极连接，MOS管M4和MOS管M5的栅极接地，MOS管M4及MOS管M5的源极分别与MOS管M6、MOS管M7的漏极连接，MOS管M6及MOS管M7的栅极连接反相器Inv5的输出端，反相器Inv5的输入端连接DC-DC电路中DC-DC控制电路所产生的功率PMOS管的驱动信号PD，该驱动信号信号还连接MOS管Ms0的栅极，MOS管M6、MOS管M7的源极接电源V_dd，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的栅极接地，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的源极分别和MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的漏极连接，MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的源极连接连接DC-DC电路中输出滤波电感的输入端LX，MOS管Ms0的栅极连接由DC-DC控制电路给出的功率PMOS的驱动信号PD，MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、Inv4的输出，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的栅极接地，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的源极分别连接MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的漏极，MOS管Ms0’的栅极连接由DC-DC控制电路给出的驱动信号PD，MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、Inv4的输出，MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的源极连接电源电压V_dd，MOS管Mb1的栅、漏极连接电源电压V_dd，MOS管Mb4的栅、漏极是电流检测电路的检测电压输出端Vcs，上述MOS管M1～M7、MOS管Ms0～Ms3、MOS管Ms0’～Ms3’、MOS管Ms01、Ms11、Ms21、Ms31、MOS管Ms01’、Ms11’、Ms21’、Ms31’为PMOS管，衬底均接电源电压V_dd，上述MOS管Mb1～Mb4为NMOS管，衬底均接地；

比较器组电路包括三个比较器CMP1、CMP2、CMP3，三个比较器CMP1、CMP2、CMP3的正输入端分别连接接参考电压Vref1、参考电压Vref2、参考电压Vref3，三个比较器CMP1、CMP2、CMP3的负输入端均连接电流检测电路中MOS管Mb4的栅、漏极，即电流检测电路的检测电压输出端Vcs；

分段逻辑控制电路含3个D触发器DFF1、DFF2、DFF3，6个或非门Nor1、Nor2、Nor3、Nor4、Nor5、Nor6，和4个反相器Inv1、Inv2、Inv3、Inv4，3个D触发器DFF1、DFF2、DFF3的数据输入端分别接比较器CMP1、CMP2、CMP3的输出，3个D触发器DFF1、DFF2、DFF3的时钟输入端均接DC-DC控制电路输出的分段检测时钟信号CLK，或非门Nor1和或非门Nor2的一个输入端接D触发器DFF1的输出，或非门Nor3和或非门Nor4的一个输入端接D触发器DFF2的输出，或非门Nor5和或非门Nor6的一个输入端接D触发器DFF3的输出，或非门Nor1、Nor3、Nor5的另一个输入端均接DC-DC控制电路所产生的功率PMOS管的驱动信号PD，或非门Nor2、Nor4、Nor6的另一个输入端均接反相器Inv1的输出端，反相器Inv1的输入端连接DC-DC控制电路所产生的功率NMOS管的驱动信号ND，反相器Inv2、Inv3、Inv4的输入分别连接或非门Nor1、Nor3、Nor5的输出，反相器Inv2、Inv3、Inv4的输出分别连接电流检测电路中MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极以及DC-DC驱动电路的相应输入端，或非门Nor2、Nor4、Nor6的输出分别连接DC-DC驱动电路的相应输入端。

本发明的优点及有益效果：

本发明每隔若干个DC-DC开关周期，电流检测电路检测负载电流，根据负载电流大小，比较器组输出控制分段功率管栅宽的控制信号，该控制信号经过逻辑控制电路锁存之后，并经过逻辑控制电路处理之后，可以自适应的控制功率管开启的段数，从而实现自适应栅宽控制。仅需一组简单的比较器和相关逻辑控制电路，即可根据负载电流大小调整功率管栅宽，电路结构简单，检测准确，易于实现。体现在以下4点：

1、利用系统自带的最小占空比信号，产生用于分段检测的检测周期时钟信号，与系统周期信号同步，实现电路简单。

2、本发明主体电路为一组比较器，易实现且可复用通用比较器IP，无需特别设计。

3、利用峰值电流检测电路实现负载电流检测，减少了额外的负载电流检测电路。

4、利用常规的比较器和数字逻辑实现采样和保持，避免了使用ADC所带来的高功耗和高频采样时钟。

附图说明

图1为本发明的电原理框图；

图2为本发明的一种具体实现电路；

图3为本发明电流检测电路的一种具体实现电路。

具体实施方式

参看图1，本发明设有电流检测电路1、比较器组2、分段逻辑控制电路3以及现有技术通用的DC-DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC-DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接。

图2是图1的具体电路，电流检测电路的输入端与同步整流功率管Mp、Mp1-3、Mn、Mn1-3的漏极以及电感的一端连接于LX，功率管Mp的驱动控制信号PD，分段功率管Mp1、Mp2、Mp3的分段驱动控制信号PD1、PD2、PD3连接，其中PD由通用DC-DC电路中的控制电路给出，PD1、PD2、PD3由分段逻辑控制电路给出.。图2的工作原理：利用DC-DC电路系统自带的最小占空比信号产生一个分段检测时钟信号；比较器组电路中每个比较器正输入端分别连接参考电压Vref1、参考电压Vref2、参考电压Vref3，负输入端均连接电流检测电路中MOS管Mb4的栅、漏极，即电流检测电路的检测电压输出端Vcs；比较器的输出电压接分段逻辑控制电路的D触发器组的数据输入端；D触发器的时钟输入端接分段检测时钟信号，每个分段检测时钟信号的下降沿时采样一次比较器组的输出信号，并保持若干个DC-DC系统时钟周期，直至下个检测周期到来。

每个周期开始时，DC-DC电路功率PMOS管开启，同时电流检测开启，检测流经功率PMOS管的电流和检测电压V_cs，该检测电压通过偏置电路产生用于分段控制的检测电压V_cs，偏置电路同时提供一组基准电压V_ref1-3，检测电压和基准电压作为比较组中各个比较器的输入信号，当负载电流减小时，检测电压随之下降，当检测电压低于设定的基准电压时，比较器输出高电平V_CMP1-3，比较器的输出信号V_CMP1-3送入分段逻辑控制电路，分段逻辑控制电路将锁存比较器的输出信号V_CMP1-3，并与DC-DC控制环路所产生的功率PMOS管的驱动信号PD以及功率NMOS管的驱动信号ND做逻辑运算后，产生控制子功率PMOS管开启和关断的分段驱动信号PD1-3以及控制子功率NMOS管开启和关断的分段驱动信号ND1-3，这些分段控制的驱动信号将保持若干个DC-DC时钟周期；

每个DC-DC系统周期开始时，电流检测电路的检测管的栅极信号PD为低电平，开始检测负载电流，并产生一个检测电压，当负载电流逐渐增加，检测电压相应的上升，当检测高于预先设定的参考电压时，比较器输出低电平。根据负载不同，三个比较器可以分别输出不同的结果，这些输出信号被送到分段逻辑控制电路的D触发器的数据输入端。当分段检测时钟信号的下降沿来临时，这些比较器的输出信号被锁存住，并保持，直到下一个分段检测时钟周期的上升沿来临时，将再度接受并锁存新的比较器的输出。D触发器的输出信号和功率MOS管的栅极控制信号PD、ND信号做相关逻辑运算以保证所有的功率MOS均在同一时间开启和管段后，产生了最终的控制各个分段功率管栅极开启和关断的控制信号PD1、PD2、PD3和ND1、ND2、ND3。每隔若干个DC-DC系统时钟周期，上述工作过程重复一遍，检测负载电流，并产生一组控制分段功率管的栅极控制信号。

图3是电流检测的具体电路，工作原理：每个DC-DC系统时钟周期开始时，由DC-DC控制电路给出的PD信号为低电平，PD1、PD2、PD3的由上个分段检测周期内检测获得的结果决定，假设上述三个信号均为高电平，则电流检测电路中只有Ms0以及Ms0’开启，Ms1、Ms1’、Ms2、Ms2’、Ms3、Ms3’均关断，由Mb1至Mb4构成的偏置电路提供固定的偏置电流I_ref，该偏置电流流经由M1、M2、M3构成的负反馈电路，该负反馈电路的作用是使得A、B两点电位近似相等，从而使得检测管Ms0’和被检测的功率管Mp两者的栅源电压以及源漏电压近似相等。设定好检测管Ms0’和功率管Mp的宽长比之比，则由工作在线性区的MOS管萨方程可知，流经检测管Ms0’的电流和流经功率管Mp的电流之比恰为设定的两者的宽长比之比，实现电流检测的功能。

Claims

1.一种自适应调整功率管栅宽的控制电路，其特征是：设有电流检测电路、比较器组电路、分段逻辑控制电路以及DC-DC电路，电流检测电路输出连接比较器组电路，比较器组电路输出连接分段逻辑控制电路，DC-DC电路输出连接比较器组电路，并分别与电流检测电路及分段逻辑控制电路双向连接；按照设定的检测周期，电流检测电路检测DC-DC电路的输出滤波电感峰值电流的大小，根据电感峰值电流和DC-DC电路的输出负载电流的数量关系，确定DC-DC电路的输出负载电流大小，将检测到的电感峰值电流信号转化为一个电压信号，将该电压信号和预先设定的参考电压进行比较，经过逻辑控制电路处理之后，根据负载电流的大小自适应的控制功率管开启的段数，实现功率管栅宽控制，其中：

电流检测电路包括27个MOS管及1个反相器，MOS管分别是：7个MOS管M1～M7；4个MOS管Mb1～Mb4；4个MOS管 Ms0～Ms3；4个MOS管Ms01、Ms11、Ms21、 Ms31；4个MOS管Ms0’～Ms3’；4个MOS管Ms01’、Ms11’、Ms21’、Ms31’；

MOS管Mb1及MOS管Mb4的栅、漏极均短接，源极接地，MOS管Mb2和MOS管Mb3的栅极与MOS管Mb1的栅、漏极连接，MOS管Mb2、MOS管Mb3的源极接地，MOS管Mb2的漏极与MOS管M1的漏极、MOS管M3的栅极连接，MOS管Mb3的漏极与MOS管M1的栅极、MOS管M2的栅、漏极连接，MOS管M1的源极与MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31、MOS管M4的漏极连接，MOS管M2和MOS管M3的源极与MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’、MOS管M5的漏极连接，MOS管M3的漏极和MOS管Mb4的栅、漏极连接，MOS管M4和MOS管M5的栅极接地，MOS管M4及MOS管M5的源极分别与MOS管M6、MOS管M7的漏极连接，MOS管M6及MOS管M7的栅极连接反相器Inv5的输出端，反相器Inv5的输入端连接DC-DC电路中DC-DC控制电路所产生的功率PMOS管的驱动信号PD，该驱动信号信号还连接MOS管Ms0的栅极，MOS管M6、MOS管M7的源极接电源V_dd，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的栅极接地，MOS管Ms01、MOS管Ms11、MOS管Ms21、MOS管Ms31的源极分别和MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的漏极连接，MOS管Ms0、MOS管Ms1、MOS管Ms2、MOS管Ms3的源极连接DC-DC电路中输出滤波电感的输入端LX， MOS管Ms0的栅极连接由DC-DC控制电路给出的功率PMOS的驱动信号PD，MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、 Inv4的输出，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的栅极接地，MOS管Ms01’、MOS管Ms11’、MOS管Ms21’、MOS管Ms31’的源极分别连接MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的漏极，MOS管Ms0’的栅极连接由DC-DC控制电路给出的驱动信号PD，MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的栅极分别连接分段驱动控制电路中分段逻辑控制电路所产生的分段PMOS管的驱动信号PD1、PD2、PD3，即分段逻辑控制电路中的反相器Inv2、Inv3、 Inv4的输出，MOS管Ms0’、MOS管Ms1’、MOS管Ms2’、MOS管Ms3’的源极连接电源电压V_dd，MOS管Mb1的栅、漏极连接电源电压V_dd，MOS管Mb4的栅、漏极是电流检测电路的检测电压输出端Vcs，上述MOS管M1～M7、MOS管 Ms0～Ms3、MOS管Ms0’～Ms3’、MOS管Ms01、Ms11、Ms21、 Ms31、MOS管Ms01’、Ms11’、Ms21’、Ms31’为PMOS管，衬底均接电源电压V_dd，上述MOS管Mb1～Mb4为NMOS管，衬底均接地；

分段逻辑控制电路含3个D触发器DFF1、DFF2、DFF3，6个或非门Nor1、Nor2、Nor3、Nor4、Nor5、Nor6，和4个反相器Inv1、 Inv2、 Inv3、Inv4，3个D触发器DFF1、DFF2、DFF3的数据输入端分别接比较器CMP1、CMP2、CMP3的输出，3个D触发器DFF1、DFF2、DFF3的时钟输入端均接DC-DC控制电路输出的分段检测时钟信号CLK，或非门Nor1和或非门Nor2的一个输入端接D触发器DFF1的输出，或非门Nor3和或非门Nor4的一个输入端接D触发器DFF2的输出，或非门Nor5和或非门Nor6的一个输入端接D触发器DFF3的输出，或非门Nor1、Nor3、 Nor5的另一个输入端均接DC-DC控制电路所产生的功率PMOS管的驱动信号PD，或非门Nor2、Nor4、 Nor6的另一个输入端均接反相器Inv1的输出端，反相器Inv1的输入端连接DC-DC控制电路所产生的功率NMOS管的驱动信号ND，反相器Inv2、Inv3、 Inv4的输入分别连接或非门Nor1、Nor3、Nor5的输出，反相器Inv2、Inv3、 Inv4的输出分别连接电流检测电路中MOS管Ms1、MOS管Ms2、MOS管Ms3的栅极以及DC-DC驱动电路的相应输入端，或非门Nor2、Nor4、Nor6的输出分别连接DC-DC驱动电路的相应输入端。