CN104465395A - 改善硅碳源漏nmos器件性能的方法 - Google Patents
改善硅碳源漏nmos器件性能的方法 Download PDFInfo
- Publication number
- CN104465395A CN104465395A CN201410664607.XA CN201410664607A CN104465395A CN 104465395 A CN104465395 A CN 104465395A CN 201410664607 A CN201410664607 A CN 201410664607A CN 104465395 A CN104465395 A CN 104465395A
- Authority
- CN
- China
- Prior art keywords
- silicon
- drain
- sic
- carbon source
- nmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 title claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 23
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 208000032750 Device leakage Diseases 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种改善硅碳源漏NMOS器件性能的方法，包括：在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构；以及形成NMOS源漏SiC外延区，其中首先淀积作为SiC生长阻挡层的氮化硅层，利用氮化硅层进行光刻以定义SiC区域，接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽，接着在U-型硅凹槽中进行采用四甲基氢氧化铵溶液的湿法刻蚀以形成∑型形貌的凹进结构，随后在∑型形貌的凹进结构中进行SiC外延生长以形成NMOS源漏SiC外延区。
Description
技术领域
本发明涉及半导体制造领域，具体涉及深亚微米CMOS半导体高性能工艺制程的优化设计，更具体地涉及一种通过嵌壁硅刻蚀(Recess Si etch，也可称为硅凹槽刻蚀)工艺的优化来改善硅碳源漏(SiC)NMOS器件性能的方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。
上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是双轴应力技术(Biaxial Technique)；另一种是单轴应力技术(Uniaxial Technique)，即SMT(Stress Memorization Technology)、nCESL及选择性(或嵌入)外延生长硅碳SiC漏源(请参见文献“K.W.Ang et al.,IEDM Tech.Dig.,pp.1069,2004”以及“Y.C.Liu et al.,VLSI,pp.44-45,2007”)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe、pCESL对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能。
目前，对于SiC外延生长工艺的研究主要集中于如何提高SiC中碳的浓度，碳的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，SiC的形状，SiC漏源接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。
但是，现有技术提出方案都局限于优化SiC外延工艺本身优化，并不能从整个高性能工艺集成的角度来改善硅碳源漏器件性能。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够从整个高性能工艺集成的角度，通过嵌壁硅刻蚀工艺的优化，改善硅碳源漏NMOS器件性能的方法。
为了实现上述技术目的，根据本发明，提供了一种改善硅碳源漏NMOS器件性能的方法，包括：在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构；形成NMOS源漏SiC外延区，其中首先淀积作为SiC生长阻挡层的氮化硅层，利用氮化硅层进行光刻以定义SiC区域，接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽，接着在U-型硅凹槽中进行采用四甲基氢氧化铵溶液的湿法刻蚀以形成∑型形貌的凹进结构，随后在∑型形貌的凹进结构中进行SiC外延生长以形成NMOS源漏SiC外延区。
优选地，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤是在CMOS器件制作工艺中执行的。
优选地，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤包括：在硅衬底中形成进行浅沟槽隔离；进行阱注入形成N型阱和/或P型阱；制作第一栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二 氧化硅保护层；制作第一栅极侧墙；进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构；进行锗硅外延生长工艺；进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构；制作第二栅极侧墙。
优选地，第二栅极侧墙包括SiO2层和SiN层。
优选地，第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
优选地，第一栅极侧墙的材料是SiN。
优选地，制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
本发明在正常的CMOS工艺实现了在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构之后，优化嵌壁硅刻蚀的深度，从而控制∑型SiC的深度和SiC到多晶硅边缘的距离，由此提升SiC应力对器件沟道载流子迁移率的影响，提高SiC源漏NMOS器件的电学性能。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的改善硅碳源漏NMOS器件性能的方法的流程图。
图2示意性地示出了根据本发明优选实施例的改善硅碳源漏NMOS器件性能的方法的NMOS器件结构图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发 明的内容进行详细描述。
本发明中，不局限于优化SiC外延工艺本身优化，而是从整个高性能工艺集成的角度，合理设计SiC外延生长之前嵌壁硅干法刻蚀深度，再结合后续采用四甲基氢氧化铵溶液(TMAH)的湿法刻蚀，使得SiC轮廓更加靠近器件沟道，从而SiC产生的应力更为显著地(即，更容易)作用于器件沟道中的载流子，提高NMOS载流子迁移率，提升NMOS器件性能。
图1为根据本发明优选实施例的改善硅碳源漏NMOS器件性能的方法，所述方法可嵌入CMOS工艺制作工艺流程，具体地本发明的方法优化设计了CMOS工艺制作工艺流程的步骤S20，控制∑型SiC的深度和SiC到多晶硅边缘的距离，提升SiC应力对器件沟道载流子迁移率的影响，提高SiC NMOS器件的电学性能。
具体地，如图1所示，根据本发明优选实施例的改善硅碳源漏NMOS器件性能的方法包括：
首先进行步骤S10，在硅衬底10中形成进行浅沟槽隔离20。
接着进行步骤S11，进行阱注入形成N型阱和/或P型阱。
接着进行步骤S12，制作栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极40。
接着继续步骤S13，通过原子淀积生成的二氧化硅保护层，保护器件的硅表面，减少表面硅的损失。
接着继续步骤S14，可选地，针对输入输出器件区域执行轻掺杂注入形成外围的输入输出器件的漏轻掺杂结构。
接着继续步骤S15，制作第一栅极侧墙；例如，第一栅极侧墙的材料是SiN；具体地，例如制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
接着继续步骤S16，进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构。
接着继续步骤S17，进行锗硅外延生长工艺。
接着继续步骤S18，进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构。
接着继续步骤S19，制作第二栅极侧墙，第二栅极侧墙包括SiO2层50和SiN层60；例如，第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
接着继续步骤S20，形成NMOS源漏SiC外延区。具体地，首先淀积作为SiC生长阻挡层的氮化硅层，利用氮化硅层进行光刻以定义SiC区域，接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽，接着在U-型硅凹槽中进行采用四甲基氢氧化铵溶液的湿法刻蚀以形成∑型形貌的凹进结构70，随后在∑型形貌的凹进结构70中进行SiC外延生长以形成NMOS源漏SiC外延区。其中，通过控制嵌壁硅干法刻蚀形成的U-型硅凹槽的深度来控制∑型形貌的凹进结构70的突出尖点的深度和结构70的突出尖点到器件沟道的距离。
本发明可以优化设计嵌壁硅干法刻蚀的深度，从而控制∑型形貌的凹进结构70的突出尖点的深度和到器件沟道的距离，接着进行SiC外延生长。由此，通过本发明的方法，可以根据具体的器件性能的要求来设计嵌壁硅干法刻蚀形成的U-型硅凹槽的深度，随后使得最终的SiC源漏NMOS器件的电学性能总体可控。
如图2示出了嵌壁硅干法刻蚀和采用四甲基氢氧化铵溶液的湿法刻蚀工艺完成后的NMOS器件剖面图，其中所示两种深度的嵌壁硅干法刻蚀所形成的∑型形貌对比，将两种深度在同一个图中显示对比；需要说明的是，实际工艺中NMOS的漏源两侧的∑型形貌是相同的，在此只是为了进行对比才示出两侧深度不同的情况。
如图2中所示，在嵌壁硅干法刻蚀刻蚀后，会形成一定深度的U-型硅凹槽(如图2中的虚线凹槽所示)，平行于硅表面的为<100>晶向，垂直于硅表面的为<110>晶向，U-型硅凹槽顶点是晶向<111>、<100>和<110>的交点，在后续的采用四甲基氢氧化铵溶液的湿法刻蚀时，由于不同晶向上硅原子的晶格密度是不同的，<100>晶向上硅原子较少，湿法刻蚀速度较快，会形成图示的∑型形貌。图2中h1和h2分别表示硅表面到不同深度的嵌壁硅干法刻蚀所形成的∑型形貌尖点的深度距离，p1和p2表示两种情况产生的∑型形貌尖点到器件沟道的距 离，也称为SiC接近度(proximity)。从图2中可以看出，当嵌壁硅干法刻蚀U-型硅凹槽更深时，经过湿法刻蚀后，∑型形貌更深，SiC接近度更小，SiC应力更容易作用于器件沟道，从而提升SiC对器件沟道载流子迁移率，提高SiC源漏NMOS器件的电学性能。
接着可以继续步骤S21，进行源漏注入以形成源漏极。
接着可以制作金属前介质、通孔、金属插塞和金属层。
由此可以看出，本发明在正常的CMOS工艺实现了在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构之后，优化控制嵌壁硅刻蚀的深度，从而控制∑型SiC的深度和SiC到多晶硅边缘的距离，由此提升SiC应力对器件沟道载流子迁移率的影响，提高SiC源漏NMOS器件的电学性能。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种改善硅碳源漏NMOS器件性能的方法，其特征在于包括：
在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构；以及
形成NMOS源漏SiC外延区，其中首先淀积作为SiC生长阻挡层的氮化硅层，利用氮化硅层进行光刻以定义SiC区域，接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽，接着在U-型硅凹槽中进行采用四甲基氢氧化铵溶液的湿法刻蚀以形成∑型形貌的凹进结构，随后在∑型形貌的凹进结构中进行SiC外延生长以形成NMOS源漏SiC外延区。
2.根据权利要求1所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤是在CMOS器件制作工艺中执行的。
3.根据权利要求1或2所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤包括：
在硅衬底中形成进行浅沟槽隔离；
进行阱注入形成N型阱和/或P型阱；
制作第一栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；
通过原子淀积生成的二氧化硅保护层；
制作第一栅极侧墙。
4.根据权利要求3所述的改善硅碳源漏NMOS器件性能的方法，其特征在于还包括步骤：
进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构；
进行锗硅外延生长工艺；
进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构；
制作第二栅极侧墙。
5.根据权利要求4所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，第二栅极侧墙包括SiO2层和SiN层。
6.根据权利要求5所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，第二栅极侧墙的形成包括多SiO2和SiN的淀积和刻蚀。
7.根据权利要求3所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，第一栅极侧墙的材料是SiN。
8.根据权利要求7所述的改善硅碳源漏NMOS器件性能的方法，其特征在于，制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410664607.XA CN104465395A (zh) | 2014-11-19 | 2014-11-19 | 改善硅碳源漏nmos器件性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410664607.XA CN104465395A (zh) | 2014-11-19 | 2014-11-19 | 改善硅碳源漏nmos器件性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104465395A true CN104465395A (zh) | 2015-03-25 |
Family
ID=52911253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410664607.XA Pending CN104465395A (zh) | 2014-11-19 | 2014-11-19 | 改善硅碳源漏nmos器件性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465395A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
| US20100295127A1 (en) * | 2009-05-21 | 2010-11-25 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (soi) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
| CN102290374A (zh) * | 2010-06-16 | 2011-12-21 | 台湾积体电路制造股份有限公司 | 制造集成电路装置的方法 |
| CN103151264A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20130285123A1 (en) * | 2012-04-27 | 2013-10-31 | International Business Machines Corporation | Transistor with improved sigma-shaped embedded stressor and method of formation |
| CN103383962A (zh) * | 2012-05-03 | 2013-11-06 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
-
2014
- 2014-11-19 CN CN201410664607.XA patent/CN104465395A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
| US20100295127A1 (en) * | 2009-05-21 | 2010-11-25 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (soi) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
| CN102290374A (zh) * | 2010-06-16 | 2011-12-21 | 台湾积体电路制造股份有限公司 | 制造集成电路装置的方法 |
| CN103151264A (zh) * | 2011-12-06 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20130285123A1 (en) * | 2012-04-27 | 2013-10-31 | International Business Machines Corporation | Transistor with improved sigma-shaped embedded stressor and method of formation |
| CN103383962A (zh) * | 2012-05-03 | 2013-11-06 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI545761B (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| US9024368B1 (en) | Fin-type transistor structures with extended embedded stress elements and fabrication methods | |
| US9472471B1 (en) | Hybrid orientation vertically stacked III-V and Ge gate-all-around CMOS | |
| US9570586B2 (en) | Fabrication methods facilitating integration of different device architectures | |
| KR101705414B1 (ko) | 반도체 구조물 및 그 제조 방법 | |
| CN104752211B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103632973A (zh) | 半导体器件及其制造方法 | |
| US20130175585A1 (en) | Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor | |
| KR20170036966A (ko) | 반도체 소자의 제조하는 방법 | |
| US9263345B2 (en) | SOI transistors with improved source/drain structures with enhanced strain | |
| US20180308977A1 (en) | Embedded sige process for multi-threshold pmos transistors | |
| US9230802B2 (en) | Transistor(s) with different source/drain channel junction characteristics, and methods of fabrication | |
| US8853023B2 (en) | Method for stressing a thin pattern and transistor fabrication method incorporating said method | |
| CN104392960B (zh) | 改善SiGe CMOS工艺中PMOS器件的电学性能的方法 | |
| US20170352758A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN104465395A (zh) | 改善硅碳源漏nmos器件性能的方法 | |
| CN104409410A (zh) | 改善浅沟槽隔离边缘SiC应力性能的方法 | |
| CN102738161B (zh) | 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法 | |
| CN104392927B (zh) | 改善浅沟槽隔离边缘SiC应力性能的方法 | |
| US9059291B2 (en) | Semiconductor-on-insulator device including stand-alone well implant to provide junction butting | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104392956A (zh) | 半导体器件制造方法 | |
| CN104362124B (zh) | 改善浅沟槽隔离边缘SiC应力性能的方法 | |
| CN104409412A (zh) | 改善sti边缘外延层的性能的方法及对应的半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |