CN104464804A - 存储阵列驱动方法及驱动电路 - Google Patents
存储阵列驱动方法及驱动电路 Download PDFInfo
- Publication number
- CN104464804A CN104464804A CN201310452158.8A CN201310452158A CN104464804A CN 104464804 A CN104464804 A CN 104464804A CN 201310452158 A CN201310452158 A CN 201310452158A CN 104464804 A CN104464804 A CN 104464804A
- Authority
- CN
- China
- Prior art keywords
- storage array
- driver
- array block
- driving
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明涉及存储器驱动技术领域，具体涉及一种存储阵列驱动方法及驱动电路；其中，所述方法包括：根据所述与存储器相匹配的驱动器划分存储器的存储阵列，形成至少一个存储阵列块；其中，所述存储阵列块有第一端部和第二端部；在所述存储阵列块的所述第一端部施加第一驱动；以及同时在所述存储阵列块的所述第二端部施加第二驱动。在存储阵列块驱动中采用双端驱动，本发明公开技术方案减少了存储阵列的开销，并同时提高了存储陈列的阵列效率。
Description
技术领域
本发明涉及存储器驱动技术领域，具体涉及一种存储阵列驱动方法及驱动电路。
背景技术
为了实现存储器存储阵列中存储单元的编程、擦除或读取，需要在存储器存储阵列编程、擦除或读取过程中，对存储阵列进行驱动。对于存储器存储阵列中存储单元的编程、擦除或读取是指存储阵列配置的驱动器在编码器的作用下，产生高电平和低电平时序信号，通过此时序信号的高低电平对存储器存储阵列的存储单元进行编程、擦除或读取。
现有技术中确定一存储器以及与存储器匹配的驱动器后，对存储阵列驱动按以下方法实现：根据配置的驱动器划分存储阵列，形成多个存储阵列块，并且存储阵列块形成有一个连接端部；驱动器配置在存储阵列块的连接端部，与存储阵列块的连接端部相连接，对存储阵列块进行单端驱动；其中，单端驱动是指当划分存储阵列形成存储阵列块后，在存储阵列块的一边连接驱动器，进而对存储阵列块进行驱动。图1所示是现有技术中驱动器对存储阵列进行驱动电路示意图。如图1所示，驱动电路包括存储阵列块101和驱动器102，驱动器102的一个端部与存储阵列块101相连接，用于对存储阵列块中存储单元进行驱动；其中，驱动器的另一个端部用于连接编码器。图2所示是现有技术中一驱动电路中驱动器驱动最远端存储单元示意图，并假定驱动器101的驱动能力为1X。图3所示是现有技术中一驱动电路中驱动最远端存储单元等效RC模型示意图。如图3所示，在驱动器的驱动能力处于1X，则驱动器驱动RC网络的最远端的存储单元的延时为t0=R*C，以及在此延时内驱动器以一定的驱动能力驱动存储阵列块最远端存储单元。
当确定一存储器及与存储器相匹配的驱动器后，上述现有技术中的驱动电路及驱动方法，虽一定程度上实现了对存储阵列存储单元在进行编程、擦除或读取过程中的驱动，但这种存储阵列驱动电路和驱动方法，造成存储阵列的开销较大以及不利于提高存储器存储阵列的效率等。
发明内容
有鉴于上述，当确定一存储器及与存储器相匹配的驱动器后，现有技术中存储器存储阵列驱动过程中存在的问题，本发明实施例提供了如下技术方案：
在第一方面，本发明实施例提供了一种存储阵列驱动方法，确定一存储器及与存储器相匹配的驱动器，包括：
根据所述与存储器相匹配的驱动器划分存储器的存储阵列，形成至少一个存储阵列块；其中，所述存储阵列块形成有第一端部和第二端部；
在所述存储阵列块的所述第一端部施加第一驱动；以及
同时在所述存储阵列块的所述第二端部施加第二驱动。
进一步的，所述的存储阵列驱动方法，所述驱动器为NMOS管和/或PMOS管驱动器。
进一步的，所述的存储阵列驱动方法，所述第一端部和第二端部为存储阵列块的字线端部。
进一步的，所述的存储阵列驱动方法，所述第一驱动和所述第二驱动具有相同的驱动负载能力。
进一步的，所述的存储阵列驱动方法，所述存储器为闪存存储器、静态存储器或动态存储器。
本发明实施例提供的存储阵列驱动方法，当确定一存储器及与存储器存储阵列相匹配的驱动器后，对形成的存储阵列块进行在两个端部同时进行驱动，利用此种方法对存储阵列的存储阵列块进行驱动同现有技术相比同一驱动能力，在相同的延时下，能够驱动1.4倍于现有技术的驱动负载；以此本发明公开技术方案减少了存储阵列的开销，并同时提高了存储陈列的阵列效率。
在第二方面，本发明实施例还提供了一种存储阵列驱动电路，包括：
划分存储器的存储阵列形成的至少一个存储阵列块和至少一个与所述存储器相匹配的驱动器；其中，所述存储阵列块形成有第一端部和第二端部；
所述第一端部与所述驱动器连接，用于在所述存储阵列块的第一端部施加第一驱动；
所述第二端部与所述驱动器连接，用于同时在所述存储阵列块的第二端部施加第二驱动。
进一步的，所述的存储阵列驱动电路，所述驱动器为NMOS和/或PMOS管驱动器。
进一步的，所述的存储阵列驱动电路，所述第一端部和第二端部为存储阵列块的字线端部。
进一步的，所述的存储阵列驱动电路，所述第一驱动和所述第二驱动具有相同的驱动负载能力。
进一步的，所述的存储阵列驱动电路，所述存储器为闪存存储器、静态存储器或动态存储器。
本发明实施例提供的存储阵列驱动电路，对划分存储器存储阵列形成的存储阵列块进行在两个端部同时匹配驱动器进行驱动。利用此种方法对存储阵列的存储阵列块进行驱动同现有技术相比同一驱动能力，在相同的延时下能够驱动1.4倍于现有技术的驱动负载；以此本发明公开技术方案减少了存储阵列的开销，并同时提高了存储陈列的阵列效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：
图1所示是现有技术中驱动器对存储阵列进行驱动电路示意图；
图2所示是现有技术一驱动电路中驱动器驱动最远端存储单元示意图；
图3所示是现有技术一驱动电路中驱动最远端存储单元等效RC模型示意图；
图4是本发明实施例一中存储阵列驱动方法实现示意图；
图5是本发明实施例二中存储阵列驱动电路示意图；
图6是本发明实施例二中存储阵列驱动电路中一驱动电路示意图；
图7是本发明实施例二中存储阵列驱动电路中一驱动电路等效RC模型示意图；
图8是本发明实施例二中存储阵列驱动电路中一驱动电路等效一端驱动RC模型示意图；
图9是本发明实施例二中存储阵列驱动电路中一驱动电路等效RC模型示意图；
图10是本发明实施例二中存储阵列驱动电路中一驱动电路等效一端1X驱动能力RC模型示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
存储器中存储单元的编程、擦除或读取过程中，存储器存储阵列中必须配置有驱动器，驱动器根据接收的编码器发送的编码信息，实现对存储器存储阵列中存储单元的编程、擦除或读取。例如，对存储器存储阵列中存储单元进行编程，PC机等相关设备向存储器发送相关编程信息，存储阵列配置的编码器接收相关编程信息通过对信息的解码编码形成相应的编程数据信息，驱动器接收数据信息后，产生高电平和低电平组成的时序信号，以此根据驱动器产生的高电平和低电平组成的时序信号驱动存储单元的编程。
驱动器产生的高电压和低电平组成的时序信号存在一个延时过程。当驱动器所需驱动的存储单元很多时，对于存储阵列中较远端的存储单元，驱动器产生的时序信号因延时的原因，不能有效的对存储单元进行驱动。以此，引起存储器存储阵列较大的开销以及存储器阵列效率低；其中，存储器阵列效率低是指存储阵列存储单元利用率低。
在此需要说明的是，本发明技术方案的实现是基于特定的存储器及与存储器相匹配的驱动器，也即是本发明技术方案的实施更多应用于对现有已确定的存储器及存储器匹配的驱动器，在此基础上通过合理配置存储器中存储阵列块与驱动器的连接关系，提供一种减少存储阵列开销及提高存储器阵列效率的技术方案，下述结合具体实施例对本发明技术方案进行详细说明。
在实施本发明技术方案前，首先确定一存储器及与存储器相匹配的驱动器。参照背景技术描述，本实施例中以背景技术中描述的存储器和驱动器作为本实施例确定的存储器和驱动器。根据在背景技术中的描述，本实施例驱动器的驱动能力为1X，并以实现对存储器存储阵列中的存储单元编程为例对本发明技术方案进行说明。本实施例中存储器类型可以为闪存、也可以是静态存储器（SRAM）或动态存储器（DRAM）等。
图4是本发明实施例一中存储阵列驱动方法实现示意图。如图4所示，本实施例中存储阵列驱动方法包括：
步骤401、根据与存储器相匹配的驱动器划分存储器的存储阵列，形成至少一个存储阵列块；其中，存储阵列块形成有第一端部和第二端部。
当确定存储器及与存储器相匹配的驱动器后，本步骤实现的是根据确定的驱动器划分存储阵列，形成一个或多个存储阵列块；其中，对于对存储阵列块的划分，是根据驱动器的驱动能力大小进行划分。具体的，本实施例中选择确定的驱动器的驱动能力1X，根据此驱动器1X的驱动能力划分确定的存储器的存储阵列，形成一个或多个存储阵列块，以及在存储阵列块中形成两个端部，第一端部和第二端部。
优选的，结合背景技术中的描述，本实施例中划分存储阵列形成的存储阵列块为背景技术中的一半。也即是，假定背景技术中对存储阵列划分形成N个存储阵列块，则本实施例中划分存储阵列形成的存储阵列块为N/2个。
在存储阵列块中形成的第一端部和第二端部为用于与驱动器相连接的端部，实现对存储阵列块的双端驱动。根据对存储器存储阵列中存储单元进行编程或擦除时是根据字线的方式或者漏极的方式进行；对存储器存储阵列中存储单元进行读取时是根据位线的方式进行；以此，在存储阵列中形成的两个端部是字线所在的端部，漏极所在的端部或者是位线所在的端部。进一步，本领域技术人员可以理解的是，为实现对存储阵列的编程、擦除或读取就需选择相应的端部进行驱动。
具体的，本实施例中实现的对存储阵列块的编程操作。为了实现对存储阵列块的编程，在划分存储阵列形成一个或多个存储阵列块后，存储阵列块形成第一端部和第二端部，这个两个端部分别是字线端部；其中，字线端部是指在此端部驱动器和存储阵列块的字线相连接，通过编码器和驱动器形成的高电平和低电平时序信号，实现对存储阵列块的编程。
步骤402、在存储阵列块的第一端部施加第一驱动。
根据上述对存储器存储阵列的划分，划分后存储器存储阵列块中形成了两个端部，其中之一是第一端部。为了实现在存储阵列块编程、擦除或读取过程中进行编程，就需要在第一端部施加第一驱动。通过在第一端部施加第一驱动，进而通过驱动器产生的高电平和低电平的时序信号驱动存储阵列块中的存储单元实现编程、擦除或读取。
具体的，本实施例中实现的是对存储阵列进行编程。根据在存储阵列块中形成了第一字线端部，则需要在形成的第一字线端部处的存储阵列块施加驱动，进而通过编码器和驱动器形成高电平和低电平的时序信号实现对存储阵列块中的存储单元的驱动。
步骤403、同时在存储阵列块的第二端部施加第二驱动。
为了实现存储器存储阵列形成的存储阵列块的两个端部能够实现同时驱动，在第一端部施加第一驱动时，同时在存储阵列块的第二端部施加第二驱动。根据上述对存储器存储阵列的划分，划分后存储器存储阵列块中形成了两个端部，其中之一是第二端部。为了实现在存储阵列块编程、擦除或读取过程中进行编程，就需要在第二端部施加第二驱动，通过在第二端部施加第二驱动，进而通过驱动器产生的高电平和低电平的时序信号驱动存储阵列块中的存储单元实现编程、擦除或读取。
具体的，本实施例中实现的是对存储阵列进行编程。根据在存储阵列块中形成了第二字线端部，则需要在形成的第二字线端部处的存储阵列块施加驱动，进而通过编码器和驱动器形成高电平和低电平的时序信号实现对存储阵列块中的存储单元的驱动。
优选的，本实施例中驱动器为NMOS管驱动器。
优选的，本实施例中驱动器为PMOS管驱动器。
优选的，本实施例中驱动器为NMOS管驱动器和PMOS管驱动器。
本实施例采用的驱动方法对存储阵列进行驱动，驱动器的驱动能力为1X。通过与背景技术中现有技术的对比分析，单端驱动技术措施更换成双端驱动后，通过等效RC模型分析，对于存储阵列中一驱动电路，离两端驱动器最远的中间点的延时，驱动器有2倍的驱动能力，若等效为1X的驱动器，其延时为t1=RC/2。可以计算出在驱动器驱动能力为1X，RC网络的最大延时若仍为t0=R*C时，在同一延时内双端驱动的负载n=2*sqrt(2)≈2.8个RC网路；并且当本实施例中划分存储阵列形成的存储阵列块为背景技术中描述的N/2个时，离两端驱动器最远点的中间点为背景技术的最远点。以此，当由单端驱动更换为双端驱动后，对于同一点的驱动为n=2*sqrt(2)≈2.8个RC，当两个驱动器的2X驱动能力简化为1X时，则对同一点的驱动双端驱动为单端驱动的n=1.4个RC。这表明从单端驱动改为双端驱动，驱动的负载可以为原来的1.4倍。即存储阵列的容量可以为原来的1.4倍。
本发明实施例提供的存储阵列驱动方法，当确定一存储器及与存储器存储阵列相匹配的驱动器后，对形成的存储阵列块进行在两个端部同时进行驱动，利用此种方法对存储阵列的存储阵列块进行驱动同现有技术相比同一驱动能力，在相同的延时下，能够驱动1.4倍于现有技术的驱动负载；以此本发明公开技术方案减少了存储阵列的开销，并同时提高了存储陈列的阵列效率。
图5是本发明实施例二中存储阵列驱动电路示意图。
本实施例中以闪存存储器为例，并且在本实施例中实现的对存储阵列的编程；可以理解的是本实施例中存储器还可以为静态存储器（SRAM）或动态存储器（DRAM）等。为了实现本发明技术方案，首先确定一存储器与存储器相匹配的驱动器，对于驱动器的确定是根据驱动器的驱动能力而定的，并且根据对存储阵列的划分，确定与存储器相匹配的驱动器的个数。本领域技术人员应该理解的是，本实施例中涉及的存储器类型及应用方式并不用于限制本发明具体应用范围与应用方式，根据实际需要可以做出多种选择。
如图5所示，本实施例中存储阵列驱动电路，包括：划分存储器的存储阵列形成的存储阵列块501和至少一个与存储器相匹配的驱动器502；其中，所述存储阵列块形成第一端部503和第二端部504；所述第一端部503与驱动器502连接，用于在所述存储阵列块的第一端部503施加第一驱动；所述第二端部504与驱动器502连接，用于同时在所述存储阵列块501的第二端部504施加第二驱动。
优选的，结合背景技术中的描述，本实施例中划分存储阵列形成的存储阵列块为背景技术中的一半。也即是，假定背景技术中对存储阵列划分形成N个存储阵列块，则本实施例中划分存储阵列形成的存储阵列块为N/2个。
本实施例中存储阵列块501是划分存储器的存储阵列形成的存储阵列块，图5中只是部分的示出了划分后的一个存储阵列块以及与存储阵列块相匹配的相应数量的驱动器。
本实施例中仍假定驱动器502的驱动负载能力为1X，因为本发明采用双端驱动，也即是在形成的存储阵列块501的两个端部都连接有驱动器502，以实现在对存储阵列进行编程、擦除或读取的过程进行驱动。具体的，本实施例中存储阵列块501的两个端部为存储阵列的字线所在端部，并实现对存储阵列的编程，也即是驱动器502同存储器存储阵列的字线相连接。
优选的，本实施例中驱动器502为NMOS管驱动器。
优选的，本实施例中驱动器502为PMOS管驱动器。
优选的，本实施例中驱动器502为NMOS管驱动器和PMOS管驱动器。
优选的，本实施例中划分存储阵列后在形成的存储阵列块501中形成的第一端503部和第二端部504为存储阵列块的字线端部。
图6是本发明实施例二中存储阵列驱动电路中一驱动电路示意图。
因对存储阵列块的两个端部，第一端部503和第二端部504，分别都连接有驱动器502，则在存储阵列块中两端驱动最远的点为中间点，也即是存储器存储阵列中具体处于中间点处的存储单元，并且当本实施例中划分存储阵列形成的存储阵列块为背景技术中描述的N/2个时，离两端驱动器最远点的中间点为背景技术的最远点。
图7是本发明实施例二中存储阵列驱动电路中一驱动电路等效RC模型示意图。
为便于对存储阵列块中各具体参量进行确定，需要确定存储阵列块进行必要等效电路。如图7所示是本发明实施例中一驱动电路等效为RC模型示意图，在存储阵列块中间点存储单元两侧分别等效一阶RC模型，对于两侧等效电路因驱动器具有相同驱动能力，则中间点两侧电阻R和电容C有相同的数值，并且等效存储阵列块中驱动电路中等效的电阻和电容处于并联状态。
图8是本发明实施例二中存储阵列驱动电路中一驱动电路等效一端驱动RC模型示意图。
当存储阵列块双端驱动后，根据等效后的RC模型电路，两端驱动电路同时对中间点（Middle point）进行驱动，则在离两端驱动器最远的中间点的延时，驱动器有2倍的驱动能力。以此，当中间点驱动器驱动能力等效为为1X的驱动器时，则中间点存储单元的延时为t1=RC/2，进一步的则在驱动器驱动时序相同的延时内，驱动器可以驱动负载n=2*sqrt(2)个RC网络。这表明从单端驱动改为双端驱动，驱动的负载可以为原来的1.4倍。即存储阵列的容量可以为原来的1.4倍。
图9是本发明实施例二中存储阵列驱动电路中一驱动电路等效RC模型示意图。
如图9所示为双端驱动时等效为m阶电路示意图，则中间点分别等效m/2个RC网络，其中R0和C0、Rm和Cm分别为中间点两侧的一个等效RC模型。则中间点两侧电阻R0至Rm和电容C0至Cm有相同的数值，并且等效存储阵列块中驱动电路中等效的电阻和电容处于并联状态。同样，根据图9可以计算出在1X的驱动器时，RC网络的最大延时若仍为t0=R*C时，双端驱动的结果可以负载n=2*sqrt(2)≈2.8个RC网路。这表明从单端驱动改为双端驱动，驱动的负载可以为原来的1.4倍。即存储阵列的容量可以为原来的1.4倍。
图10是本发明实施例二中存储阵列驱动电路中一驱动电路等效一端1X驱动能力RC模型示意图。
当存储阵列块双端驱动后，根据等效后的RC模型电路，两端驱动电路同时对中间点（Middle point）进行驱动，则在离两端驱动器最远的中间点的延时，驱动器有2倍的驱动能力。以此，当中间点驱动器驱动能力等效为为1X的驱动器时，因中间点一侧等效RC为mRC/2，则中间点存储单元的延时为t1=mRC/4，进一步的则在驱动器驱动时序相同的延时内，驱动器可以驱动负载n=2*sqrt(2)个RC网络。这表明从单端驱动改为双端驱动，驱动的负载可以为原来的1.4倍。即存储阵列的容量可以为原来的1.4倍。
本实施例采用的驱动电路对存储阵列进行驱动，驱动器的驱动能力为1X。通过与背景技术中现有技术的对比分析，单端驱动技术措施更换成双端驱动后，通过等效RC模型分析，对于存储阵列中一驱动电路，离两端驱动器最远的中间点的延时，驱动器有2倍的驱动能力，若等效为1X的驱动器，其延时为t1=RC/2。可以计算出在驱动器驱动能力为1X，RC网络的最大延时若仍为t0=R*C时，在同一延时内双端驱动的负载n=2*sqrt(2)≈2.8个RC网路；并且当本实施例中划分存储阵列形成的存储阵列块为背景技术中描述的N/2个时，离两端驱动器最远点的中间点为背景技术的最远点。以此，当由单端驱动更换为双端驱动后，对于同一点的驱动为n=2*sqrt(2)≈2.8个RC，当两个驱动器的2X驱动能力简化为1X时，则对同一点的驱动双端驱动为单端驱动的n=1.4个RC。这表明从单端驱动改为双端驱动，驱动的负载可以为原来的1.4倍。即存储阵列的容量可以为原来的1.4倍。
本发明实施例提供的存储阵列驱动电路，当确定一存储器及与存储器存相匹配的驱动器后，对划分形成的存储器存储阵列的存储阵列块进行在两个端部同时匹配驱动器进行驱动。利用此种方法对存储阵列的存储阵列块进行驱动同现有技术相比同一驱动能力，在相同的延时下能够驱动1.4倍于现有技术的驱动负载；以此本发明公开技术方案减少了存储阵列的开销，并同时提高了存储陈列的阵列效率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种存储阵列驱动方法，确定一存储器及与存储器相匹配的驱动器，其特征在于，包括：
根据所述与存储器相匹配的驱动器划分存储器的存储阵列，形成至少一个存储阵列块；其中，所述存储阵列块形成有第一端部和第二端部；
在所述存储阵列块的所述第一端部施加第一驱动；以及
同时在所述存储阵列块的所述第二端部施加第二驱动。
2.如权利要求1所述的存储阵列驱动方法，其特征在于，所述驱动器为NMOS管和/或PMOS管形成的驱动器。
3.如权利要求1所述的存储阵列驱动方法，其特征在于所述第一端部和第二端部为存储阵列块的字线端部。
4.如权利要求1所述的存储阵列驱动方法，其特征在于，所述第一驱动和所述第二驱动具有相同的驱动负载能力。
5.如权利要求1-4任一所述的存储阵列驱动方法，其特征在于，所述存储器为闪存存储器、静态存储器或动态存储器。
6.一种存储阵列驱动电路，其特征在于，包括：
划分存储器的存储阵列形成的至少一个存储阵列块和至少一个与所述存储器相匹配的驱动器；其中，所述存储阵列块形成有第一端部和第二端部；
所述第一端部与所述驱动器连接，用于在所述存储阵列块的第一端部施加第一驱动；
所述第二端部与所述驱动器连接，用于同时在所述存储阵列块的第二端部施加第二驱动。
7.如权利要求6所述的存储阵列驱动电路，其特征在于，所述驱动器为NMOS管和/或PMOS管驱动器。
8.如权利要求6所述的存储阵列驱动电路，其特征在于，所述第一端部和第二端部为存储阵列块的字线端部。
9.如权利要求6所述的存储阵列驱动电路，其特征在于，所述第一驱动和所述第二驱动具有相同的驱动负载能力。
10.如权利要求6-9任一所述的存储阵列驱动电路，其特征在于，所述存储器为闪存存储器、静态存储器或动态存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310452158.8A CN104464804A (zh) | 2013-09-25 | 2013-09-25 | 存储阵列驱动方法及驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310452158.8A CN104464804A (zh) | 2013-09-25 | 2013-09-25 | 存储阵列驱动方法及驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104464804A true CN104464804A (zh) | 2015-03-25 |
Family
ID=52910738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310452158.8A Pending CN104464804A (zh) | 2013-09-25 | 2013-09-25 | 存储阵列驱动方法及驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104464804A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622779A (zh) * | 2017-10-30 | 2018-01-23 | 睿力集成电路有限公司 | 一种存储阵列块及半导体存储器 |
| CN108172253A (zh) * | 2017-12-27 | 2018-06-15 | 睿力集成电路有限公司 | 存储器的驱动电路及应用其的存储器 |
| CN108417240A (zh) * | 2018-03-05 | 2018-08-17 | 睿力集成电路有限公司 | 存储器的控制电路、存储器及其控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477639A (zh) * | 2002-08-12 | 2004-02-25 | ������������ʽ���� | 低消耗电流半导体存储装置 |
| CN101656102A (zh) * | 2008-08-21 | 2010-02-24 | 海力士半导体有限公司 | 半导体存储装置及其驱动方法 |
| CN102881821A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| CN102917178A (zh) * | 2012-10-22 | 2013-02-06 | 清华大学 | 一种浮栅型图像传感器的字线译码电路布局结构 |
-
2013
- 2013-09-25 CN CN201310452158.8A patent/CN104464804A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477639A (zh) * | 2002-08-12 | 2004-02-25 | ������������ʽ���� | 低消耗电流半导体存储装置 |
| CN101656102A (zh) * | 2008-08-21 | 2010-02-24 | 海力士半导体有限公司 | 半导体存储装置及其驱动方法 |
| CN102881821A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社东芝 | 半导体存储装置及其制造方法 |
| CN102917178A (zh) * | 2012-10-22 | 2013-02-06 | 清华大学 | 一种浮栅型图像传感器的字线译码电路布局结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622779A (zh) * | 2017-10-30 | 2018-01-23 | 睿力集成电路有限公司 | 一种存储阵列块及半导体存储器 |
| CN107622779B (zh) * | 2017-10-30 | 2024-03-26 | 长鑫存储技术有限公司 | 一种存储阵列块及半导体存储器 |
| CN108172253A (zh) * | 2017-12-27 | 2018-06-15 | 睿力集成电路有限公司 | 存储器的驱动电路及应用其的存储器 |
| CN108417240A (zh) * | 2018-03-05 | 2018-08-17 | 睿力集成电路有限公司 | 存储器的控制电路、存储器及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102684976B (zh) | 一种基于ddr sdram进行数据读写的方法、装置及系统 | |
| CN105453466A (zh) | 极化码的速率匹配方法及装置 | |
| CN100426793C (zh) | 一种存储器的控制器及控制方法 | |
| CN109992234B (zh) | 图像数据读取方法、装置、电子设备及可读存储介质 | |
| CN102820052B (zh) | Sram多路复用装置 | |
| CN103440612A (zh) | 一种gpu虚拟化中图像处理方法和装置 | |
| CN104464804A (zh) | 存储阵列驱动方法及驱动电路 | |
| JP2008158955A (ja) | 多値フラッシュメモリ用ドライバ | |
| JP2013527550A5 (zh) | ||
| CN111243636A (zh) | 半导体存储器装置和半导体存储器装置的操作方法 | |
| CN101499313A (zh) | 一种确保数据安全的方法、设备及存储系统 | |
| CN103247334A (zh) | 存储器及其列译码电路 | |
| CN103377686B (zh) | Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法 | |
| CN101944972B (zh) | 编解码方法、装置以及通信系统 | |
| CN101667458B (zh) | 一种固态硬盘全盘擦除的方法和相应的设备 | |
| CN105468539A (zh) | 一种混合内存写操作的实现方法 | |
| CN102780620B (zh) | 一种网络处理器和报文处理方法 | |
| US11409646B2 (en) | Method for releasing memory | |
| CN103180908B (zh) | 用于提高闪存的耐久性的方法和装置 | |
| CN205645283U (zh) | 一种非易失性存储器设备和电子装置 | |
| CN104699414B (zh) | 一种数据读写方法及存储设备 | |
| CN105335296A (zh) | 一种数据处理方法、装置及系统 | |
| CN105264500A (zh) | 一种数据传输方法及装置 | |
| CN203278775U (zh) | 一种可编程的非交叠时钟产生电路 | |
| CN104536800A (zh) | 一种虚拟机放置方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |
|
| RJ01 | Rejection of invention patent application after publication |