CN104460440B - 一种可编程逻辑器件内部高可靠自复位方法 - Google Patents
一种可编程逻辑器件内部高可靠自复位方法 Download PDFInfo
- Publication number
- CN104460440B CN104460440B CN201410654233.3A CN201410654233A CN104460440B CN 104460440 B CN104460440 B CN 104460440B CN 201410654233 A CN201410654233 A CN 201410654233A CN 104460440 B CN104460440 B CN 104460440B
- Authority
- CN
- China
- Prior art keywords
- counter3
- counter2
- counter1
- equal
- pld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种可编程逻辑器件内部高可靠自复位方法，定义时钟clk、复位输出rstout，内部计数器counter1、counter2、counter3；不断查询时钟上升沿是否到来，若时钟上升沿到来则进行下一步；若时钟上升沿到来，则判断计数器counter1和counter2的数值，根据counter1、counter2的不同判断结果和counter3的判断，确定复位或不复位。本发明的可编程逻辑器件内部高可靠复位电路设计方法，无论可编程逻辑器件上电时内部寄存器为何种状态，都能完成其内部高可靠自复位功能的设计方法，方法简单，可靠性高。
Description
技术领域
本发明涉及一种可编程逻辑器件内部高可靠自复位方法，属于电路技术领域。
背景技术
可编程逻辑器件PLD (Programmable Logic Device)是一种可由用户定义和设置逻辑功能的数字集成电路，逻辑功能按照用户对器件编程来确定,一般的PLD集成度较高，可以满足设计一般数字系统的需要。可编程逻辑器件的种类较多，目前广泛使用的可编程逻辑器件主要包括复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)和现场可编程门阵列FPGA(Field Programmable GateArray)。可编程逻辑器件是组成数字逻辑系统的理想器件，设计时只需要通过定义器件内部的逻辑和输出/输入引脚，就可以实现各种逻辑功能，而且由于定义引脚的灵活性，大大减轻了电路图和电路板设计的工作量和难度，从而有效地增加了设计的灵活性。
在用可编程逻辑器件进行设计的过程中，可编程逻辑器件开始工作前必须确定其输出和内部寄存器的状态，否则可能产生一些未知的结果，甚至造成系统运行紊乱，因此需要对可编程逻辑器件的所有输出端和内部用到的寄存器进行统一复位。可编程逻辑器件的复位包括外部硬件复位和内部软件复位两种，外部硬件复位依靠可编程逻辑器件外部的复位电路实现，上电时复位电路产生固定时间的低电平或高电平给可编程逻辑器件使用。可编程逻辑器件内部软件复位不依靠外部复位电路，用可编程逻辑器件的内部资源实现复位功能，也就是说可编程逻辑器件自身产生固定时间的低电平或高电平给自己复位使用，从而简化了板级的电路设计，减少了系统设计的器件数量，降低了设计成本，提高了系统可靠性。
不同厂家的可编程逻辑器件上电时内部寄存器状态具有不同的特点，可编程逻辑器件上电时内部寄存器状态有两种情况，第一种情况是可编程逻辑器件上电时内部寄存器状态是确定的（全为0或全为1），第二种情况是可编程逻辑器件上电时内部寄存器状态是不确定的（可能为0也可能为1），设计一种适合可编程逻辑器件上电时不同特点的高可靠内部自复位电路就显得尤为重要了。
发明内容
本发明所要解决的技术问题是提供一种可编程逻辑器件内部高可靠复位电路设计方法，无论可编程逻辑器件上电时内部寄存器为何种状态，都能完成其内部高可靠自复位功能的设计方法。
为解决上述技术问题，本发明采用的技术方案：
一种可编程逻辑器件内部高可靠自复位方法，其特征是，包括以下步骤：
1）定义时钟clk、复位输出rstout，内部计数器counter1、counter2、counter3；
2）不断查询时钟上升沿是否到来，若时钟上升沿到来则进行下一步；
3）若时钟上升沿到来，则判断计数器counter1和counter2的数值，即判断counter1是否不等于N或counter2是否不等于M（N和M为任意值）；
4）若counter1不等于N或counter2不等于M条件满足，则对counter1、counter2、counter3、rstout赋初值，即counter1=N、counter2=M、counter3=0、rstout=0（设低电平复位）；返回步骤2）；
5）若counter1不等于N或counter2不等于M条件不满足，则对counter3进行判断，判断counter3是否达到计数预定值；
6）若对counter3进行判断条件满足，即counter3未达到计数预定值，则对counter3进行加1计数，rstout=0（设低电平复位）；返回步骤2）；
7）若对counter3进行判断条件不满足，即counter3已经达到计数预定值，则rstout=1（设高电平不复位），复位结束。
可编程逻辑器件的时钟周期设为T，根据复位时间t确定计数器预定值counter3，复位时间t的计算公式如下：
t=counter3×T
在可编程逻辑器件的时钟周期T确定的条件下，根据所需要的复位时间t长短，确定计数器预定值counter3的大小。
本发明所达到的有益效果：
本发明的可编程逻辑器件内部高可靠复位电路设计方法，无论可编程逻辑器件上电时内部寄存器为何种状态，都能完成其内部高可靠自复位功能的设计方法，方法简单，可靠性高。
附图说明
图1自复位电路设计方法流程图；
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本文设计一种无论可编程逻辑器件上电时内部寄存器为何种状态，都能完成其内部高可靠自复位功能的设计方法。如果系统上电时内部寄存器状态是确定的（全为0或全为1），自复位电路的可靠性是100%，即复位是100%可靠的。如果系统上电时内部寄存器状态不确定（可能是0也可能是1），自复位电路的可靠性需要进行计算，以内部自复位电路采用32位计数器进行设计为例，一个32位计数器发生不能复位的概率为2的32次方分之一，即0.00000000023283，约为十亿分之二，两个32位计数器（counter1和counter2）发生不能复位的概率为2的64次方分之一，即5.4210108624275221700372640043497e-20，趋近于0，如果继续增加计数器的个数，可靠性趋近100%，自复位电路可靠性公式如下：
。
自复位电路设计方法流程图如图1所示。
可编程逻辑器件的时钟周期设为T，根据复位时间t确定计数器预定值counter3，复位时间t的计算公式如下：
t=counter3×T
在可编程逻辑器件的时钟周期T确定的条件下，根据所需要的复位时间t长短，确定计数器预定值counter3的大小。
可编程逻辑器件内部高可靠自复位方法，包括以下步骤：
1）定义时钟clk、复位输出rstout，内部计数器counter1、counter2、counter3；
2）不断查询时钟上升沿是否到来，若时钟上升沿到来则进行下一步；
3）若时钟上升沿到来，则判断计数器counter1和counter2的数值，即判断counter1是否不等于N或counter2是否不等于M（N和M为任意值）；
4）若counter1不等于N或counter2不等于M条件满足，则对counter1、counter2、counter3、rstout赋初值，即counter1=N、counter2=M、counter3=0、rstout=0（设低电平复位）；返回步骤2）；
5）若counter1不等于N或counter2不等于M条件不满足，则对counter3进行判断，判断counter3是否达到计数预定值；
6）若对counter3进行判断条件满足，即counter3未达到计数预定值，则对counter3进行加1计数，rstout=0（设低电平复位）；返回步骤2）；
7）若对counter3进行判断条件不满足，即counter3已经达到计数预定值，则rstout=1（设高电平不复位），复位结束。
本实施例中设计仿真使用的软件为Altera公司的Quartus8.0版本，通过了设计仿真和试验验证。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (2)
1.一种可编程逻辑器件内部高可靠自复位方法，其特征是，包括以下步骤：
1）定义时钟clk、复位输出rstout，三个内部计数器counter1、counter2、counter3；
2）不断查询时钟上升沿是否到来，若时钟上升沿到来则进行下一步；
3）若时钟上升沿到来，则判断计数器counter1和counter2的数值，即判断counter1是否不等于N或counter2是否不等于M，其中N和M为任意值；
4）若counter1不等于N或counter2不等于M条件满足，则对counter1、counter2、counter3、rstout赋初值，即counter1=N、counter2=M、counter3=0、rstout=0；返回步骤2）；
5）若counter1不等于N或counter2不等于M条件不满足，则对counter3进行判断，判断counter3是否达到计数预定值；
6）若counter3未达到计数预定值，则对counter3进行加1计数，rstout=0，复位；返回步骤2）；
7）若counter3已经达到计数预定值，则rstout=1，不复位，复位结束。
2.根据权利要求1所述的可编程逻辑器件内部高可靠自复位方法，其特征是，可编程逻辑器件的时钟周期设为T，根据复位时间t确定计数预定值counter3，复位时间t的计算公式如下：
t=counter3×T
在可编程逻辑器件的时钟周期T确定的条件下，根据所需要的复位时间t长短，确定计数预定值counter3的大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410654233.3A CN104460440B (zh) | 2014-11-18 | 2014-11-18 | 一种可编程逻辑器件内部高可靠自复位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410654233.3A CN104460440B (zh) | 2014-11-18 | 2014-11-18 | 一种可编程逻辑器件内部高可靠自复位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104460440A CN104460440A (zh) | 2015-03-25 |
| CN104460440B true CN104460440B (zh) | 2017-02-01 |
Family
ID=52906675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410654233.3A Active CN104460440B (zh) | 2014-11-18 | 2014-11-18 | 一种可编程逻辑器件内部高可靠自复位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104460440B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110632867B (zh) * | 2019-08-08 | 2021-04-30 | 浙江中控技术股份有限公司 | 控制器复位系统及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435743A (zh) * | 2002-01-29 | 2003-08-13 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种复位方法 |
| CN101025700A (zh) * | 2006-02-21 | 2007-08-29 | 中兴通讯股份有限公司 | 一种对异常复位进行系统保护的方法及复位保护系统 |
| CN103793251A (zh) * | 2014-02-20 | 2014-05-14 | 山东超越数控电子有限公司 | 一种计算机启动逻辑通用性的实现方法 |
| US8766701B1 (en) * | 2013-03-08 | 2014-07-01 | Xilinx, Inc. | Analog multiplexing with independent power supplies |
| CN103984610A (zh) * | 2014-06-11 | 2014-08-13 | 武汉邮电科学研究院 | 一种基于fpga的掉电保护系统及方法 |
-
2014
- 2014-11-18 CN CN201410654233.3A patent/CN104460440B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435743A (zh) * | 2002-01-29 | 2003-08-13 | 深圳市中兴通讯股份有限公司上海第二研究所 | 一种复位方法 |
| CN101025700A (zh) * | 2006-02-21 | 2007-08-29 | 中兴通讯股份有限公司 | 一种对异常复位进行系统保护的方法及复位保护系统 |
| US8766701B1 (en) * | 2013-03-08 | 2014-07-01 | Xilinx, Inc. | Analog multiplexing with independent power supplies |
| CN103793251A (zh) * | 2014-02-20 | 2014-05-14 | 山东超越数控电子有限公司 | 一种计算机启动逻辑通用性的实现方法 |
| CN103984610A (zh) * | 2014-06-11 | 2014-08-13 | 武汉邮电科学研究院 | 一种基于fpga的掉电保护系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104460440A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101515796B (zh) | 一种数字信号噪声滤除装置 | |
| EP2783266B1 (en) | Microprocessor, and method of managing reset events therefor | |
| US9344093B2 (en) | Counter | |
| CN103617056A (zh) | Fpga逻辑代码的在线升级方法和装置 | |
| CN104202040A (zh) | 位电平检测电路以及方法 | |
| CN102681739B (zh) | 触摸屏静电消除方法 | |
| CN104460440B (zh) | 一种可编程逻辑器件内部高可靠自复位方法 | |
| CN205725685U (zh) | 基于可编程逻辑芯片的周期脉冲信号自动检测保护模块 | |
| CN105159653B (zh) | 随机数后处理电路及方法 | |
| CN103761127B (zh) | 一种加载cpld芯片的装置及方法 | |
| CN102915259B (zh) | 汽车电子电路的硬件看门狗电路 | |
| Shumsky et al. | Robustness of security-oriented binary codes under non-uniform distribution of codewords | |
| CN103873031A (zh) | 非时钟触发寄存器 | |
| CN203950020U (zh) | 测试芯片管脚连通性的电路 | |
| CN204498102U (zh) | 一种可同时进行加减计数的电路 | |
| CN107943536A (zh) | 调整阈值的方法、装置、存储介质及电子设备 | |
| CN105322920B (zh) | 乱数产生器及其乱数产生方法 | |
| CN206629050U (zh) | 一种用于汞离子微波频标的高速脉冲信号计数装置 | |
| CN104092454A (zh) | 一种基于逻辑门电路的按键去抖方法 | |
| CN104410406B (zh) | 一种异步计数器电路 | |
| CN105376117A (zh) | 一种fc交换机芯片数据监控测试方法 | |
| CN204131486U (zh) | 洗衣机触摸按键的防干扰触摸电路 | |
| CN107562266A (zh) | 电容屏校准方法、装置及终端设备 | |
| CN103716020A (zh) | 用于检测脉冲信号的截止频率的方法和装置 | |
| Paasio et al. | Robust 2D Propagation Stopper Network for Asynchronous Binary Wave Computing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180813 Address after: 233030 2016 Tang He road, Bengbu, Anhui Patentee after: Huadong Photoelectric Integrated Device Research Institute Address before: 215163 No. 89 Longshan Road, Suzhou high tech Zone, Suzhou, Jiangsu Patentee before: China North Industries Group Corporation No.214 Research Institute Suzhou R&D Center |