CN104422809A

CN104422809A - 负电压测量

Info

Publication number: CN104422809A
Application number: CN201410368133.4A
Authority: CN
Inventors: J·M·皮古特
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2013-08-28
Filing date: 2014-07-30
Publication date: 2015-03-18
Anticipated expiration: 2034-07-30
Also published as: US20150061637A1; CN104422809B; US9329208B2; EP2843426A1; EP2843426B1

Abstract

本发明涉及负电压测量。本发明提供了一种使用包括了第一晶体管(12)和第二晶体管(14)的器件测量负电压的方法。第一晶体管耦合于第二晶体管并且负电压被提供给第二晶体管的栅极。多个电压被提供给器件(100)的源极输入。对于多个电压的每个电压，确定了跨第一晶体管的第一电压是否等于跨第二晶体管的第二电压，并且当跨第一晶体管的第一电压等于跨所述第二晶体管的第二电压的时候，通过测量器件的正电压大小来确定负电压。

Description

负电压测量

技术领域

本发明公开通常涉及用于负电压测量的器件，并且更具体地说，涉及提供高阻抗负电压测量的器件。

背景技术

在传统的集成电路(IC)设计中，难以测量和/或监测负电压。随着这些负电压的大小的增加(例如，小于-8伏(V))，这个问题变得更加严重。现有测量技术通常使用或者大电阻分压器和/或附加IC引脚，以使负电压可由外部传感器获得并且可由外部传感器直接观察到。然而，在电阻分压器的情况下，低功率电荷泵通常不能够提供足够的电流来驱动电阻分压器。外部引脚需要有通过负电压的能力，这就复杂化了被连接到IC的静电放电(ESD)结构的设计，并且需要IC内有显著的附加空间。

在某些情况下，现有电路使用齐纳二极管以给负电压的测量提供预定偏移(通过使用常规的技术，使负电压能够作为带有已知偏移的正电压被测量)。然而，在很多情况下，现有制作技术，例如硅金属氧化物半导体技术，不能将齐纳二极管偏置到足够的程度以测量低于-8V的负电压。此外，使用偏移齐纳二极管消耗了源自被测量的电压节点的能量。

附图说明

本发明公开通过示例、实施例等等方式被示出，并且不被附图所限制。在附图中，相似的参考符号表示相似的元件。附图中的元件是为了简便以及清晰起见而被示出，并且不一定按比例绘制。根据本发明的公开，附图连同下面的详细描述被并入并且形成说明书的一部分，并且起到进一步示出示例、实施例等等并且解释各种原理以及优点的作用，其中：

图1根据本发明的一个实施例，是被配置以执行高阻抗负电压测量的器件的电路图。

图2是示出了使用图1的器件测量高阻抗负电压的方法的流程图。

图3A和图3B是示出了在图2的方法的执行期间生成的数据的图表。

图4是显示了图1的器件的第二实现的电路图。

图5根据本发明的另一个实施例，是显示了被配置以执行高阻抗负电压测量的替代器件的电路图。

具体实施方式

下面的详细说明书本质上是示例性的，并且不旨在限制本发明或本发明的应用和用途。此外，不旨在被先前技术领域、背景技术、或以下详细描述中的任何明示或暗示的理论所约束。

为了示出的简便以及清晰，附图示出了结构的一般方式，并且熟知的特征和技术的描述以及细节可以被忽略以避免不必要地模糊本发明。此外，附图中的元件不一定按比例绘制。例如，附图中的一些元件或区域的尺寸相对于其它元件或区域可以被夸大以有助于理解本发明实施例。

说明书和权利要求中的词语“第一”、“第二”、“第三”、“第四”等等，如果有的话，可以用于区分相似元件，并且不一定用于描述特定顺序或时间顺序。应了解如此使用的词语在适当的情况下是可以互换的，使得本发明所描述的实施例例如能够以不同于这里所示出的或以另外方式描述的顺序来操作。此外，词语“包括”、“包含”、“具有”以及其任何变体都旨在涵盖非排他性包含，使得包括一系列元件的过程、方法、物件、或设备不一定限制于这些元件，还可以包括其它没有明确列出的或是该过程、方法、物件、或设备固有的元件。正如本发明所使用的，词语“耦合”被定义为以电气或非电气的方式直接或间接地连接。正如本发明所使用的，词语“实质的”和“基本上”意味着以实践方式足以完成所陈述的目的，并且细微缺陷，如果有的话，对于所陈述的目的是不重要的。

本发明公开通常涉及用于负电压测量的器件，并且更具体地说，涉及提供了高阻抗负电压测量的器件。

本发明所公开的示例电路利用两个相似大小的串联连接的晶体管。器件中的一个被连接到已知的电源电压，而第二个器件被连接到要测量的电压。当改变已知电源电压并比较跨每个晶体管的电压，可能检测到跨每个晶体管的电压何时满足预定关系。在那时，如下所述，负测试电压值能够从已知电源电压和/或正电路电压测量得出。因此，本发明器件实现了在没有直接观察到该负电压的情况下，对负电压的测量。

图1是被配置以执行高阻抗负电压测量的器件10的电路图。器件10包括晶体管12和14。在一个实现中，晶体管12和14是p-型金属氧化物半导体(PMOS)场效应晶体管(FET)，虽然其它场效应晶体管(例如结型栅场效应晶体管(JEFT))可以被利用。晶体管12和14构造相似，所以对相似输入将有相似反应。因为晶体管12和14相同的程度影响器件的精确度，晶体管12和14被配置以足够相似，以满足所需的器件10精度要求。

晶体管12的漏极通过在图1中被标示为电阻器16的电阻连接到晶体管14的源极。电阻器16可以具有任何合适的电阻，这取决于器件配置。通常，鉴于预期操作条件，电阻器16的电阻被选择以提供流过晶体管12和14的适当的电流。在示例器件中，例如，被测量的预期负电压将是大约-8V，电阻器16的电阻值可以大约是100千欧。在某些情况下，电阻器16被实现为被连接到晶体管12和14的单独电阻器件或组件。电阻器器件可以是与晶体管12和14所处的IC相同的IC的一部分或者可以在不同的电路中与晶体管分开形成或者作为单独器件。可替代地，电阻器16可以被任何器件或器件的组合所取代，其中这些器件或器件的组合被配置以设置流过晶体管12和14的适当电流。例如，电阻器16可以被一个或多个晶体管所取代，其中这些晶体管被配置以设置特定电流或特定范围的工作电流。

控制器30被连接到电路10的多个节点和接地电压节点(未显示)，并且被配置以在这些节点中的一个或者多个测量电压。控制器30可以包括在与电路10的其余部分所处的IC相同的IC内形成的电路或者可以被形成为被连接到电路10的其余部分的单独电路。控制器30可以包括任何组合或被配置以测量，并且在某些情况下，比较从电路10测得的电压的传感器或器件。由此，控制器30可以包括外部测试仪器，例如电压表，该外部测试仪器被IC内的其它电路在电路被监控的时候转换到相关节点。可替代地，控制器30可以包括专用处理器(例如，专用集成电路)。在一些实现中，控制器30还可以被配置以控制电压源18的输出(由虚线控制线所示)。在这种情况下，控制器30可以被配置以实现一种算法，以使用电路10来执行负电压测量--例如，根据图2所示的流程图。

晶体管12的源极被连接到电压源18。电压源18是可变和可控的(例如，受到控制器30的控制)，并且可以在一定范围的电压(V_IN)进行扫描。通常，电压源18可以被扫描的电压范围是足够大的以能够进行覆盖了相应范围的预期待测负电压的测量。通常，为了测量特定的负电压，V_IN的值等于该负电压的正值加上晶体管12或14中的一个的栅极-源极电压。例如，在晶体管12和14各自具有2.6V的栅极-源极电压的器件10中，如果被测量的负电压预计落在-7V到-9V的范围内，该电压源18扫描的电压范围应该从9.6V-11.6V。晶体管12的栅极被连接到接地。在一个实现中，晶体管12的栅极被连接到接地端子，该接地端子进而又被连接到接地电压。

晶体管14的栅极被连接到表示被测量的负电压(V_NEG)的电压源20。晶体管14的漏极被连接到接地。在一个实现中，晶体管14的漏极被连接到接地端子，该接地端子进而又被连接到接地电压。

在器件10的操作期间，通过在晶体管14的栅极和漏极之间引起电压，被测量的负电压(V_NEG)被用于影响晶体管14的漏极-源极饱和电阻(R_DS(on))。同时，用正电源电压V_IN对晶体管12施加偏压。相同的电流流过晶体管12和晶体管14两者。因此，当晶体管12和14两者的漏极-源极电压(V_DS)相等的时候，晶体管12和14均具有相同的栅极-漏极电压。此外，每个晶体管具有相同的栅极-源极电压。基于这些属性，值V_NEG可以从V_IN的值和/或正电路电压测量中获得，如下所述。

图2是示出了一种使用图1的器件测量高阻抗负电压的方法的流程图，其中该测量使值V_NEG从V_IN的值中获得。该方法可以例如通过控制器30被执行。此外，图3A和图3B是示出了在执行图2的方法期间捕获的数据的图表。在图3A和图3B两者中，纵轴表示电压，而横轴是无量纲的。在图3A中，纵轴的范围为1.70V-3.7V，而在图3B中，纵轴的范围为5.00V-14.0V。图3A和3B中的数据在同一时间被收集，其中占据了横轴上的同一位置的数据点同时被捕获。

当执行该方法的时候，电压源V_IN在由V_N(由图3B上的线308所示出)所表示的一定范围值内扫描(例如，通过控制器30)。在一个示例中，V_IN从8V扫描到14V。通常，当扫描电压V_IN的时候，V_IN的增量阶跃变化(incremental step change)被选择为比整个器件的所需要的分辨率小。因此，如果器件具有0.1V的精度，V_IN的阶跃变化可以是0.05V。在一个实现中，V_IN的阶跃变化是器件总体精度的1/10。在其它实现中，电压V_IN的变化可以是连续的，而没有阶跃变化。

因此，随着N值被设置为1，在步骤100，V_IN被设置为电压V₁。然后，随着V_IN被设置，在步骤102，晶体管12和14两者的V_DS值被测量。晶体管12的V_DS跨过图1所示的节点22和24被测量(例如，通过控制器30)。晶体管14的V_DS跨过图1所示的节点26和28被测量(例如，通过控制器30)。在图3A中，线302表示当扫描V_IN时晶体管12的V_DS以及线304表示当扫描V_IN时晶体管14的V_DS。

在步骤104，两个V_DS值(例如，通过控制器30)被比较，并且，如果晶体管12的所测量的V_DS等于晶体管14的所测量的V_DS(参见图3A上的点306)，V_NEG值在步骤106被确定。在一个实现中，如果测得的电压在特定的阈值电压(例如，0.05V)内，这两个值将被认为是相等的。可替代地，当V_IN从较小的值斜坡上升到较大的值的时候，步骤104可以包括确定晶体管12的V_DS是否等于或大于晶体管14的V_DS。当晶体管12和14的V_DS相等的时候，V_NEG等于当时的器件10的节点24(参照图1)处的负电压。可替代地，当晶体管12的V_DS等于晶体管14的V_DS的时候，V_NEG也等于当时的V_IN减去跨晶体管14的电压的结果的负值。因此，V_NEG等于当时的V_IN减去节点26(参照图1)处的电压之后的负数。

在图3B中，线310显示了随着V_IN的扫描，在图1的节点24处的电压。因此，在点312处的电压(对应于晶体管12和14的V_DS相等处的V_IN值)的负值等于被测量的V_NEG。

然而，如果在步骤104，确定晶体管12和14的V_DS不相等，N值被递增，并且在步骤100，V_IN被设置为新电压，并再次执行检测。以这种方式，V_IN将在一定范围的值上内进行扫描，直到造成晶体管12和14的V_DS相等的V_IN的值被确定。此时，被测试的V_NEG值可以从V_IN值获得。

在图2的方法中，被测量的不同电压(例如，V_IN,以及在图1的器件的节点24和26处的电压)可以使用常规技术和器件被测量。这是可能的，因为这些电压都是正值并且正值的测量不存在与负值测量相同的困难。因此，使用器件100和图2的方法，有可能仅通过对正电压进行测量和分析来获得V_NEG输入的值。例如，这些电压可以直接由外部测试仪器，例如电压表来测量，该外部测试仪器由IC内的其它电路在电路被监测的时候转换到这些节点。

在图2的方法的其它实现中，除了沿着正向扫描电压V_IN，V_IN可以最初被设置为高值。V_IN可以随后经过一定范围的值进行递减，直到确定晶体管12和14的V_DS相等(或确定晶体管14的V_DS大于或等于晶体管12的V_DS)，在此时可以确定V_NEG的值。

图4是显示了图1的器件的第二实现的电路图。器件或电路400包括器件10(图1所示)的组件，并具有被配置以执行由图2所描述方法所需的比较的附加组件。因此，在图4中，器件400包括晶体管12和14。晶体管12和14构造相似，并且因此对相似输入有相似反应。因为晶体管12和14相同的程度影响器件的精确度，晶体管12和14被配置以足够相似，以满足所需的器件400精度要求。

晶体管12的漏极通过被标示为电阻器16的电阻连接到晶体管14的源极。通常，电阻器16的电阻被选择以提供流过晶体管12和14的合适电流。晶体管12的源极被连接到电压源18。电压源18是可控制的，并且可以扫描一定范围的电压(V_IN)。通常，电压源18可以扫描的电压范围是足够大的以能够进行覆盖相应范围的预期待测负电压的测量。

晶体管14的栅极被连接到电压源20，其表示了待测量的负电压(V_NEG)。晶体管14的漏极被连接到接地。

器件400包括差分放大器402，其中差分放大器402的正输入被连接到节点22以及负输入被连接到节点24。差分放大器402被配置为具有增益1，并且因此生成了等于晶体管12的节点22和24(即，V_DS)之间的电压差的输出。差分放大器402的输出被提供给比较器404的负输入。比较器404的正输入被连接到晶体管14的节点26(即，V_DS)。因此，比较器404被配置以比较晶体管12和14的V_DS。

在器件400的操作期间，因此，当比较器404的输出406变为零的时候，该状态表示晶体管12的V_DS等于晶体管14的V_DS。此时，V_NEG值等于器件400的节点24处的负电压，或者可替代地，当晶体管12的V_DS等于晶体管14的V_DS的时候，V_NEG等于V_IN减去节点26处的电压之后的负值。在一个实现中，如图所示，控制器408被连接到电路400的多个节点并且被配置以测量这些节点中的一个或多个处的电压。控制器408也可以被连接到电压源18以控制电压V_IN。控制器408也可以被连接到电压源18并且被配置以控制由源18生成的电压。

控制器408可以包括在与电路400的其余部分所在的IC相同的IC内形成的电路或者可以形成为被连接到电路400的其余部分的单独电路。控制器408可以包括任何组合或被配置以测量，并且在某些情况下，比较从电路400测得的电压的传感器或器件。

控制器408可以被配置以测量输出406处的电压。当该电压变为零(表示晶体管12的V_DS等于晶体管14的V_DS)的时候，控制器408可以被配置以确定电压V_NEG。例如，控制器408可以通过测量器件400的节点24处的电压(并且取该电压的负)或者,可替代地通过确定V_IN和节点26处的电压之间的差值的负值来确定V_NEG值。

然而，在替代实现中，比较器404的输出被用于直接控制电压源18的输出。比较器404将跨晶体管12的电压(该电压通过差分放大器402被转换成接地参考信号)和跨晶体管14的电压进行比较。当跨晶体管12的电压大于跨晶体管14的电压的时候，到比较器404的负输入低于正输入并且比较器404的输出将被驱动为高。随后该高输出可以被提供给电压源18(V_IN)，引起由电压源18输出的电压增加，进而引起跨晶体管12的电压降低。相反，当跨晶体管12的电压小于跨晶体管14的电压的时候，到比较器404的负输入高于正输入和并且比较器404的输出将被驱动为低。随后该低输出可以被提供给电压源18(V_IN)，引起由电压源18输出的电压降低，进而引起跨晶体管12的电压增加。电路在跨晶体管12的电压等于跨晶体管14的电压处达到平衡点。此时，电压V_NEG可以被确定，如本发明所述的。

图5是显示被配置以执行高阻抗负电压测量的替代器件的电路图。器件或电路500包括被配置以测量两个不同负电压的两个级，虽然其他器件可以被构造为包括任何数量的级。

器件500包括晶体管512、514和516。在一个实现中，晶体管512、514和516是p-型金属氧化物半导体(PMOS)场效应晶体管(FET)。晶体管512、514和516构造相似，所以对相似输入有相似反应。因为晶体管512、514和516的相同程度影响器件的精确度，晶体管512、514和516被配置以足够相似，以满足所需的器件500精度要求。

晶体管512的漏极通过电阻被连接到晶体管514和516的源极，在这种情况下，该电阻由晶体管518提供。鉴于预期操作条件，晶体管518被配置以提供流过晶体管512、514和516的适当的电流。这是通过将晶体管518的栅极连接到适当的电压来实现的。

晶体管512的源极被连接到电压源V_IN。V_IN可以扫描一定范围的电压。通常，电压范围是足够大的以能够进行覆盖了相应范围的预期待测负电压的测量。晶体管12的栅极被连接到接地。

晶体管514的栅极被连接到待测量的第一负电压(V_NEG1)并且晶体管516的栅极被连接到待测量的第二负电压(V_NEG2)。

晶体管514的漏极通过晶体管520被连接到接地并且晶体管516的漏极通过晶体管522被连接到接地。晶体管520的栅极被连接到第一选择输入(SELECT1)并且晶体管522的栅极被连接到第二选择输入(SELECT2)。因此，通过有选择地将SELECT1或SELECT2设置为高值，晶体管520或晶体管522可以被置为导电模式。

器件500包括差分放大器524，其中差分放大器524的正输入被连接到节点528以及负输入被连接到节点530。差分放大器524被配置为具有增益1，并且因此生成了等于晶体管512的节点528和530之间的电压差(即，V_DS)的输出。差分放大器524的输出被提供给比较器526的负输入。比较器526的正输入被连接到晶体管514和516的节点532(即，V_DS)。

因此，根据输入SELECT1或SELECT2的值，比较器526被配置以比较晶体管512和晶体管514或516的V_DS。例如，当SELECT1为高并且SELECT2为低的时候，晶体管520被接通，而晶体管522被断开。在这种情况下，比较器526被配置以比较晶体管512和514的V_DS。相反，当SELECT1为低并且SELECT2为高的时候，晶体管520被断开，而晶体管522被接通。在这种情况下，比较器526被配置以比较晶体管512和516的V_DS。

控制器534被连接到电路500的多个节点。控制器534可以包括在与电路500的其余部分所处的IC相同的IC内形成的电路或者可以被形成为被连接到电路500的其余部分的单独电路。控制器534可以包括任何组合或被配置以测量，并且在某些情况下，比较从电路500测得的电压的传感器或器件。如图所示，控制器534被配置以给电路500提供输入电压V_IN，分别测量节点530和532处的电压V₁和V₂，以及输出OUT并且提供输入SELECT1和SELECT2。

因此，在器件500的操作期间，通过将SELECT1或SELECT2设置为高值，V_NEG1或V_NEG2的值根据本发明所述的方法可以(例如，通过控制器534)被测量。

例如，为了测量V_NEG1的值，控制器534首先将SELECT1设置为高值并且将SELECT2设置为低值(这接通晶体管520并断开晶体管522)。随后，控制器534在一定范围的值上扫描V_IN。当比较器526的输出变为零(在节点OUT通过控制器534测量)的时候，这表示晶体管512的V_DS等于晶体管514的V_DS。此时，V_NEG1的值等于在器件500的节点530处的电压的负值，或者可替代地，等于V_IN减去节点532处的电压之后的负值。因此，控制器534可以通过测量电压V1(并且取该电压的负)来确定V_NEG1的值，或者取V_IN减去电压V2之后的负值来确定V_NEG1的值。注意，当使用电压V1确定V_NEG1的时候，控制器534可以不连接到V2，并且从而不连接到电路500的节点532。相反，当使用电压V2确定V_NEG1的时候，控制器534可以不连接到V1，并且从而不连接到电路500的节点530。

为了测量V_NEG2的值，SELECT2首先被设置为高值并且SELECT2被设置为低值(这断开晶体管520并接通晶体管522)。随后，V_IN可以在一定范围的值上扫描。当比较器526的输出变为零的时候，这表示晶体管512的V_DS等于晶体管516的V_DS。在那时，V_NEG2的值等于在器件500的节点530处的电压的负值，或者可替代地，等于V_IN减去节点532处的电压之后的负值。因此，控制器534可以通过测量电压V1(并取该电压的负值)来确定V_NEG2的值，或者通过取V_IN减去电压V2之后的负值来确定V_NEG2的值。

以这种方式，单一器件可以被用于测量多个负电压值。基于图5所示出的电路设计，这将有可能给器件添加平行于晶体管516和522并且具有相应输入(例如，SELECTN和VNEGN)的附加级，以允许附加的负电压被器件500测量。

在一个实现中，本发明公开提供了一种使用包括了第一晶体管和第二晶体管的器件测量负电压的方法。所述第一晶体管耦合于所述第二晶体管以及所述负电压被提供给所述第二晶体管的栅极。所述方法包括将所述第一晶体管的源极的电压设置为第一电源电压，并且当所述第一晶体管的所述源极的所述电压被设置为所述第一电源电压以及通过所述第一晶体管的电流等于通过所述第二晶体管的电流的时候，将所述第一晶体管的第一源极-漏极电压与所述第二晶体管的第二源极-漏极电压进行比较。所述方法包括当所述第一晶体管的所述源极的所述电压被设置为所述第一电源电压以及所述第一晶体管的所述第一源极-漏极电压等于所述第二晶体管的所述第二源极-漏极电压并且通过所述第一晶体管的所述电流等于通过所述第二晶体管的所述电流的时候，通过确定所述器件的节点的电压来确定所述负电压的值。

在另一个实现中，本发明公开提供了一种使用包括了第一晶体管和第二晶体管的器件测量负电压的方法。所述第一晶体管耦合于所述第二晶体管以及所述负电压被提供给所述第二晶体管的栅极。所述方法包括给所述器件的源极输入提供多个电压，并且对于所述多个电压的每个电压，确定跨所述第一晶体管的第一电压是否等于跨所述第二晶体管的第二电压，并且当跨所述第一晶体管的所述第一电压等于跨所述第二晶体管的所述第二电压的时候，通过测量所述器件的正电压大小来确定所述负电压。

在另一个实现中，本发明公开提供了包括了第一晶体管的器件。所述第一晶体管包括被连接到接地电压端子的栅极，被配置以连接到可变电压源的源极，以及被连接到电阻的第一端子的漏极。所述器件包括第二晶体管。所述第二晶体管包括被配置以连接到负电压的栅极，被连接到所述电阻的第二端子的源极，以及被连接到所述接地电压端子的漏极。其中，当所述接地电压端子被连接到接地电压以及所述第一晶体管的第一源极-漏极电压等于所述第二晶体管的第二源极-漏极电压的时候，所述第一晶体管的所述漏极的电压的大小等于所述负电压的大小。

虽然本发明公开描述了具体示例、实施例等等，在不脱离如随附的权利要求书所陈述的本发明范围的情况下，可以进行各种修改以及变化。例如，虽然本发明所描述的示例性方法、器件以及系统与上述提到的器件的配置进行结合，本领域技术人员将很容易地认识到示例性方法、器件以及系统可以被用于其它方法、器件以及系统并且可以被配置以对应于所需的其它示例性方法、器件以及系统。而且，虽然上述详细说明书中陈述了至少一个实施例，却存在很多变体。因此，说明书以及附图被认为是说明性的而不是限制性的，并且所有这些修改旨在被列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或针对问题的解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或本质的特征或元素。

Claims

1.一种使用包括第一晶体管和第二晶体管的器件测量负电压的方法，所述第一晶体管耦合于所述第二晶体管并且所述负电压被提供给所述第二晶体管的栅极，所述方法包括：

将所述第一晶体管的源极的电压设置为第一电源电压；

当所述第一晶体管的所述源极的所述电压被设置为所述第一电源电压并且通过所述第一晶体管的电流等于通过所述第二晶体管的电流时，将所述第一晶体管的第一源极-漏极电压与所述第二晶体管的第二源极-漏极电压进行比较；以及

当所述第一晶体管的所述源极的所述电压被设置为所述第一电源电压并且所述第一晶体管的所述第一源极-漏极电压等于所述第二晶体管的所述第二源极-漏极电压并且通过所述第一晶体管的所述电流等于通过所述第二晶体管的所述电流时，通过确定所述器件的节点的电压来确定所述负电压的值。

2.根据权利要求1所述的方法，其中确定所述器件的所述节点的所述电压：包括测量所述第一晶体管的漏极的电压。

3.根据权利要求1所述的方法，其中确定所述器件的所述节点的所述电压包括：测量所述第二晶体管的源极的电压。

4.根据权利要求3所述的方法，其中确定所述器件的所述节点的所述电压包括：从所述第一电源电压减去所述第二晶体管的所述源极的所述电压。

5.根据权利要求1所述的方法，其中所述第一晶体管的栅极耦合于接地电压端子。

6.根据权利要求1所述的方法，包括，当所述第一晶体管的所述源极的所述电压被设置为所述第一电源电压并且所述第一晶体管的所述第一源极-漏极电压不等于所述第二晶体管的所述第二源极-漏极电压时：

将所述第一晶体管的所述源极的所述电压设置为第二电源电压；以及

当所述第一晶体管的所述源极的所述电压被设置为所述第二电源电压时，将所述第一晶体管的第一源极-漏极电压与所述第二晶体管的第二源极-漏极电压进行比较。

7.根据权利要求6所述的方法，包括经过一定范围的电压值扫描所述第一晶体管的所述源极的所述电压。

8.根据权利要求1所述的方法，其中当所述第一晶体管的所述第一源极-漏极电压和所述第二晶体管的所述第二源极-漏极电压之间的差值在预定阈值内时，所述第一晶体管的所述第一源极-漏极电压等于所述第二晶体管的所述第二源极-漏极电压。

9.一种使用包括第一晶体管和第二晶体管的器件测量负电压的方法，所述第一晶体管耦合于所述第二晶体管并且所述负电压被提供给所述第二晶体管的栅极，所述方法包括：

向所述器件的输入端提供多个电压；

对于所述多个电压中的每个电压，确定跨所述第一晶体管的第一电压是否等于跨所述第二晶体管的第二电压；以及

当跨所述第一晶体管的所述第一电压等于跨所述第二晶体管的所述第二电压时，通过确定所述器件的正电压的大小来确定所述负电压。

10.根据权利要求9所述的方法，其中所述第一晶体管的栅极耦合于接地电压端子。

11.根据权利要求9所述的方法，其中所述输入端被连接到所述第一晶体管的源极。

12.一种器件，包括：

第一晶体管，所述第一晶体管包括：

被连接到接地电压端子的栅极，

被配置以连接到可变电压源的源极，以及

被连接到电阻的第一端子的漏极；

第二晶体管，所述第二晶体管包括：

被配置以连接到负电压的栅极，

被连接到所述电阻的第二端子的源极，以及

被连接到所述接地电压端子的漏极；以及

其中，当所述接地电压端子被连接到接地电压并且所述第一晶体管的第一源极-漏极电压等于所述第二晶体管的第二源极-漏极电压时，所述第一晶体管的所述漏极的电压的大小等于所述负电压的大小。

13.根据权利要求12所述的器件，其中所述电阻包括电阻器。

14.根据权利要求13所述的器件，其中所述电阻器的电阻是100千欧姆。

15.根据权利要求12所述的器件，其中所述电阻包括第三晶体管，其中所述第三晶体管的栅极被配置以连接到恒定电压。

16.根据权利要求12所述的器件，其中所述第一晶体管和所述第二晶体管是P-型金属氧化物半导体(PMOS)场效应晶体管(FET)。

17.根据权利要求12所述的器件，包括差分放大器，所述差分放大器包括：

被连接到所述第一晶体管的所述源极的第一输入端；以及

被连接到所述第一晶体管的所述漏极的第二输入端。

18.根据权利要求12所述的器件，包括比较器，所述比较器包括：

被连接到所述差分放大器的输出端的第一输入端；以及

被连接到所述第二晶体管的所述源极的第二输入端。

19.根据权利要求12所述的器件，其中所述负电压在-9伏和-7伏之间。

20.根据权利要求12所述的器件，包括：

第四晶体管，所述第四晶体管的源极被连接到所述第二晶体管的所述源极，并且所述第四晶体管的栅极设置为第二负电压；以及

输入端，被配置以能够选择性测量所述第二负电压的任一负电压。