CN104409323B - 一种微波薄膜电阻制造方法 - Google Patents

一种微波薄膜电阻制造方法 Download PDF

Info

Publication number
CN104409323B
CN104409323B CN201410616441.4A CN201410616441A CN104409323B CN 104409323 B CN104409323 B CN 104409323B CN 201410616441 A CN201410616441 A CN 201410616441A CN 104409323 B CN104409323 B CN 104409323B
Authority
CN
China
Prior art keywords
resistance
film resistor
trimming
manufacture method
precision
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410616441.4A
Other languages
English (en)
Other versions
CN104409323A (zh
Inventor
王进
马子腾
许延峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201410616441.4A priority Critical patent/CN104409323B/zh
Publication of CN104409323A publication Critical patent/CN104409323A/zh
Application granted granted Critical
Publication of CN104409323B publication Critical patent/CN104409323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明提出了一种微波薄膜电阻制造方法,包括以下步骤:步骤(101)、分类电阻,把电阻分成低精度电阻和高精度电阻;步骤(102)、低精度电阻采用高方阻设计;步骤(103)、高精度电阻采用低方阻设计;步骤(104)、绘制电阻及电路图形;步骤(105)、采用薄膜工艺制作薄膜电阻;步骤(106)、采用热氧化法调阻低精度电阻;步骤(107)、采用阳极氧化法调阻高精度电阻。本发明的微波薄膜电阻制造方法,通过采用不等方阻设计方法,降低高精度电阻阻值,避免了热氧化调阻后其电阻阻值出现超差;采用热氧化法和阳极氧化法分步调阻,既提高了调阻效率又满足了电阻精度要求,具有很好的推广使用价值。

Description

一种微波薄膜电阻制造方法
技术领域
本发明涉及集成电路工艺技术领域,特别涉及一种微波薄膜电阻制造方法。
背景技术
微波混合集成电路主要是将电阻、电容乃至电感等元件集成在以陶瓷宝石为介质材料的电路中,并采用金属孔接地以及空气桥、介质跨接等工艺实现接地、跨接和互联,实现更高集成度的产品电路。薄膜电阻的集成是其中重要的一个环节。在薄膜电阻加工过程中要对电阻阻值进行调阻以达到设计的阻值要求。如何精确快速的调阻成为薄膜电阻集成的关键工艺技术。
微波薄膜电阻的制作,分为设计和薄膜电阻加工两个部分。薄膜电阻一般以方阻来计算设计电阻,方阻的概念可以帮助我们简化对薄膜电阻理论设计的理解。长宽相等的正方形电阻膜的电阻称作为方电阻。电阻器的电阻值R可用下式求出:
ρ为电阻膜的体电阻率;L为电阻膜的长度;W为电阻膜的宽度;d为电阻膜的厚度。从上述公式中可知,对正方形薄膜电阻来说,因L=W,所以其阻值仅与电阻膜的性质有关系,而与正方形的尺寸无关,这就称之为方电阻或简称方阻。微波混合集成电路电阻值计算公式为:电阻=方阻值×电阻长/电阻宽。
对于同一电路的微波薄膜电阻设计通常采用等方阻设计,一般采用的方阻为50欧姆/方。通过调整电阻长宽比例来达到需要的阻值要求。在加工过程中由于溅射方阻不均匀带来的加工方阻偏差,同时刻蚀过程也会带来电阻长宽尺寸的偏差,如果采用50欧姆/方薄膜电阻来加工,就会出现阻值超差的问题。为了避免薄膜电阻超差,我们在实际加工过程中通常降低加工方阻,一般采用加工方阻为45欧姆左右,保证光刻腐蚀出来电阻不会大于设计要求阻值,然后再通过薄膜调阻工艺把电阻阻值精确调阻到位。
常用的调阻方法有热氧化调阻和阳极氧化调阻。阳极氧化调阻采用电解液在加电的条件下与电阻反应,生成电阻率较高的电阻氧化物质,以此来达到调节阻值的目的。阳极氧化调阻精度高一般能够达到±1%,能够满足高精度电阻的加工要求,但只能逐个的对电阻进行调阻加工,调阻效率低下。
热氧化调阻是通过加热的方法,使电阻薄膜与空气中的氧气反应生成电阻率更大的氧化膜,以此来调高电阻值。热氧化调阻法可以实现整片电路的电阻同步调阻,调阻效率高,但调阻精度差一般在±5%,适合加工阻值精度要求不高的薄膜电阻。
目前微波薄膜电路电阻设计一般采用等方阻设计,然后在加工过程中采用低加工方阻加工。再通过调阻精确调阻到需要的阻值。由于热氧化调阻可以实现整片电路电阻的同步调阻,调阻效率高,但调阻精度差,适合加工阻值精度要求不高的薄膜电阻。因此对于电阻精度要求低的电路我们通常采用整片热氧化调阻的方法调阻。但是如果在薄膜电路中同时含有高精度和低精度的功能电阻时,由于采用等方阻设计,如果采用整片热氧化调阻的方法加工,虽然能够满足低精度电阻的调阻要求,提高调阻效率。但是由于调阻精度低,高精度要求的电阻阻值容易超差,无法满足调阻要求。只能采用调阻精度高的阳极氧化法,对每个电阻单独的进行调阻加工,满足调阻精度要求,同时牺牲了调阻效率。
发明内容
本发明的目的是提供一种微波薄膜电阻制造方法,解决薄膜电路加工制作过程中电阻调阻精度和效率不能兼顾的问题。
本发明的技术方案是这样实现的:
一种微波薄膜电阻制造方法,包括以下步骤:
步骤(101)、分类电阻,把电阻分成低精度电阻和高精度电阻;
步骤(102)、低精度电阻采用高方阻设计;
步骤(103)、高精度电阻采用低方阻设计;
步骤(104)、绘制电阻及电路图形;
步骤(105)、采用薄膜工艺制作薄膜电阻;
步骤(106)、采用热氧化法调阻低精度电阻;
步骤(107)、采用阳极氧化法调阻高精度电阻。
可选地,所述步骤(101)中,根据电阻阻值精度要求把同一电路中所有电阻进行分类,对于标称电阻值允许偏差范围大于±10%的电阻定义为低精度电阻,对于标称电阻值允许偏差范围小于±10%的电阻定义为高精度电阻。
可选地,所述步骤(102)中,对低精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R,确定需要的常用方阻值Q,薄膜电路常用方阻一般为50欧姆/方或100欧姆/方,本发明把常用方阻定义为高方阻;然后根据电阻计算公式R=Q×L/M,通过电阻需要长度尺寸L,计算出来电阻宽度尺寸M,或者根据宽度尺寸M计算出长L,最终确定电阻的图形尺寸。
可选地,所述步骤(103)中,对高精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R1,确定常用方阻值Q,高精度方阻大小为低精度电阻设计所用常用方阻的70~80%,由于低于常用方阻,定义为低方阻Q1。然后根据电阻计算公式R1=Q1×L/M,通过需要长度尺寸L,计算出来宽度尺寸M,或者根据宽度尺寸M计算出长L,最终确定电阻的图形尺寸。
可选地,高精度方阻大小为低精度电阻设计所用常用方阻的75%。
可选地,所述步骤(104)中,根据步骤(102)、(103)两个步骤中计算的电阻尺寸,绘制需要的电阻图形,同时绘制非电阻部分的电路图形,形成最终的薄膜电路图形,同时根据设计的薄膜电路图形制作光刻用掩膜胶版。
可选地,所述步骤(105)中,采用薄膜加工工艺用步骤(104)中制作的光刻掩膜胶版制作薄膜电阻,包括基片清洗、溅射镀膜、光刻、电镀步骤。
可选地,所述步骤(105)中,溅射步骤制作的电阻膜为TaN电阻膜,溅射电阻方阻为常用方阻Q的85~95%。
可选地,溅射电阻方阻为常用方阻Q的90%。
可选地,所述步骤(105)中,光刻步骤具体包括:在基片上涂胶——前烘——曝光——显影——后烘——刻蚀——去胶,最终形成电阻膜层。
可选地,所述步骤(106)中,对薄膜电阻进行调阻,采用热氧化调阻的方法,把整个基片上所有低精度的电阻修正到位。
可选地,所述步骤(107)中,热氧化调阻后,采用阳极氧化调阻的方法,对基片上高精度的电阻逐个修正到位。
本发明的有益效果是:
(1)通过采用不等方阻设计方法,降低高精度电阻阻值,避免了热氧调阻后其电阻阻值出现超差;
(2)同时采用热氧化法和阳极氧化法分步调阻,既提高了调阻效率又满足了电阻精度要求,具有很好的推广使用价值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明微波薄膜电阻制造方法的流程图;
图2为本发明微波薄膜电阻的电路设计局部图;
图3为本发明微波薄膜电阻的电路设计整体图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种微波薄膜电阻制造方法,通过采用不等方阻的设计方法,低精度电阻采用高方阻设计,高精度电阻采用低方阻设计,降低高精度电阻阻值,避免了热氧化调阻后其电阻阻值出现超差;然后采用热氧化整片调阻低精度电阻,再采用阳极氧化调阻高精度电阻,提高调阻效率同时满足了电阻精度的要求。
如图1所示,本发明提供的一种微波薄膜电阻设计方法的流程图,该方法包括以下步骤:
步骤101、分类电阻,把电阻分成低精度电阻和高精度电阻;
步骤102、低精度电阻采用高方阻设计;
步骤103、高精度电阻采用低方阻设计;
步骤104、绘制电阻及电路图形;
步骤105、采用薄膜工艺制作薄膜电阻;
步骤106、采用热氧化法调阻低精度电阻;
步骤107、采用阳极氧化法调阻高精度电阻。
上述步骤101中,根据电阻阻值精度要求把同一电路中所有电阻进行分类,对于标称电阻值允许偏差范围大于±10%的电阻定义为低精度电阻,对于标称电阻值允许偏差范围小于±10%的电阻定义为高精度电阻。
上述步骤102中,对低精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R,确定需要的常用方阻值Q,薄膜电路常用方阻一般为50欧姆/方或者100欧姆/方,本发明将常用方阻定义为高方阻;然后根据电阻计算公式R=Q×L/M,通过电阻需要长度尺寸L,计算出来电阻宽度尺寸M,或者根据宽度尺寸M计算出长L,最终确定电阻的图形尺寸。
上述步骤103中,对高精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R1,确定常用方阻值Q,高精度方阻大小为低精度电阻设计所用常用方阻的70~80%,由于低于常用方阻,将其定义为低方阻Q1;然后根据电阻计算公式R1=Q1×L/M,通过需要长度尺寸L,计算出来宽度尺寸M,或者根据宽度尺寸M计算出长L,最终确定电阻的图形尺寸。优选地,高精度方阻大小为低精度电阻设计所用常用方阻的75%。
上述步骤104中,采用薄膜加工工艺制作薄膜电阻,根据步骤102、103两个步骤中所计算出电阻尺寸,绘制需要的电阻图形,同时绘制非电阻部分的电路图形,形成最终的薄膜电路图形,同时根据设计的薄膜电路图形制作光刻用掩膜胶版。
上述步骤105中,采用薄膜加工工艺用步骤(104)中制作的光刻掩膜胶版制作薄膜电阻,包括基片清洗、溅射镀膜、光刻、电镀等几个工序。
上述溅射镀膜工序中,溅射膜层结构为TaN/TiW/Au,制作的电阻膜为TaN电阻膜。溅射电阻方阻为常用方阻Q的85~95%,优选90%。
上述光刻工序的具体步骤包括:在基片上涂胶——前烘——曝光——显影——后烘——刻蚀——去胶,最终形成电阻膜层。
上述步骤106中,对薄膜电阻进行调阻,采用热氧化调阻的方法,把整个基片上所有低精度的电阻一次修正到位,大幅度提高调阻效率。
上述步骤107中,热氧化调阻后,采用阳极氧化调阻的方法,对基片上高精度的电阻逐个修正到位,保证高精度电阻的调阻精度,确保高精度电阻不会超差。
通过不等方阻设计,热氧化和阳极化调阻实现了含有不同精度要求同一薄膜电路电阻精确调阻,调阻效率大幅提高,成品率加工质量都得到了很好的保证。
下面结合图2和图3对本发明的微波薄膜电阻制造方法的一个具体实施例进行详细说明。
如图2所示,步骤101,分类电阻:R1、R2为负载匹配电阻,精度要求±2%以内,R3-5为偏置电阻,精度要求±15%。
步骤102,图2中薄膜电路低精度电阻为R3-5,首先根据电路功能需求计算出电阻值R3=50Ω,R3=75Ω,R3=25Ω;确定需要的常用方阻值Q,设置为50欧姆/方;确定电阻长度为0.3mm,根据方阻计算公式R=Q×L/M,计算电阻需要长度尺寸L,R3电阻长度为0.3mm,R4电阻长度为0.45mm,R5电阻长度为0.15mm。
步骤103,图2中薄膜电路高精度电阻为R1-2,首先根据电路功能需求计算出电阻值R1=R2=50Ω,确定需要的常用方阻值Q,我们设置为50欧姆/方,采用低方阻设计为常用方阻的75%;确定电阻宽度为0.64mm,最后根据方阻计算公式R=Q×75%×L/M,计算出来宽度尺寸M为0.48mm。
步骤104,根据步骤102、103两个步骤中所计算出电阻尺寸,绘制需要的电阻图形,同时绘制非电阻部分的电路图形,形成最终的薄膜电路图形;同时根据设计的薄膜电路图形制作光刻用掩膜胶版,如图3所示。
步骤105,采用薄膜加工工艺制作薄膜电阻,选用材料为纯度99.6%氧化铝陶瓷,尺寸为50mm×50mm方片,厚度为0.638mm。
采用薄膜加工工艺用步骤(104)中制作的光刻掩膜胶版制作薄膜电阻,包括基片清洗、溅射镀膜、光刻、电镀等几个工序。
上述溅射镀膜工序中,溅射膜层结构为TaN/TiW/Au,制作的电阻膜为TaN电阻膜。溅射电阻方阻为常用方阻Q的90%即45欧姆/方,溅射片方阻均匀性在2%以内,调阻前电阻为R=50欧姆/方×90%×L/M×溅射方阻偏差。
上述光刻工序的具体步骤包括:在基片上涂胶——前烘——曝光——显影——后烘——刻蚀——去胶,最终形成电阻膜层。
上述电镀工序一般电镀金层厚度为3-5微米。
步骤106,采用热氧化法调阻低精度电阻。把电镀后的薄膜电阻电路放置在石墨加热板上,进行热氧化调阻。石墨加热板表面温度均匀且精确可调,设置温度为350-500度。加热5-10s后用万用表对薄膜电阻进行测量,如电阻值未达到设计要求,需要再次加热调阻,直到阻值达到设计值。
步骤106,采用热氧化法调阻低精度电阻;由于溅射方阻为设计方阻的88-92%,电阻加工形成过后的R3电阻值为44-46欧姆,R4电阻值为66-69欧姆,R4电阻为22-23欧姆。热氧化调阻精度为5%,R3最大偏差计算为最大值50/44×46×1.05=54.8欧姆,最小值50/46×44×0.95=45.4欧姆,能够保证调阻最终精度在±15%。同样R4-5也能保证其最终调阻精度在±10%。这样就能对整个基片上所有低精度R3-5电阻共36个电阻,一次修正到位,如图3所示,大幅度提高调阻效率。
步骤(107),采用阳极氧化法调阻高精度电阻。用连接直流电源的调阻探针台对高精度电阻进行阳极化调阻。阳极氧化调阻所用电解液为草酸、乙二醇的水溶液。首先将待调电阻放在探针台上,用毛笔粘附浸有少许电解液的滤纸平整的放在电阻上,滤纸大小以恰好盖住待调电阻为宜。用毛笔或刀片蘸取适量电解液,滴到滤纸上,使其饱和。滤纸的大小要合适,滤纸过大、电解液过多易产生漏电现象,滤纸过小、电解液过少会导致氧化不均匀;然后将连接电源正极的探针与电阻相连接,连接负极的探针与浸有电解液的滤纸相互连接。逐渐升高电压,使电阻氧化阻值升高,并用万用表检测电阻阻值的变化,直到被调电阻阻值达到图纸要求值,马上将电压调为零完成电阻的调阻修正。
步骤(107),采用阳极氧化法调阻高精度电阻。由于高精度电阻采用75%Q常用方阻设计为37.5欧姆,溅射方阻为常用方阻的88-92%,因此实际方阻为常用方阻的73-77%。光刻加过后的R1-2电阻值为36.5-38.5欧姆,热氧化调阻精度为10%,经过热氧化后R1-2最大偏差计算为最大值50/44×38.5×1.05=45.9欧姆,最小值50/46×36.5×0.95=37.6欧姆。R4电阻都不会超过设计值50欧姆,能够确保高精度电阻不会超差。
热氧化调阻后,采用阳极氧化调阻的方法,对基片上高精度的R1-2电阻逐个修正到位,阳极氧化调阻精度为±1%,能够保证高精度电阻±2%的调阻精度。
本发明的微波薄膜电阻制造方法,通过采用不等方阻设计方法,降低高精度电阻阻值,避免了热氧调阻后其电阻阻值出现超差;同时采用热氧化法和阳极氧化法分步调阻,既提高了调阻效率又满足了电阻精度要求,具有很好的推广使用价值。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种微波薄膜电阻制造方法,其特征在于,包括以下步骤:
步骤(101)、分类电阻,把电阻分成低精度电阻和高精度电阻,对于标称电阻值允许偏差范围大于±10%的电阻定义为低精度电阻,对于标称电阻值允许偏差范围小于±10%的电阻定义为高精度电阻;
步骤(102)、低精度电阻采用高方阻设计;
步骤(103)、高精度电阻采用低方阻设计;
步骤(104)、绘制电阻及电路图形;
步骤(105)、采用薄膜工艺制作薄膜电阻;
步骤(106)、采用热氧化调阻的方法,把整个基片上所有低精度电阻修正到位;
步骤(107)、采用阳极氧化调阻的方法,对基片上高精度电阻逐个修正到位。
2.如权利要求1所述的一种微波薄膜电阻制造方法,所述步骤(102)中,对低精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R,确定常用方阻值Q,常用方阻定义为高方阻;然后根据电阻计算公式R=Q×L/M,通过电阻需要长度尺寸L,计算出来电阻宽度尺寸M,或者根据宽度尺寸M计算出长L,最终确定电阻的图形尺寸。
3.如权利要求1所述的一种微波薄膜电阻制造方法,所述步骤(103)中,对高精度电阻进行尺寸设计,首先根据电路功能需求计算出电阻值R1,确定常用方阻值Q,高精度方阻大小为低精度电阻设计所用常用方阻的70~80%,定义为低方阻Q1;然后根据电阻计算公式R1=Q1×L/M,通过需要长度尺寸L,计算出来宽度尺寸M,或者根据宽度尺寸M计算出长度尺寸L,最终确定电阻的图形尺寸。
4.如权利要求1所述的一种微波薄膜电阻制造方法,所述步骤(104)中,根据步骤(102)、(103)两个步骤中计算的电阻尺寸,绘制需要的电阻图形,同时绘制非电阻部分的电路图形,形成最终的薄膜电路图形,同时根据设计的薄膜电路图形制作光刻用掩膜胶版。
5.如权利要求1所述的一种微波薄膜电阻制造方法,所述步骤(105)中,采用薄膜加工工艺用步骤(104)中制作的光刻掩膜胶版制作薄膜电阻,包括基片清洗、溅射镀膜、光刻、电镀步骤。
6.如权利要求5所述的一种微波薄膜电阻制造方法,所述步骤(105)中,溅射镀膜步骤制作的电阻膜为TaN电阻膜,溅射电阻方阻为常用方阻Q的85~95%。
7.如权利要求5所述的一种微波薄膜电阻制造方法,所述步骤(105)中,光刻步骤具体包括:在基片上涂胶——前烘——曝光——显影——后烘——刻蚀——去胶,最终形成电阻膜层。
CN201410616441.4A 2014-10-24 2014-10-24 一种微波薄膜电阻制造方法 Active CN104409323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410616441.4A CN104409323B (zh) 2014-10-24 2014-10-24 一种微波薄膜电阻制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410616441.4A CN104409323B (zh) 2014-10-24 2014-10-24 一种微波薄膜电阻制造方法

Publications (2)

Publication Number Publication Date
CN104409323A CN104409323A (zh) 2015-03-11
CN104409323B true CN104409323B (zh) 2017-05-24

Family

ID=52646940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410616441.4A Active CN104409323B (zh) 2014-10-24 2014-10-24 一种微波薄膜电阻制造方法

Country Status (1)

Country Link
CN (1) CN104409323B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719783A (zh) * 2015-07-23 2016-06-29 中国电子科技集团公司第四十一研究所 微波电路用薄膜电阻调节装置及其调节方法
CN105047152A (zh) * 2015-08-05 2015-11-11 昆山龙腾光电有限公司 显示模组
CN106057785B (zh) * 2016-05-18 2018-08-14 中国电子科技集团公司第四十一研究所 在介质基片的同一平面上集成TaN材料两种方阻互连薄膜电阻的方法
CN107086103B (zh) * 2017-05-03 2018-08-14 中国振华集团云科电子有限公司 薄膜电阻的调阻工艺方法与薄膜电阻制造工艺方法
CN111863365B (zh) * 2019-04-28 2022-04-26 深圳市杰普特光电股份有限公司 调阻机及其调阻方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318701A (ja) * 1987-06-22 1988-12-27 Murata Mfg Co Ltd チップ型抵抗器
JPH01164001A (ja) * 1987-12-21 1989-06-28 Yamatake Honeywell Co Ltd 薄膜抵抗素子
CN1735475A (zh) * 2002-11-21 2006-02-15 圣明纳-Sci公司 电阻器的激光微调
CN101071766A (zh) * 2007-05-29 2007-11-14 中国科学院上海微系统与信息技术研究所 阳极氧化工艺控制氮化钽埋置薄膜电阻精度的方法
CN103021609A (zh) * 2012-10-23 2013-04-03 中国兵器工业集团第二一四研究所苏州研发中心 大规模厚膜电阻网络的设计方法
CN103606520A (zh) * 2013-11-25 2014-02-26 中国电子科技集团公司第四十一研究所 一种薄膜电路测试用金属保护膜的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318701A (ja) * 1987-06-22 1988-12-27 Murata Mfg Co Ltd チップ型抵抗器
JPH01164001A (ja) * 1987-12-21 1989-06-28 Yamatake Honeywell Co Ltd 薄膜抵抗素子
CN1735475A (zh) * 2002-11-21 2006-02-15 圣明纳-Sci公司 电阻器的激光微调
CN101071766A (zh) * 2007-05-29 2007-11-14 中国科学院上海微系统与信息技术研究所 阳极氧化工艺控制氮化钽埋置薄膜电阻精度的方法
CN103021609A (zh) * 2012-10-23 2013-04-03 中国兵器工业集团第二一四研究所苏州研发中心 大规模厚膜电阻网络的设计方法
CN103606520A (zh) * 2013-11-25 2014-02-26 中国电子科技集团公司第四十一研究所 一种薄膜电路测试用金属保护膜的制备方法

Also Published As

Publication number Publication date
CN104409323A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104409323B (zh) 一种微波薄膜电阻制造方法
CN106104710B (zh) 贴片电阻器及其制造方法
CN103716985A (zh) 一种玻璃基线路板及其制造方法
CN110265214A (zh) 一种薄膜电感器的制作工艺以及薄膜电感器
Yao et al. Ni/YSZ pattern anodes fabrication and their microstructure and electrochemical behavior changes in H2–H2O environments
CN103325507A (zh) 一种高稳定性的薄膜电阻器及其制造方法
CN106601480A (zh) 一种高温高频聚酰亚胺片式薄膜电容器及其制作工艺
US20080093744A1 (en) Anodization
CN105241918A (zh) 一种低温热导率测量方法
WO2016173311A1 (zh) 一种砷化镓基半导体器件的制作方法
CN107331487B (zh) 一种用于高温环境的TaN薄膜电阻及其制备方法
CN110484938A (zh) 一种真空器件用的耐高温的互作用电路零部件的加工方法
CN110846710A (zh) 一种铜材料表面的电化学抛光方法
CN103687298B (zh) 电气膜体的制造方法
CN107177866B (zh) 金属基底上制备微射频t形功分器的方法
CN102709014A (zh) 片式薄膜分压器制作方法
TWI555038B (zh) A negative temperature coefficient thermistor manufacturing method using a thick film material having a low resistivity and a high resistance temperature coefficient
CN107492427B (zh) 一种薄膜电阻阻值调节装置及其调节方法
CN111192733A (zh) 一种耐冲击晶片电阻器及其制作方法
JP2010272713A (ja) 薄膜チップ抵抗器の製造方法
JPH03173101A (ja) 薄膜抵抗体
CN102856245A (zh) 一种铁氧体基底薄膜电路的高效率光刻制作方法
CN214226652U (zh) 一种片式薄膜电阻器
CN107863317A (zh) 带有局部金属支撑的超薄THz薄膜电路加工方法及薄膜电路
JPS5840321B2 (ja) 薄膜抵抗体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190314

Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Huangdao Xiangjiang Road 266555 Shandong city of Qingdao Province, No. 98

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Shandong, Qingdao

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.

CP03 Change of name, title or address