发明内容
基于此,有必要提供一种有利于设备体积小型化设计且成本低的集成高压开关管的集成电路。
此外,还提供一种测试开关卡电路。
一种集成高压开关管的集成电路,包括数量相等且相互配合的P型高压开关管和N型高压开关管,所述N型高压开关管的高电位端与P型高压开关管的低电位端连接;所述N型高压开关管的控制端与P型高压开关管的控制端分别用于外接不同的程控开关,所述P型高压开关管的高电位端用于外接程控电源,所述N型高压开关管的低电位端用于外接导通测量电路和绝缘测量电路。
在其中一个实施例中,还包括ESD防护器件,所述ESD防护器件数量与所述P型高压开关管和N型高压开关管的总数量相等,所述ESD防护器件的一端与P型高压开关管或N型高压开关管的控制端连接,所述ESD防护器件的另一端对应地外接程控电源或外接导通测量电路和绝缘测量电路。
在其中一个实施例中,所述ESD防护器件为双向TVS保护二极管。
在其中一个实施例中,所述N型高压开关管和P型高压开关管分别为NPN型高压晶体管和PNP型高压晶体管;
所述NPN型高压晶体管的基极为所述N型高压开关管的控制端,所述NPN型高压晶体管的集电极为所述N型高压开关管的高电位端,所述NPN型高压晶体管的发射极为所述N型高压开关管的低电位端;
所述PNP型高压晶体管的基极为所述P型高压开关管的控制端,所述PNP型高压晶体管的集电极为所述N型高压开关管的低电位端,所述PNP型高压晶体管的发射极为所述N型高压开关管的高电位端。
在其中一个实施例中,所述N型高压开关管和P型高压开关管分别为N型高压MOS管和P型高压MOS管;
所述N型高压MOS管的栅极为所述N型高压开关管的控制端,所述N型高压MOS管的漏极为所述N型高压开关管的高电位端,所述N型高压MOS管的源极为所述N型高压开关管的低电位端;
所述P型高压MOS管的栅极为所述P型高压开关管的控制端,所述P型高压MOS管的漏极为所述P型高压开关管的低电位端,所述P型高压MOS管的源极为所述P型高压开关管的高电位端。
在其中一个实施例中,所述P型高压开关管、N型高压开关管及ESD防护器件的数量分别为1、1、2。
在其中一个实施例中,所述P型高压开关管和N型高压开关管集成在同一芯片上。
在其中一个实施例中,所述集成高压开关管的集成电路采用的封装类型为DFN、LCC、LGA、TCSP或QFN。
一种测试开关卡电路,包括程控开关、程控电源、导通测量电路和绝缘测量电路,还包括上述集成高压开关管的集成电路,所述程控开关用于连接所述N型高压开关管的控制端或P型高压开关管的控制端,所述程控电源与所述P型高压开关管的高电位端连接,所述导通测量电路和绝缘测量电路所述N型高压开关管的低电位端连接。
上述集成高压开关管的集成电路及测试开关卡电路,通过将P型高压开关管和N型高压开关管集成为1个集成电路,在线路板上占据面积明显减少,同一数量测试点的线路板采用集成电路方式布线面积减少30%~40%,有利于测试开关卡的小型化设计,降低设备结构设计和电机设计成本。
具体实施方式
一种集成高压开关管的集成电路,包括数量相等且相互配合的P型高压开关管和N型高压开关管,所述N型高压开关管的高电位端与P型高压开关管的低电位端连接;所述N型高压开关管的控制端与P型高压开关管的控制端分别用于外接不同的程控开关,所述P型高压开关管的高电位端用于外接程控电源,所述N型高压开关管的低电位端用于外接导通测量电路和绝缘测量电路。
请参照图1,为一实施例的集成高压开关管的集成电路原理图。
该集成高压开关管的集成电路包括一个P型高压开关管Q1、一个N型高压开关管Q2及两个ESD防护器件(第一ESD防护器件D1和第二ESD防护器件D2)。
可以理解,在其他实施例中,所述P型高压开关管、N型高压开关管及ESD防护器件的数量还可以分别为N、N、2N(N表示大于1的任意自然数)。这时,还是以本实施例中一个P型高压开关管Q1、一个N型高压开关管Q2及两个ESD防护器件的连接方式为基础单元进行连接,形成的N个相同的基础单元再以并联的方式进行连接。
N型高压开关管Q2的高电位端与P型高压开关管Q1的低电位端连接,N型高压开关管Q2的控制端与P型高压开关管Q1的控制端分别用于外接不同的程控开关,P型高压开关管Q1的高电位端用于外接程控电源,N型高压开关管Q2的低电位端用于外接导通测量电路和绝缘测量电路。
在本实施例中,P型高压开关管Q1和N型高压开关管Q2分别为PNP型高压晶体管和NPN型高压晶体管。
其中,所述NPN型高压晶体管的基极为N型高压开关管Q2的控制端,所述NPN型高压晶体管的集电极为N型高压开关管Q2的高电位端,所述NPN型高压晶体管的发射极为N型高压开关管Q2的低电位端。
所述PNP型高压晶体管的基极为P型高压开关管Q1的控制端,所述PNP型高压晶体管的集电极为N型高压开关管Q1的低电位端,所述PNP型高压晶体管的发射极为N型高压开关管Q1的高电位端。
可以理解,在其他实施例中,P型高压开关管Q1和N型高压开关管Q2还可以分别为N型高压MOS管和P型高压MOS管。
其中,所述N型高压MOS管的栅极为N型高压开关管Q2的控制端,所述N型高压MOS管的漏极为N型高压开关管Q2的高电位端,所述N型高压MOS管的源极为N型高压开关管Q2的低电位端。
所述P型高压MOS管的栅极为P型高压开关管Q1的控制端,所述P型高压MOS管的漏极为P型高压开关管Q1的低电位端,所述P型高压MOS管的源极为P型高压开关管Q1的高电位端。
ESD(Electro-Static discharge,静电释放)是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科。因此,国际上习惯将用于静电防护的器件统称为ESD。
第一ESD防护器件D1的一端与P型高压开关管Q1的控制端连接,第一ESD防护器件D1的另一端外接程控电源。对应地,第二ESD防护器件D2的一端与N型高压开关管Q2的控制端连接,第二ESD防护器件D2的另一端外接导通测量电路和绝缘测量电路。
在本实施例中,第一ESD防护器件D1和第二ESD防护器件D2均为双向TVS保护二极管,其抵御静电电压范围±8千伏~±30千伏。这样使得该集成高压开关管的集成电路工作时前级程控芯片坏率下降,工作更稳定。
进一步地,P型高压开关管Q1和N型高压开关管Q2集成在同一芯片上,这样使得两者物理和电气特性更一致,P型高压开关管Q1和N型高压开关管Q2的内部阻抗特性一致,测量欧姆级别的线路阻抗精度提高。
在本实施例中,该集成高压开关管的集成电路采用的封装类型为DFN,尺寸为4毫米*3毫米~10毫米*8毫米,引脚数10~12个,具体示意图如图2所示。
可以理解,在其他实施例中,该集成高压开关管的集成电路采用的封装类型还可以为其他形式,如LCC、LGA、TCSP或QFN封装类型。
一种测试开关卡电路,包括程控开关、程控电源、导通测量电路和绝缘测量电路,还包括上述集成高压开关管的集成电路,所述程控开关用于连接所述N型高压开关管的控制端或P型高压开关管的控制端,所述程控电源与所述P型高压开关管的高电位端连接,所述导通测量电路和绝缘测量电路所述N型高压开关管的低电位端连接。
具体请参照图3,为一实施例的测试开关卡电路。
该测试开关卡电路包括程控电源110、导通测量电路120和绝缘测量电路130、四个程控开关(142、144、146、148),还包括两个集成高压开关管的集成电路(U1、U2)。
程控开关142与集成高压开关管的集成电路U1中P型高压开关管的控制端连接。程控开关144与集成高压开关管的集成电路U1中N型高压开关管的控制端连接。程控开关146与集成高压开关管的集成电路U2中P型高压开关管的控制端连接。程控开关148与集成高压开关管的集成电路U2中N型高压开关管的控制端连接。
程控电源110与集成高压开关管的集成电路U1、U2中P型高压开关管的高电位端连接,用于提供测试用的电流和电压。
导通测量电路120和绝缘测量电路130与集成高压开关管的集成电路U1、U2中N型高压开关管的低电位端连接。
被测试PCB线路板150的一端连接在高压开关管的集成电路U1中N型高压开关管与P型高压开关管之间,被测试PCB线路板150的另一端连接在高压开关管的集成电路U2中N型高压开关管与P型高压开关管之间。
上述集成高压开关管的集成电路及测试开关卡电路,通过将P型高压开关管和N型高压开关管集成为1个集成电路,在线路板上占据面积明显减少,同一数量测试点的线路板采用集成电路方式布线面积减少30%~40%,有利于测试开关卡的小型化设计,降低设备结构设计和电机设计成本。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。