CN104377126A - 降低栅介质的泄漏电流的方法 - Google Patents

降低栅介质的泄漏电流的方法 Download PDF

Info

Publication number
CN104377126A
CN104377126A CN201310359917.6A CN201310359917A CN104377126A CN 104377126 A CN104377126 A CN 104377126A CN 201310359917 A CN201310359917 A CN 201310359917A CN 104377126 A CN104377126 A CN 104377126A
Authority
CN
China
Prior art keywords
annealing
gate dielectric
dielectric layer
gate
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310359917.6A
Other languages
English (en)
Inventor
杨红
闫江
王文武
张淑祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310359917.6A priority Critical patent/CN104377126A/zh
Publication of CN104377126A publication Critical patent/CN104377126A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种降低栅介质的泄漏电流的方法,包括步骤:步骤a.在衬底上形成栅极介质层;步骤b.执行后退火,降低栅极介质层的缺陷;重复执行步骤a和步骤b;在栅极介质层上形成栅极电极。依照本发明的方法,在栅介质层制备中采用栅介质层淀积-后退火-栅介质层淀积-后退火的顺序进行两次或多次后退火工艺,通过弥补整个栅结构的缺陷来降低栅介质层的栅泄漏电流,从而降低产品功耗并提高产品可靠性特性。

Description

降低栅介质的泄漏电流的方法
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种有效降低栅介质的泄漏电流的方法。
背景技术
随着晶体管器件特征尺寸的不断减小,等效栅氧化层厚度也在相应减薄,从而带来了过高的栅泄漏电流(gate leakage)。为解决这一问题,业界目前通常采用新型高k介质层替代传统的二氧化硅,通过增加栅介质层的物理厚度有效地降低栅泄漏电流。
然而,随着器件尺寸的进一步缩小,即使采用新型高k栅介质/金属栅结构仍然存在过高的栅泄漏电流。过高的栅泄漏电流会带来过高的功耗,并且会引起很差的器件可靠性,因此降低高k栅介质的栅泄漏电流是一个研究重点。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种创新性半导体制造方法,利用多次后退火(Post Deposition Anneal:PDA)实现降低高k栅介质的栅泄漏电流。
为此,本发明提供了一种降低栅介质的泄漏电流的方法,包括步骤:步骤a,在衬底上形成栅极介质层;步骤b,执行后退火,降低栅极介质层的缺陷;重复执行步骤a和/或步骤b;在栅极介质层上形成栅极电极。
其中,重复执行步骤a和/或步骤b的次数为1~10次,依次形成多个栅极介质层子层并在每个或多个子层沉积完成之后进行相应的多次后退火。
其中,各个子层的材质和/或厚度相同或者不同。
其中,栅极介质层的材质包括氧化硅、高k材料之一或者其组合。
其中,高k材料为二元或者多元高k材料,包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料,或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料,或是包括Al2O3,以其上述材料的复合层。
其中,后退火气氛包括氮气、氢气、氩气、氧气之一或其组合。
其中,后退火温度为300~900摄氏度。
其中,后退火时间为1~100秒。
其中,后退火气压为10~100torr。
其中,多次后退火的工艺参数相同或者不同。
其中,栅极电极的材质包括多晶硅、多晶锗硅、或金属;其中金属包括选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物;栅极电极中还掺杂有选自C、F、N、O、B、P、As的元素以调节功函数;栅极电极与栅极介质层之间还具有氮化物的阻挡层,阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz,其中M为选自Ta、Ti、Hf、Zr、Mo、W的金属元素。
依照本发明的方法,在栅介质层制备中采用栅介质层淀积-后退火-栅介质层淀积-后退火的顺序进行两次或多次后退火工艺(multi-Post-Deposition Anneal:PDA),通过弥补整个栅结构的缺陷来降低栅介质层的栅泄漏电流,从而降低产品功耗并提高产品可靠性特性。
特别地,本申请是对栅介质层的多次生长和多次后退火实现栅泄漏电流的降低,可控的参数包括:栅介质层材料,后退火次数,每次栅介质层的生长厚度,每次后退火的温度、时间、压强、气氛等调节栅泄漏电流的降低幅度。由此,使得本申请具有以下优点:
1)该方法与传统的CMOS工艺兼容,不需要引入新材料和新的工艺制备方法,即可简单实现降低栅介质的泄漏电流;
2)通过多次后退火(post deposition anneal)的方法降低栅泄漏电流的方法操作简单并且可控性强,只需要选择退火次数、每次栅介质的厚度以及退火条件即可。
3)该专利方法扩展性强,可以应用到不同种栅介质材料、不同栅介质厚度的生长,不同的退火条件等。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1至图7为依照本发明的制造方法各步骤的剖面示意图;
图8为不同工艺条件下栅极泄漏电流的示意图;以及
图9为依照本发明的方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了有效降低栅介质的泄漏电流的方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
如图1所示,在衬底上形成第一栅极介质层。
具体地,首先提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(Strained Si)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si或SOI。
例如通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、热氧化、化学氧化、溅射等常规工艺,在衬底1上形成第一栅极介质层2A。层2A材料可以包括二氧化硅、高k材料中任一或其组合;其中高k材料为二元或者多元高k材料,例如包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料(其中,各材料依照多元金属组分配比以及化学价不同,氧原子含量x可合理调整,例如可为1~6且不限于整数),或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料,或是包括Al2O3,以其上述材料的复合层。层2A厚度例如 ,并优选。在本发明一个实施例中,层2A厚度为
随后,如图2所示,对第一栅极介质层2A执行第一次后退火(PDA1)。退火气氛例如为氮气、氢气、氧气或氩气,温度例如300~900摄氏度并优选300-550摄氏度以及450摄氏度最佳,退火时间例如1~100秒并优选15秒,退火室内气压例如10~100torr并优选50torr。退火使得栅极介质层中晶格部分重组,减小了表面、界面、或体内的缺陷密度,使得栅极介质层2A更加致密,有效提高了栅极介质层的绝缘隔离质量,从而可以有效降低栅极泄漏电流。
接着,如图3和图4所示,采用相同或者不同的工艺参数,例如沉积方法、栅极介质层材质,以及后退火的气氛、温度、时间、气压等,在第一栅极介质层2A上形成第二栅极介质层2B,并且随后对层2B进行第二次后退火(PDA2)。在本发明一个实施例中,层2B材质与层2A不同,例如层2A为氧化硅以减小高k材料与衬底沟道区界面处的缺陷,而层2B为氧化铪等高k材料;或者,层2A为HfSiOx而层2B为HfO2。在本发明其他实施例中,层2B材质可以与层2A相同,例如均为高k材料。层2B厚度可以与层2A厚度相同或者不同,具体依照调节EOT、阈值电压所需而合理设定。在本发明一个实施例中,PDA2退火气氛为氮气,温度例如450摄氏度,时间例如15秒,气压例如50torr。在本发明其他实施例中,PDA2工艺参数可以与PDA1相同,具体依照层2B材料以及厚度决定。
进一步优选地,如图5和图6所示,采用相同或者不同的工艺参数,例如沉积方法、栅极介质层材质,以及后退火的气氛、温度、时间、气压等,在第二栅极介质层2B上形成第三栅极介质层2C,并且随后对层2C进行第三次后退火(PDA3)。在本发明一个实施例中,第三栅极介质层2C材质为不同于层2A、层2B的高k材料,例如当层2A为二氧化硅、层2B为HfSiOx时,层2C为HfO2或HfSiON。在本发明其他实施例中,层2C与层2A/层2B材质可以相同。在本发明一个实施例中,PDA3退火气氛为氮气,温度例如450摄氏度,时间例如15秒,气压例如50torr。在本发明其他实施例中,PDA3工艺参数可以与PDA2相同,具体依照层2C材料以及厚度决定。
随后,可以类似的进行更多次沉积(例如第四、第五…栅极介质层)以及更多次后退火(例如相应的第四、第五…后退火),以便依照设计需要调节EOT并有效降低泄漏电流。在本发明一个实施例中,上述迭代过程中,栅极介质层堆叠中子层的数目可以为1~20并优选2~10例如7,相应地在每个子层沉积之后立即执行针对该子层的后退火PDA,因此PDA的次数也为1~20并优选2~10例如7。如上所述,在衬底上依次沉积相同或者不同的多个栅极介质层,并在每次沉积之后执行相同或者不同的后退火,有助于使得栅极介质层中晶格部分重组,减小了表面、界面、或体内的缺陷密度,使得栅极介质层2A/2B/2C更加致密,有效提高了栅极介质层的绝缘隔离质量,从而可以有效降低栅极泄漏电流。多个栅极介质层的总厚度依照EOT设计需要而设定(取决于阈值电压、功函数调节所需),例如为,并优选。在本发明一个实施例中,栅极介质层堆叠的总厚度约为
最后,如图7所示,在栅极介质层堆叠上形成栅极电极3。形成电极3的工艺例如是LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射、电镀、化学镀等。电极3的材质包括多晶硅、多晶锗硅、或金属,其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物,电极3中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。优选地,栅极电极3与栅极介质层2(包括2A、2B、2C等子层)之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出),阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz,其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。电极3的厚度例如10~200nm并优选75nm。
另外值得注意的是,在某些其他实施例中,并非每次沉积之后必须紧随一次后退火,也即若干次沉积栅极介质子层之后可以合并采用一次退火,或者某些迭代过程中可以省略某一些后退火,又或者在某次沉积子层之后采用多次后退火。
图8所示为依照本发明的方法-先沉积后退火并多次重复-制备得到的半导体器件栅极泄漏电流(在Vfb+1伏的电压下)的示意图,其中栅极介质层材质均为ALD法制备的氧化铪,总沉淀层数为28cycle(厚度约为25埃)。其中采用四种沉积以及退火方式,包括直接生长完28层之后进行一次后退火;分两次,每次生长14层并随后退火,也即两次后退火;分四次,每次生长7层并随后退火,也即共计四次后退火;分七次,每次生长4层并随后退火,也即共计7次后退火。图例中相应的后退火次数(从上之下)分别为1、2、4、7次。由图8可知,随着重复或者迭代次数的增大,泄漏电流急剧减小,甚至在Vfb+1V处泄漏电流有80%的减小(1次退火和4次退火比较)。在栅介质层与衬底有一层界面层为SiOx,厚度为8埃,本层没有进行退火。
依照本发明的方法,在栅介质层制备中采用栅介质层淀积-后退火-栅介质层淀积-后退火的顺序进行两次或多次后退火工艺(multi-Post-Deposition Anneal:PDA),通过弥补整个栅结构的缺陷来降低栅介质层的栅泄漏电流,从而降低产品功耗并提高产品可靠性特性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种降低栅介质的泄漏电流的方法,包括步骤:
步骤a,在衬底上形成栅极介质层;
步骤b,执行后退火,降低栅极介质层的缺陷;
重复执行步骤a和/或步骤b;
在栅极介质层上形成栅极电极。
2.如权利要求1的方法,其中,重复执行步骤a和/或步骤b的次数为1~10次,依次形成多个栅极介质层子层并在每个或多个子层沉积完成之后进行相应的多次后退火。
3.如权利要求2的方法,其中,各个子层的材质和/或厚度相同或者不同。
4.如权利要求1的方法,其中,栅极介质层的材质包括氧化硅、高k材料之一或者其组合。
5.如权利要求4的方法,其中,高k材料为二元或者多元高k材料,包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料,或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料,或是包括Al2O3,以其上述材料的复合层。
6.如权利要求1的方法,其中,后退火气氛包括氮气、氢气、氩气、氧气之一或其组合。
7.如权利要求1的方法,其中,后退火温度为300~900摄氏度。
8.如权利要求1的方法,其中,后退火时间为1~100秒。
9.如权利要求1的方法,其中,后退火气压为10~100torr。
10.如权利要求2的方法,其中,多次后退火的工艺参数相同或者不同。
CN201310359917.6A 2013-08-16 2013-08-16 降低栅介质的泄漏电流的方法 Pending CN104377126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310359917.6A CN104377126A (zh) 2013-08-16 2013-08-16 降低栅介质的泄漏电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310359917.6A CN104377126A (zh) 2013-08-16 2013-08-16 降低栅介质的泄漏电流的方法

Publications (1)

Publication Number Publication Date
CN104377126A true CN104377126A (zh) 2015-02-25

Family

ID=52555967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310359917.6A Pending CN104377126A (zh) 2013-08-16 2013-08-16 降低栅介质的泄漏电流的方法

Country Status (1)

Country Link
CN (1) CN104377126A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542657A (zh) * 2006-11-16 2009-09-23 美光科技公司 形成具有高介电常数的结构的方法和具有高介电常数的结构
US20090246972A1 (en) * 2008-03-27 2009-10-01 Kher Shreyas S Methods for manufacturing high dielectric constant film
CN102856377A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 n型半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542657A (zh) * 2006-11-16 2009-09-23 美光科技公司 形成具有高介电常数的结构的方法和具有高介电常数的结构
US20090246972A1 (en) * 2008-03-27 2009-10-01 Kher Shreyas S Methods for manufacturing high dielectric constant film
CN102856377A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 n型半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
JP6291130B2 (ja) 半導体装置
TWI267926B (en) A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
JP5599089B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
US11832458B2 (en) Tunable doping of carbon nanotubes through engineered atomic layer deposition
JP6235702B2 (ja) 半導体装置
JP2016515299A (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
JP2016072358A (ja) 半導体装置およびその製造方法
TW201523886A (zh) Iii-v族化合物半導體奈米線、場效電晶體以及開關元件
KR101968374B1 (ko) 개선된 패시베이션 층을 갖는 iii-n 층 스택을 포함하는 소자 및 관련 제조 방법
JP2013140866A (ja) 半導体装置及び半導体装置の製造方法
CN104425620B (zh) 半导体器件及其制造方法
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
CN102044442B (zh) 一种改善高介电常数栅介质界面特性的方法
US9871112B1 (en) Semiconductor device and method of manufacturing the same
CN108400115A (zh) 一种半导体器件及其制造方法和电子装置
CN103794481B (zh) 高k金属栅极结构及其制造方法
CN104377126A (zh) 降低栅介质的泄漏电流的方法
US20140151710A1 (en) Stacked Gate Structure, Metal-Oxide-Semiconductor Including the Same, and Method for Manufacturing the Stacked Gate Structure
CN103681802B (zh) 一种半导体结构及其制作方法
TW201216363A (en) Dielectric structure, transistor and manufacturing method thereof with praseodymium oxide
JP2007081211A (ja) 絶縁ゲート型半導体装置及びその製造方法
US20230377879A1 (en) Barrier layer for preventing aluminum diffusion
TWI652820B (zh) 半導體結構的製造方法及半導體裝置
TWI685970B (zh) 半導體結構
US20240222195A1 (en) Dipole formation processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150225

RJ01 Rejection of invention patent application after publication