CN104361878A - 一种显示面板、其驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板、其驱动方法及显示装置，该方法包括：在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；栅极驱动电路根据第一时钟控制信号对各条栅线加载与第一时钟控制信号同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号对各条数据线加载与第二时钟控制信号同步的源极驱动信号；由于栅极驱动信号的加载时长和源极驱动信号的加载时长均相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。

Description

一种显示面板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板、其驱动方法及显示装置。

背景技术

在现有的显示器件中，有机电致发光显示器(OLED，Organic Light EmittingDiode)具有制备工艺简单、成本低、发光效率高以及易形成柔性结构等优点；液晶显示器(LCD，Liquid Crystal Display)具有功耗低、显示质量高、无电磁辐射以及应用范围广等优点。有机电致发光显示器和液晶显示器均是目前较为重要的显示器件。

目前，有机电致发光显示器和液晶显示器都普遍存在显示亮度不均匀的问题。以液晶显示器为例，液晶显示器主要由阵列基板、对向基板以及位于该两基板之间的液晶层组成；其中，在阵列基板上设置有栅线、数据线、薄膜晶体管(TFT，Thin Film Transistor)以及像素电极。在栅极驱动电路对栅线输入高电位的栅极驱动信号时，与栅线连接的TFT处于开启状态，源极驱动电路对数据线加载的源极驱动信号通过TFT施加到像素电极上，对像素电极进行充电。在对像素电极进行充电的过程中，数据线本身存在的电阻以及数据线与电性连接的像素电极之间的电容，会导致加载到像素电极上的源极驱动信号相对于栅极驱动信号存在延迟，并且，距离源极驱动电路越远的像素电极的充电延迟时间越长，充电时长越短，显示亮度越暗，这样，致使液晶显示器存在显示亮度不均匀的问题，从而严重影响液晶显示器的显示品质。

如图1a所示，将液晶显示器的显示区域分为A、B和C三个区域，其中，C区域与源极驱动电路之间的距离最远，A、B和C三个区域对应的显示亮度分别为350nit、300nit和250nit。如图1b所示，加载到位于A区域内的像素电极上的源极驱动信号(如图1b所示的细实线所示)、加载到位于B区域内的像素电极上的源极驱动信号(如图1b所示的长虚线所示)以及加载到位于C区域内的像素电极上的源极驱动信号(如图1b所示的短虚线所示)相对于栅极驱动信号(如图1b所示的粗实线所示)均存在延迟，且位于C区域内的像素电极上加载的源极驱动信号相对于栅极驱动信号的延迟时间最长，相应地，对位于C区域内的像素电极的充电时长最短，C区域的显示亮度最暗。

因此，如何改善显示器件的显示亮度不均匀的问题，是本领域技术人员亟需解决的技术问题。

发明内容

有鉴于此，本发明实施例提供了一种显示面板、其驱动方法及显示装置，用以改善显示器件的显示亮度不均匀的问题。

因此，本发明实施例提供了一种显示面板的驱动方法，包括：

在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；所述栅极驱动电路根据第一时钟控制信号对所述显示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，所述源极驱动电路根据第二时钟控制信号对所述显示面板中的各条数据线加载与所述第二时钟控制信号同步的源极驱动信号；其中，

所述第一时钟控制信号是根据所述栅极驱动信号的起始时刻和加载时长确定的；加载到每条所述栅线上的所述栅极驱动信号的起始时刻是根据所述栅极驱动电路对各所述栅线的扫描顺序确定的；加载到每条所述栅线上的所述栅极驱动信号的加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的；

所述第二时钟控制信号是根据所述源极驱动信号的起始时刻和加载时长确定的；所述源极驱动信号的起始时刻和加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述栅极驱动电路根据第一时钟控制信号对所述显示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，具体包括：

按照各所述栅线与所述源极驱动电路之间的距离由小到大的顺序对各所述栅线加载所述栅极驱动信号。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体包括：

与所述源极驱动电路距离最小的一组像素电极对应的延时时长为零。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体包括：

每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的；或者，

每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体包括：

每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定的。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的，具体包括：

通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示任一数据线位于每组像素电极与源极驱动电路之间的部分电阻，C表示每组像素电极中的任一像素电极与电性连接的数据线之间的电容；或者，

所述每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定的，具体包括：

通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示各条数据线位于每组像素电极与源极驱动电路之间的部分电阻的平均值，C表示每组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体包括：

每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定的。

在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定的，具体包括：

用于确定各组像素电极对应的延迟时长所选取的各像素电极均与同一条数据线电性连接。

本发明实施例还提供了一种显示面板，所述显示面板采用本发明实施例提供的上述方法进行驱动。

在一种可能的实现方式中，在本发明实施例提供的上述显示面板中，所述显示面板为液晶显示面板或有机电致发光显示面板。

本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述显示面板。

本发明实施例提供的上述显示面板、其驱动方法及显示装置，该方法包括：在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；栅极驱动电路根据第一时钟控制信号对各条栅线加载与第一时钟控制信号同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号对各条数据线加载与第二时钟控制信号同步的源极驱动信号；由于栅极驱动电路对各条栅线加载的栅极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，源极驱动电路对各条数据线加载的源极极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。

附图说明

图1a为现有的液晶显示器的结构示意图；

图1b为栅极驱动信号与加载到图1a中的ABC三个区域内的像素电极上的源极驱动信号的对比示意图；

图2和图3分别为本发明实施例提供的显示面板的驱动时序示意图。

具体实施方式

下面结合附图，对本发明实施例提供的显示面板、其驱动方法及显示装置的具体实施方式进行详细地说明。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的一种显示面板的驱动方法，包括：

在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；栅极驱动电路根据第一时钟控制信号对显示面板中的各条栅线加载与第一时钟控制信号同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号对显示面板中的各条数据线加载与第二时钟控制信号同步的源极驱动信号；其中，

第一时钟控制信号是根据栅极驱动信号的起始时刻和加载时长确定的；加载到每条栅线上的栅极驱动信号的起始时刻是根据栅极驱动电路对各栅线的扫描顺序确定的；加载到每条栅线上的栅极驱动信号的加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的；

第二时钟控制信号是根据源极驱动信号的起始时刻和加载时长确定的；源极驱动信号的起始时刻和加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的。

本发明实施例提供的上述显示面板的驱动方法，由于栅极驱动电路对各条栅线加载的栅极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，源极驱动电路对各条数据线加载的源极极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。

具体地，例如：如图2所示的驱动时序图中，在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号CPV，时序控制电路向源极驱动电路输出第二时钟控制信号CPH，栅极驱动电路根据第一时钟控制信号CPV对显示面板中的各条栅线Gate1，Gate2……Gate n依次施加与第一时钟控制信号CPV同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号CPH对显示面板中的各条数据线Data施加与第二时钟控制信号CPH同步的源极驱动信号。由于数据线本身存在的电阻以及数据线与电性连接的像素电极之间的电容，会导致加载到像素电极上的源极驱动信号相对于栅极驱动信号存在延迟。基于此，栅极驱动电路对栅线Gate1加载的栅极驱动信号的加载时长相应地延长与栅线Gate1电性连接的一组像素电极对应的延迟时长T1，源极驱动电路对各条数据线Data加载的源极驱动信号的加载时长相应地延长与栅线Gate1电性连接的一组像素电极对应的延迟时长T1；栅极驱动电路对栅线Gate2加载的栅极驱动信号的加载时长相应地延长与栅线Gate2电性连接的一组像素电极对应的延迟时长T2，源极驱动电路对各条数据线Data加载的源极驱动信号的加载时长相应地延长与栅线Gate2电性连接的一组像素电极对应的延迟时长T2……栅极驱动电路对栅线Gate n加载的栅极驱动信号的加载时长相应地延长与栅线Gate n电性连接的一组像素电极对应的延迟时长Tn，源极驱动电路对各条数据线Data加载的源极驱动信号的加载时长相应地延长与栅线Gate n电性连接的一组像素电极对应的延迟时长Tn；这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。

当然，本发明实施例提供的上述方法在具体实施时，显示面板的驱动时序图并不局限于如图2所示的驱动时序图，还可以为能够实现本发明实施例提供的上述方法的其他驱动时序图，例如图3所示的驱动时序图，在此不做限定。

在具体实施时，在本发明实施例提供的上述方法中，栅极驱动电路根据第一时钟控制信号对显示面板中的各条栅线加载与第一时钟控制信号同步的栅极驱动信号，一般按照各栅线与源极驱动电路之间的距离由小到大的顺序对各栅线加载栅极驱动信号。当然，也可以按照各栅线与源极驱动电路之间的距离由大到小的顺序对各栅线加载栅极驱动信号，在此不做限定。

在具体实施时，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长具体可以根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定；或者，每组像素电极对应的延迟时长也可以根据各数据线位于该组像素电极与源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定，在此不做限定。

在具体实施时，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长是根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各数据线位于该组像素电极与源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，由于任一数据线位于源极驱动电路与最靠近源极驱动电路的一组像素电极之间的部分电阻最小，最靠近源极驱动电路的一组像素电极中的任一像素电极与电性连接的数据线之间的电容最小，因此，最靠近源极驱动电路的一组像素电极对应的延迟时长最小。具体地，可以将最靠近源极驱动电路的一组像素电极对应的延时时长忽略，即，将最靠近源极驱动电路的一组像素电极对应的延时时长设为零。具体地，在按照各栅线与源极驱动电路之间的距离由小到大的顺序对各栅线加载栅极驱动信号时，如图2和图3所示的驱动时序图中，与栅线Gate1电性连接的一组像素电极对应的延迟时长T1为零。

在具体实施时，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长是根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体地，每组像素电极对应的延迟时可以根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定长；或者，每组像素电极对应的延迟时长是根据各数据线位于该组像素电极与源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体地，每组像素电极对应的延迟时长可以根据各数据线位于该组像素电极与源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定；这样，通过对数据线的电阻以及数据线与电性连接的像素电极之间的电容进行仿真，可以简化时序控制电路的工作量。

在具体实施时，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长是根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的，具体可以通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示任一数据线位于每组像素电极与源极驱动电路之间的部分电阻，C表示每组像素电极中的任一像素电极与电性连接的数据线之间的电容；或者，每组像素电极对应的延迟时长是根据各数据线位于该组像素电极与源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定的，具体可以通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示各条数据线位于每组像素电极与源极驱动电路之间的部分电阻的平均值，C表示每组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值。

在具体实施时，在本发明实施例提供的上述方法中，每组像素电极对应的延迟时长是根据任一数据线位于该组像素电极与源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体地，每组像素电极对应的延迟时长可以根据某一条数据线位于该组像素电极与源极驱动电路之间的部分电阻、另一条数据线与电性连接的该组像素电极中的像素电极之间的电容确定。较佳地，为了便于确定每组像素电极对应的延迟时长，每组像素电极对应的延迟时长可以根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定，即在每组像素电极中选取其中任意一个像素电极作为代表，将该像素电极对应的延迟时长作为该组像素电极对应的延迟时长，这样，可以简化时序控制电路的工作量。

本发明实施例提供的上述方法在具体实施时，每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定的，即在每组像素电极中选取其中任意一个像素电极作为代表，将该像素电极对应的延迟时长作为该组像素电极对应的延迟时长，具体地，用于确定各组像素电极对应的延迟时长所选取的各像素电极均与同一条数据线电性连接，即选取与同一条数据线电性连接的各像素电极(即一行或一列像素电极)作为代表，将与同一条数据线电性连接的各像素电极对应的延迟时长作为各组像素电极对应的延迟时长。由于不同数据线位于同一组像素电极与源极驱动电路之间的部分电阻的大小可能不同，不同数据线与电性连接的同一组像素电极中的像素电极之间的电容的大小也可能不同，这样，会导致每组像素电极对应的延迟时长可能会存在多个数值。选取与同一条数据线电性连接的各像素电极(即一行或一列像素电极)作为代表，将与同一条数据线电性连接的各像素电极对应的延迟时长作为各组像素电极对应的延迟时长，可以最大程度地减小各组像素电极的充电时长的差异，从而可以最大程度地改善各组像素电极的显示亮度的差异，进而可以最大程度地改善显示面板的显示亮度的均匀性。

基于同一发明构思，本发明实施例还提供了一种显示面板，该显示面板采用本发明实施例提供的上述方法进行驱动。该显示面板的具体实施可以参见上述显示面板的驱动方法的实施例，重复之处不再赘述。

在具体实施时，本发明实施例提供的上述显示面板具体可以为液晶显示面板；或者，也可以为有机电致发光显示面板，在此不做限定。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的具体实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的一种显示面板、其驱动方法及显示装置，该方法包括：在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；栅极驱动电路根据第一时钟控制信号对各条栅线加载与第一时钟控制信号同步的栅极驱动信号，源极驱动电路根据第二时钟控制信号对各条数据线加载与第二时钟控制信号同步的源极驱动信号；由于栅极驱动电路对各条栅线加载的栅极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，源极驱动电路对各条数据线加载的源极极驱动信号的加载时长相应地延长与每条栅线电性连接的一组像素电极对应的延迟时长相同的时间，这样，可以保证整个显示面板中的各像素的充电时长相同，从而可以保证整个显示面板的显示亮度均匀。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种显示面板的驱动方法，其特征在于，包括：

在一帧的显示时间内，时序控制电路向栅极驱动电路输出第一时钟控制信号，向源极驱动电路输出第二时钟控制信号；所述栅极驱动电路根据第一时钟控制信号对所述显示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，所述源极驱动电路根据第二时钟控制信号对所述显示面板中的各条数据线加载与所述第二时钟控制信号同步的源极驱动信号；其中，

所述第一时钟控制信号是根据所述栅极驱动信号的起始时刻和加载时长确定的；加载到每条所述栅线上的所述栅极驱动信号的起始时刻是根据所述栅极驱动电路对各所述栅线的扫描顺序确定的；加载到每条所述栅线上的所述栅极驱动信号的加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的；

所述第二时钟控制信号是根据所述源极驱动信号的起始时刻和加载时长确定的；所述源极驱动信号的起始时刻和加载时长是根据与每条栅线电性连接的一组像素电极对应的延迟时长确定的。

2.如权利要求1所述的方法，其特征在于，所述栅极驱动电路根据第一时钟控制信号对所述显示面板中的各条栅线加载与所述第一时钟控制信号同步的栅极驱动信号，具体包括：

按照各所述栅线与所述源极驱动电路之间的距离由小到大的顺序对各所述栅线加载所述栅极驱动信号。

3.如权利要求1所述的方法，其特征在于，每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的。

4.如权利要求3所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，或是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体包括：

与所述源极驱动电路距离最小的一组像素电极对应的延时时长为零。

5.如权利要求3所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体包括：

每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的；或者，

每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值确定的，具体包括：

每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定的。

6.如权利要求5所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据、该组像素电极中的任一像素电极与电性连接的数据线之间的电容的仿真数据确定的，具体包括：

通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示任一数据线位于每组像素电极与源极驱动电路之间的部分电阻，C表示每组像素电极中的任一像素电极与电性连接的数据线之间的电容；或者，

所述每组像素电极对应的延迟时长是根据各所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻的仿真数据的平均值、该组像素电极中的各像素电极与电性连接的数据线之间的电容的仿真数据的平均值确定的，具体包括：

通过下述公式计算每组像素电极对应的延迟时长：

$T=\frac{\sqrt{\mathrm{RC}}}{2\mathrm{\π}};$

其中，T表示每组像素电极对应的延迟时长，R表示各条数据线位于每组像素电极与源极驱动电路之间的部分电阻的平均值，C表示每组像素电极中的各像素电极与电性连接的数据线之间的电容的平均值。

7.如权利要求1-6任一项所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据任一所述数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该组像素电极中的任一像素电极与电性连接的数据线之间的电容确定的，具体包括：

每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定的。

8.如权利要求7所述的方法，其特征在于，所述每组像素电极对应的延迟时长是根据与该组像素电极中的任一像素电极电性连接的数据线位于该组像素电极与所述源极驱动电路之间的部分电阻、该数据线与该像素电极之间的电容确定的，具体包括：

用于确定各组像素电极对应的延迟时长所选取的各像素电极均与同一条数据线电性连接。

9.一种显示面板，其特征在于，所述显示面板采用如权利要求1-8任一项所述的驱动方法进行驱动。

10.如权利要求9所述的显示面板，其特征在于，所述显示面板为液晶显示面板或有机电致发光显示面板。

11.一种显示装置，其特征在于，包括：如权利要求9或10所述的显示面板。