CN104347706A - 射频ldmos器件及制造方法 - Google Patents
射频ldmos器件及制造方法 Download PDFInfo
- Publication number
- CN104347706A CN104347706A CN201310330337.4A CN201310330337A CN104347706A CN 104347706 A CN104347706 A CN 104347706A CN 201310330337 A CN201310330337 A CN 201310330337A CN 104347706 A CN104347706 A CN 104347706A
- Authority
- CN
- China
- Prior art keywords
- type
- radio frequency
- ldmos device
- time
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件，其具有双重的轻掺杂漂移区，在保持较高的击穿电压的条件下，同时具有较低的导通电阻，有助于改善器件的软击穿问题。本发明还公开了所述射频LDMOS器件的制造方法，只需增加一步深离子注入即形成均匀轻掺杂漂移区，该方法工艺过程简单，易于实施。
Description
技术领域
本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的制造方法。
背景技术
随着3G时代的到来，通讯领域越来越多的要求更大功率的RF器件的开发。射频横向双扩散场效应晶体管（LDMOS：Laterally Diffused Metal Oxide Semiconductor），由于其具有非常高的输出功率，早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中，其应用频率为900MHz～3.8GHz。射频LDMOS与传统的硅基双极晶体管相比，具有更好的线性度、更高的功率和增益。如今，射频LDMOS比双极管，以及GaAs器件更受欢迎。
目前射频LDMOS的结构如图1所示，法拉第屏蔽层501的作用是降低反馈的栅漏电容（Cgd），同时由于其在应用中处于零电位，可以起到场版的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。这种结构在漏端有轻掺杂漂移区（LDD）或称为漏极轻掺杂N型阱，从而使其具有较大的击穿电压（BV），但是，由于其漂移区201浓度较淡而且浅，使其具有较大的导通电阻（Rdson），以及较小的漂移区与外延的结电容。
发明内容
本发明所要解决的技术问题是提供一种射频LDMOS器件，其具有较高击穿电压的同时具有较低的导通电阻。
本发明所要解决的另一技术问题是提供所述射频LDMOS器件的制造方法。
为解决上述问题，本发明所述的射频LDMOS器件，位于P型衬底上的P型外延中，所述P型外延中具有P型体区，P型体区中具有所述LDMOS器件的源区和与源区抵靠接触的重掺杂P型区；
所述射频P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有重掺杂的N型区引出所述LDMOS器件的漏极；
所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及多晶硅栅极；多晶硅栅极及紧靠多晶硅栅极的轻掺杂漂移区的硅表面具有氧化层，氧化层上覆盖法拉第屏蔽层；
在P型体区一侧具有穿通外延层其底部位于衬底的钨塞；
进一步地，所述轻掺杂漂移区包含两次离子注入，即第一次离子注入剂量高于第二次离子注入剂量，第一次离子注入能量小于第二次离子注入能量，且两次离子注入均为均匀掺杂。
为解决上述问题，本发明所述的一种射频LDMOS器件的制造方法，包含如下工艺步骤：
第1步，在P型衬底上形成P型外延，生长栅氧并淀积多晶硅后，光刻及刻蚀形成多晶硅栅极；
第2步，多晶硅栅极形成之后，整个器件进行LDD离子注入，第一次注入N型杂质离子，之后再进行第二次N型离子注入；
第3步，利用自对准工艺注入形成P型体区，并高温推进；
第4步，光刻板定义出源区及漏区以及P型体区的重掺杂P型引出区；
第5步，淀积氧化物及金属硅化物，光刻定义形成法拉第屏蔽层；制作钨塞。
进一步地，所述第2步中，第一次注入的N型杂质离子为磷或砷，注入的能量为250～500KeV，注入剂量为1x1011～2x1012cm-2；第二次注入的N型杂质为磷或砷，注入能量为40～250KeV，注入剂量为2x1012～5x1012cm-2。
进一步地，所述第3步中，P型体区注入杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2。
本发明所述的射频LDMOS器件，仅通过增加一步LDD注入，实现在保持其较大的击穿电压BV的条件下，具有较低的导通电阻，同时由于较高能量较低剂量的第二轻掺杂漂移区，不会带来寄生电容的提高，不会降低其射频性能，且漂移区比单次LDD注入更均匀，降低器件的漏电流。
附图说明
图1是传统射频LDMOS器件的结构示意图；
图2是本发明射频LDMOS器件的结构示意图；
图3～7是本发明工艺步骤示意图；
图8～13是本发明与传统LDMOS的仿真对比图；
图14是本发明工艺步骤流程图。
附图标记说明
101是P型衬底，102是P型外延层，103是栅氧，104是多晶硅，105是光刻胶，107是氧化层，201、202是轻掺杂漂移区，301是P型体区，401是重掺杂N型区，402是重掺杂P型区，501是法拉第屏蔽层，502是钨塞。
具体实施方式
本发明所述的射频LDMOS器件，如图2所示，P型衬底101上为P型外延102，所述P型外延102中具有P型体区301，P型体区301中具有所述LDMOS器件的源区和与源区抵靠接触的重掺杂P型区402。
所述射频P型外延102中还具有轻掺杂漂移区201及202，是分为两次注入形成，第一次离子注入形成轻掺杂漂移区201，在进行第二次离子注入形成轻掺杂漂移区202。轻掺杂漂移区202中还具有所述LDMOS器件的漏极401。
所述P型体区301与轻掺杂漂移区202之间的硅表面具有栅氧103及多晶硅栅极104；多晶硅栅极104及紧靠多晶硅栅极的轻掺杂漂移区202的硅表面具有氧化层107，氧化层107上覆盖法拉第屏蔽层501。
在P型体区301一侧具有穿通外延层102其底部位于衬底101的钨塞502。
以上即为本发明LDMOS器件的结构说明，本发明所述的一种射频LDMOS器件的制造方法，包含如下工艺步骤：
第1步，如图3所示，在P型衬底101上形成P型外延102，生长栅氧103并淀积多晶硅后，光刻及刻蚀形成多晶硅栅极104。
第2步，多晶硅栅极104形成之后，保留栅极上部的光刻胶105，整个器件进行LDD离子注入。第一次注入N型杂质离子，如磷或者砷，注入的能量为250～500KeV，注入剂量为1x1011～2x1012cm-2,形成轻掺杂漂移区201，如图4所示；之后再进行一次N型离子注入，第二次注入的N型杂质为磷或砷，注入能量为40～250KeV，注入剂量为2x1012～5x1012cm-2，形成轻掺杂漂移区202，如图5所示。
第3步，利用自对准工艺注入形成P型体区301，并高温推进。P型体区301注入杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2。如图6所示。
第4步，光刻板定义制作源区及漏区401（因源漏区均为重掺杂N型区，用同一标号表示），以及P型体区301的重掺杂P型引出区402。如图7所示。
第5步，淀积氧化层107及金属硅化物，光刻定义形成法拉第屏蔽层501；制作钨塞502，器件完成，最终如图2所示。
采用TCAD仿真软件对本发明射频LDMOS管以及传统的射频LDMOS管的效果进行了仿真，图8显示出了普通的单步浅能量漂移区注入的射频LDMOS器件的离子的净掺杂浓度分布，图9显示出了本发明的具有深离子注入均匀轻掺杂漂移区的射频LDMOS器件的离子的净掺杂浓度分布，图10显示出了沿着图8中切线所示的位置两种器件的离子净掺杂浓度分布曲线。可以看出，本发明的结构在漂移区的离子分布更深更均匀，这样载流子的导通空间更大，更有利于降低器件的导通电阻。图11为仿真的两种结构的漏源电容的曲线图，其曲线几乎重合，显示本发明的结构不会增加器件的漏源电容。图12为仿真的两种结构的栅漏电容的曲线图，也显示本发明的结构不会增加器件的栅漏电容。图13为流片后的真实的击穿电压曲线图，由于单步的浅能量的漂移区的射频LDMOS在表面的电场较强，使得器件在漏端电压较高时容易发生漏电增加的趋势，而本发明的结构则具有较为平滑的击穿电压曲线图。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种射频LDMOS器件，位于P型衬底上的P型外延中，所述P型外延中具有P型体区，P型体区上方有所述LDMOS器件的源区和与源区抵靠接触的重掺杂P型区；
所述射频P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有重掺杂的N型区引出所述LDMOS器件的漏极；
所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及多晶硅栅极；多晶硅栅极及紧靠多晶硅栅极的轻掺杂漂移区的硅表面具有氧化层，氧化层上覆盖法拉第屏蔽层；
在P型体区一侧具有穿通外延层其底部位于衬底的钨塞；
其特征在于：所述轻掺杂漂移区包含两次离子注入，即第一次离子注入剂量高于第二次离子注入剂量，第一次离子注入能量小于第二次离子注入能量。
2.一种射频LDMOS器件，其特征在于：所述的轻掺杂漂移区第一次和第二次离子注入均为均匀掺杂。
3.如权利要求1所述的一种射频LDMOS器件的制造方法，其特征在于：包含如下工艺步骤：
第1步，在P型衬底上形成P型外延，生长栅氧并淀积多晶硅后，光刻及刻蚀形成多晶硅栅极；
第2步，多晶硅栅极形成之后，整个器件进行LDD离子注入，第一次注入N型杂质离子，之后再进行第二次N型离子注入；
第3步，利用自对准工艺注入形成P型体区，并高温推进；
第4步，光刻板定义出源区及漏区以及P型体区的重掺杂P型引出区；
第5步，淀积氧化层及金属硅化物，光刻定义形成法拉第屏蔽层；制作钨塞。
4.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第2步中，第一次注入的N型杂质离子为磷或砷，注入的能量为250～500KeV，注入剂量为1x1011～2x1012cm-2；第二次注入的N型杂质为磷或砷，注入能量为40～250KeV，注入剂量为2x1012～5x1012cm-2。
5.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第3步中，P型体区注入杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310330337.4A CN104347706A (zh) | 2013-07-31 | 2013-07-31 | 射频ldmos器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310330337.4A CN104347706A (zh) | 2013-07-31 | 2013-07-31 | 射频ldmos器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104347706A true CN104347706A (zh) | 2015-02-11 |
Family
ID=52502915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310330337.4A Pending CN104347706A (zh) | 2013-07-31 | 2013-07-31 | 射频ldmos器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347706A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026199A (zh) * | 2016-02-02 | 2017-08-08 | 立锜科技股份有限公司 | 具有双阱的金属氧化物半导体元件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035678A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
-
2013
- 2013-07-31 CN CN201310330337.4A patent/CN104347706A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035678A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026199A (zh) * | 2016-02-02 | 2017-08-08 | 立锜科技股份有限公司 | 具有双阱的金属氧化物半导体元件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448979A (zh) | 横向双扩散场效应管及其形成方法 | |
| CN102412126B (zh) | 超高压ldmos的工艺制作方法 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN103035730B (zh) | 射频ldmos器件及其制造方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN103050536B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN103035674B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN103762238A (zh) | 一种带场板的射频功率ldmos器件及其制备方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN103050510B (zh) | Rfldmos工艺中的esd器件及其制造方法 | |
| CN104347706A (zh) | 射频ldmos器件及制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN104716187B (zh) | 射频ldmos器件及工艺方法 | |
| CN104576374A (zh) | Ldmos及其制造方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 | |
| CN102376574B (zh) | 半导体器件的制造方法 | |
| CN201918391U (zh) | 一种射频横向扩散n型mos管 | |
| CN103762239A (zh) | 一种射频功率ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |
|
| RJ01 | Rejection of invention patent application after publication |