CN104347485B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104347485B
CN104347485B CN201310340566.4A CN201310340566A CN104347485B CN 104347485 B CN104347485 B CN 104347485B CN 201310340566 A CN201310340566 A CN 201310340566A CN 104347485 B CN104347485 B CN 104347485B
Authority
CN
China
Prior art keywords
coating
layer
contact hole
interlayer dielectric
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310340566.4A
Other languages
English (en)
Other versions
CN104347485A (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310340566.4A priority Critical patent/CN104347485B/zh
Publication of CN104347485A publication Critical patent/CN104347485A/zh
Application granted granted Critical
Publication of CN104347485B publication Critical patent/CN104347485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极和侧墙结构，所述栅极和侧墙结构两侧的源/漏区上形成有自对准金属硅化物；在所述半导体衬底上依次形成第一层间介电层、覆盖层和图案化的光刻胶层；根据所述图案化的光刻胶层依次刻蚀所述覆盖层和所述第一层间介电层，以形成露出所述自对准金属硅化物的接触孔；在所述接触孔中填充金属；采用化学机械研磨工艺除去多余的金属；其中，在刻蚀形成所述接触孔和接触孔金属化学机械研磨的过程中不会造成所述第一层间介电层的损失。根据本发明的制造工艺可以简化刻蚀工艺、形成结构良好的接触孔，并且形成的接触孔满足集成电路的要求。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成接触孔的方法。
背景技术
随着集成电路的制作向超大规模集成电路（ULSI）发展，内部的电路密度越来越大，所含元件数量不断增减，使得晶片的表面无法提供足够的面积来制作所需要的互连线。因此，为了配合元件缩小后所增加的互连线需求，两层以上的多层金属互连线的设计，便成为超大规模集成电路技术所必须采用的方法。目前，不同金属层之间的导通，是通过在两层金属层之间的绝缘层挖一开口并填入导电材料，形成导通两金属层的接触孔结构而实现的。该接触孔的形成质量对于电路的性能影响很大，如果接触孔的形成质量较差、会导致电路整体电阻值上升，严重时影响器件不能正常工作。
对于更先进的技术节点，所形成的接触孔具有较小的关键尺寸（criticaldimension，CD），当对所述接触孔进行金属钨（W）填充时会产生质量较差的间隙填充(gapfill)的问题。例如，当形成的接触孔的底部关键尺寸小于30nm、顶部关键尺寸小于40nm时，在进行金属钨间隙填充之后在接触孔的底部会出现空洞（void），影响半导体器件的性能。
第一铜金属层（M1-Cu）和金属栅极（或多晶硅栅极）之间的击穿电压差（Voltagebreak down margin）决定最终形成接触孔的高度。但是，在制作接触孔的工艺过程形成的层间介电层的高度高于最终形成的接触孔的高度，因为，在形成最终接触孔的工艺过程会对层间介电层产生损耗，如图1所示，例如，层间介电层100，其包括用于刻蚀第一金属(M1)刻蚀停止层损耗的层间介电层102、金属钨的化学机械研磨（CMP）损耗的层间介电层103等，刻蚀接触孔刻蚀停止层（CESL）损耗的层间介电层100、层间介电层104为用于满足击穿电压差，因此需要形成高的层间介电层。
现有技术采用光刻工艺形成具有目标关键尺寸的接触孔，通常包括以下步骤：如图2A-2F所示，提供在半导体衬底200，在半导体衬底上形成接触有源区的金属硅化物201，在半导体衬底上从下至上依次形成接触孔刻蚀停止层202、层间介电层203、非晶碳层（APF）204、电介质抗反射涂层（DARC）205、底部抗反射涂层（BARC）206和图案化的光刻胶层207。然后，根据图案化的光刻胶采用干法刻蚀工艺进行刻蚀以形成接触孔208，在该刻蚀过程中只有对电介质抗反射涂层的刻蚀才能产生缩小接触孔关键尺寸的效果，其他刻蚀步骤均不能缩小接触孔的关键尺寸。同时，还会产生消耗较多的层间介电层、具有随机较小关键尺寸的接触孔和扩大接触孔的问题。
在不同有源区注入的条件下，化学机械研磨金属钨会导致在接触孔中产生钨损失的问题，如电化腐蚀。因此，较厚的M1-刻蚀停止层将形成在填充钨之后的接触孔上以解决该问题。但是，形成的M1-刻蚀停止层会产生负载效应。
由于现有技术在形成接触孔的工艺过程中，只有刻蚀电介质抗反射涂层才能产生缩小接触孔关键尺寸的效应，如果在刻蚀层间介电层的步骤中缩小接触孔的关键尺寸会引起刻蚀停止的问题。而且，在采用LRM（Line-Reflect-Match）的校准方式进行刻蚀形成接触孔时会产生较多的层间介电层损耗。
因此，需要提出一种形成接触孔的方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极和侧墙结构，所述栅极和所述侧墙结构两侧的源/漏区上形成有自对准金属硅化物；在所述半导体衬底上依次形成第一层间介电层、覆盖层和图案化的光刻胶层，以覆盖所述栅极和所述侧墙结构；根据所述图案化的光刻胶层依次刻蚀所述覆盖层和所述第一层间介电层，以形成露出所述自对准金属硅化物的接触孔；去除所述图案化的光刻胶层；在所述接触孔中填充金属；采用化学机械研磨工艺除去多余的金属，以使所述接触孔中的金属层与所述覆盖层的顶部齐平；其中，在刻蚀形成所述接触孔和接触孔金属化学机械研磨的过程中不会造成所述第一层间介电层的损失。
优选地，所述覆盖层的材料为NDC或者氮化硅。
优选地，所述覆盖层的厚度范围为500埃至5000埃。
优选地，还包括在形成所述覆盖层之后在所述覆盖层上形成氧化物层的步骤。
优选地，在所述氧化物层和所述图案化的光刻胶层之间还依次形成有硬掩膜层、电介质抗反射涂层、底部抗反射涂层。
优选地，在所述覆盖层和所述图案化的光刻胶层之间还依次形成有硬掩膜层、电介质抗反射涂层、底部抗反射涂层。
优选地，还包括在形成所述第一层间介电层之后进行平坦化的步骤。
优选地，还包括在所述覆盖层上形成第二层间介电层的步骤，蚀刻所述第二层间介电层形成露出所述金属插塞的金属沟槽的步骤，其中所述覆盖层作为上述蚀刻步骤的蚀刻停止层。
优选地，所述半导体衬底和所述第一层间介电层之间还形成有接触孔刻蚀停止层。
综上所述，根据本发明的制造工艺可以有效地避免在制作半导体器中的接触孔时，出现的层间介电层的损耗、刻蚀停止以及接触孔顶部的关键尺寸产生随机变小的问题，以简化刻蚀工艺、形成结构良好的接触孔，并且形成的接触孔满足集成电路的要求。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：
图1为根据现有技术形成接触孔的层间介电层的示意性剖面图；
图2A-图2F为根据现有技术形成接触孔的方法的相关步骤的示意性剖面图；
图3A-图3G为根据本发明一个方面的实施例形成接触孔的方法的相关步骤的示意性剖面图；
图4为根据本发明一个方面的实施例形成接触孔的方法的流程图；
图5A-图5G为根据本发明另一个方面的实施例形成接触孔的方法的相关步骤的示意性剖面图；
图6为根据本发明另一个方面的实施例形成接触孔的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成接触孔的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图3A-图3G和图4来描述本发明提出的形成接触孔的方法的详细步骤。
参照图3A-图3G，其中示出了本发明一个方面的实施例形成接触孔的方法的相关步骤的示意性剖面图。
首先，如图3A所示，提供半导体衬底300，半导体衬底300可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底300还可以包括有机半导体或者如Si/SiGe、绝缘体上硅（SOI）、或者绝缘体上SiGe（SGOI）的分层半导体。在本实施例中，所述半导体衬底300选用单晶硅材料构成。在所述半导体衬底300中形成有隔离结构，本实施例中，所述隔离结构为浅沟槽隔离(STI)结构，所述隔离结构将所述半导体衬底300分为NMOS区和PMOS区。所述半导体衬底300中还形成有各种阱(well)结构，为了简化，图示中予以省略。
半导体衬底300上形成的NMOS区域和PMOS区域，该NMOS区域具有形成在均匀掺杂的沟道区上的第一栅极结构301N，PMOS区域具有形成在均匀掺杂的沟道区上的第二栅极结构301P。所述第一栅极结构301N包括栅极介质层（未示出）和形成于栅极介质层之上的栅极302A、以及在栅极介质层和栅极302A两侧形成的栅极侧墙结构。所述第二栅极结构301P包括栅极介质层（未示出）和形成于栅极介质层之上的栅极302B、以及在栅极介质层和栅极302B两侧形成的栅极侧墙结构，在栅极302A和栅极302B的两侧的半导体衬底300中形成有源/漏极（未示出）。在栅极结构301N、301P两侧的源/漏极的上表面上形成自对准金属硅化物层。自对准金属硅化物层的材料为NiSi。栅极302A、301B的材料优选多晶硅。
栅极侧墙结构可以为氧化硅、氮化硅、氮氧化硅中一种或者他们组合构成。作为本实施例的一个优化实施方式，所述侧墙结构为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、氮氧化硅层以及第二氧化硅层，然后采用刻蚀方法形成侧墙结构。
在本发明的一具体实施例中,去除所述栅极结构301N、301P中的栅极介质层和多晶硅栅极以形成沟槽，在所述沟槽中形成金属栅极结构。作为示例，所述金属栅极结构包括自下而上依次层叠的高K介电材料层、功函数金属层、阻挡层、浸润层和填充金属层。其中，高K介电材料层的材料可以选择为但不限于HfOx、HfSiOx、HfSiNOx、HfZrOx，高度大约为5～25埃。所述功函数金属层可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金和氮化钨；所述阻挡层的材料包括氮化钽和氮化钛；所述浸润层的材料包括钛或钛铝合金；所述填充金属层的材料包括钨或铝。形成所述金属栅极结构的工艺过程为本领域技术人员所熟习，例如，采用原子层沉积工艺或物理气相沉积工艺形成所述功函数金属层、所述阻挡层和所述浸润层，采用化学气相沉积工艺或物理气相沉积工艺形成所述金属栅极材料层。优选采用干法刻蚀进行去除多晶硅栅极结构。
接着，在所述半导体衬底300上依次形成接触孔蚀刻停止层303和层间介电层304，以覆盖所述栅极结构，然后进行平坦化工艺。形成所述接触孔蚀刻停止层303和所述层间介电层304可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。接触孔刻蚀停止层的材料可以为氧化硅、正硅酸乙酯、氮化硅、氮氧化硅中的一种或几种，所述接触孔蚀刻停止层303的材料优选氮化硅，其厚度约为400埃。层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。可以采用热化学气相沉积方法、等离子体工艺。层间介电层的材料优选二氧化硅、其厚度约为2800埃。所述栅极结构可以为多晶硅栅极结构或者金属栅极结构。
然后在层间介电层304形成覆盖层305，覆盖层可能为一含硅层、一含碳层、一含氮层、一含氢层或一金属或金属化合物层。覆盖层可以采用物理气相沉积、原子层沉积、旋转涂布(spin-on)沉积或其它适当方法的制程所形成。所述覆盖层的材料可以为含碳的氮化硅（NDC）或者氮化硅，覆盖层的厚度范围为500埃至5000埃。覆盖层用于缩小接触孔经刻蚀后检查（AEI）的关键尺寸，覆盖层经刻蚀后可以形成锥形结构有助于金属的间隙填充。
在覆盖层305上依次形成硬掩膜层306，硬掩膜层306为非晶碳层（APF）、电介质抗反射涂层（DARC）307、底部抗反射涂层（BARC）308和图案化的光刻胶层（PR）309。作为本发明的一个实例，采用光刻工艺形成图案化的光刻胶层，其厚度约为1300埃，所述光刻胶层定义了接触孔的宽度、长度以及位置等。电介质抗反射涂层（DARC）307的材料为无机材料，优选氮氧化硅，采用化学气相沉积的方法制备，其厚度约为350埃。电介质抗反射涂层（DARC）的材料不用于底部抗反射涂层（BARC）308的材料，底部抗反射涂层的材料为有机材料，其厚度约为4200埃。所述硬掩膜层306的厚度约为1900埃。
接着，如图3B所示，根据图案化的光刻胶层309刻蚀底部抗反射涂层308和电介质抗反射涂层307，以形成开口310，其中开口的结构为锥形的。因为，在刻蚀电介质抗反射涂层的过程中，能够形成锥形的开口，以缩小后续将要形成的接触孔的关键尺寸。接着，采用灰化工艺去除光刻胶层309和底部抗反射涂层308，以在电介质抗反射涂层307中形成开口，开口为锥形结构。
然后，如图3C所示，根据图案化的电介质抗反射涂层刻蚀硬掩膜层306，以形成开口311。接着，如图3D所示，去除电介质抗反射涂层，根据图案化硬掩膜层的刻蚀覆盖层305，以形成开口312，其中开口312的结构为锥形的。因为，在刻蚀覆盖层305的过程中，能够形成锥形的开口，以缩小后续将要形成的接触孔的关键尺寸。
如图3E所示，去除硬掩膜层，根据图案化的覆盖层采用LRM校准方法刻蚀层间介电层304，并停止在接触孔蚀刻停止层303的表面上，以形成接触孔313，优选地，去除接触孔露出的接触孔蚀刻停止层，接触孔313暴露出半导体衬底上有源区的自对准金属硅化物层。在刻蚀形成接触孔313的过程中没有层间介电层的损耗。在形成接触孔的过程中硬掩膜层、电介质抗反射涂层和底部抗反射涂层可以在刻蚀过程中全部消耗或者也可以采用各种适用的手段去除。
在本发明的一个具体实施例中，上述刻蚀工艺可以为干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。作为一个实例，根据图案化的覆盖层，在通入CF4和CHF3的刻蚀条件下，对所述层间介电层303进行刻蚀，在该步骤中所述蚀刻压力：50-150mTorr；功率：300-800W；时间：5-15s；其中气体流量：CF4，10-30sccm；CHF3，10-30sccm，需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
接下来，在所述覆盖层和接触孔313的侧壁和底部沉积一层接触孔阻挡层，并生长金属，对所形成的接触孔阻挡层和金属进行化学机械研磨，暴露出覆盖层，使得金属物仅填充在接触孔中并且除去多余的金属，以使金属层与所述覆盖层的顶部齐平，最终形成金属插塞，其中所述金属层材料优选钨，在对所形成的接触孔阻挡层和金属进行化学机械研磨的过程中没有层间介电层的损耗，如图3F所示。
如图3G所示，在后段制程中（BEOL），在接触孔313中填充金属钨314之后，在覆盖层305上形成层间介电层315。接着，刻蚀层间介电层315，以形成沟槽316，所述沟槽316位于接触孔313的上方，并且沟槽316和接触孔313互连，沟槽316为露出所述金属插塞的金属沟槽，其中所述覆盖层305作为上述蚀刻步骤的蚀刻停止层。在形成沟槽316的过程中，没有采用LRM校准方法，简化了工艺步骤。
参照图4，其中示出了根据本发明一实施例形成接触孔的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧形成有侧壁结构，所述栅极结构两侧的源/漏区上形成有自对准金属硅化物；
在步骤402中，在所述半导体衬底上依次形成接触孔蚀刻停止层、层间介电层、覆盖层、硬掩膜层、电介质抗反射涂层、底部抗反射涂层和图案化的光刻胶层，以覆盖所述栅极结构；
在步骤403中，根据图案化的光刻胶层刻蚀电介质抗反射涂层和底部抗反射涂层，去除光刻胶层和底部抗反射涂层，以形成第一锥形开口；
在步骤404中，根据第一锥形开口刻蚀硬掩膜层，去除电介质抗反射涂层，以形成第一开口；
在步骤405中，根据第一开口刻蚀覆盖层，去除硬掩膜层，以形成第二锥形开口；
在步骤406中，根据第二锥形开口刻蚀层间介电层，以形成接触孔；
在步骤407中，在接触孔中填充金属，采用化学机械研磨工艺除去多余的金属，以最终形成金属插塞；
在步骤408中，在覆盖层上形成另一层间介电层，刻蚀所述层间介电层以形成露出所述金属插塞的金属沟槽。
下面，参照图5A-图5G和图6来描述本发明提出的形成接触孔的方法的详细步骤。
参照图5A-图5G，其中示出了本发明另一个方面的实施例形成接触孔的方法的相关步骤的示意性剖面图。
首先，如图5A所示，提供半导体衬底500，半导体衬底500可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。半导体衬底500还可以包括有机半导体或者如Si/SiGe、绝缘体上硅（SOI）、或者绝缘体上SiGe（SGOI）的分层半导体。在本实施例中，所述半导体衬底500选用单晶硅材料构成。在所述半导体衬底500中形成有隔离结构，本实施例中，所述隔离结构为浅沟槽隔离(STI)结构，所述隔离结构将所述半导体衬底500分为NMOS区和PMOS区。所述半导体衬底500中还形成有各种阱(well)结构，为了简化，图示中予以省略。
半导体衬底500上形成的NMOS区域和PMOS区域，该NMOS区域具有形成在均匀掺杂的沟道区上的第一栅极结构501N，PMOS区域具有形成在均匀掺杂的沟道区上的第二栅极结构501P。所述第一栅极结构501N包括栅极介质层（未示出）和形成于栅极介质层之上的栅极502A、以及在栅极介质层和栅极502A两侧形成的栅极侧墙结构。所述第二栅极结构501P包括栅极介质层（未示出）和形成于栅极介质层之上的栅极502B、以及在栅极介质层和栅极502B两侧形成的栅极侧墙结构，在栅极结构501N、501P的两侧的半导体衬底500中形成有源/漏极（未示出）。在栅极结构501N、501P的两侧的源/漏极的上表面上形成自对准金属硅化物层。自对准金属硅化物层的材料为NiSi。栅极502A、502B的材料为多晶硅。
栅极侧墙结构可以为氧化硅、氮化硅、氮氧化硅中一种或者他们组合构成。作为本实施例的一个优化实施方式，所述侧墙结构为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、氮氧化硅层以及第二氧化硅层，然后采用刻蚀方法形成侧墙结构。
在本发明的一具体实施例中，去除所述栅极结构501N、501P中的栅极介质层和多晶硅栅极以形成沟槽，在所述沟槽中形成金属栅极结构。作为示例，所述金属栅极结构包括自下而上依次层叠的高K介电材料层、功函数金属层、阻挡层、浸润层和填充金属层。其中，高K介电材料层的材料可以选择为但不限于HfOx、HfSiOx、HfSiNOx、HfZrOx，高度大约为5～25埃。所述功函数金属层可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金和氮化钨；所述阻挡层的材料包括氮化钽和氮化钛；所述浸润层的材料包括钛或钛铝合金；所述填充金属层的材料包括钨或铝。形成所述金属栅极结构的工艺过程为本领域技术人员所熟习，例如，采用原子层沉积工艺或物理气相沉积工艺形成所述功函数金属层、所述阻挡层和所述浸润层，采用化学气相沉积工艺或物理气相沉积工艺形成所述金属栅极材料层。优选采用干法刻蚀进行去除多晶硅栅极结构。
接着，在所述半导体衬底500上依次形成接触孔蚀刻停止层503和层间介电层504，以覆盖所述栅极结构，然后执行平坦化工艺。形成所述接触孔蚀刻停止层503和所述层间介电层504可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。接触孔刻蚀停止层的材料可以为氧化硅、正硅酸乙酯、氮化硅、氮氧化硅中的一种或几种，所述接触孔蚀刻停止层503的材料优选氮化硅，其厚度约为400埃。层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。可以采用热化学气相沉积方法、等离子体工艺。层间介电层的材料优选二氧化硅、其厚度约为2800埃。所述栅极结构可以为多晶硅栅极结构或者金属栅极结构。
然后在层间介电层504形成覆盖层505，覆盖层可能为一含硅层、一含碳层、一含氮层、一含氢层或一金属或金属化合物层。金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。覆盖层借由如物理气相沉积、原子层沉积、旋转涂布(spin-on)沉积或其它适当方法的制程所形成。所述覆盖层的材料优选含碳的氮化硅（NDC）或者氮化硅，覆盖层的厚度范围为500埃至5000埃。接着，在覆盖层505上形成氧化物层506，其作为表面薄膜用于接触孔刻蚀过程中的LRM校准方法的实施，氧化物层506可以减少对覆盖层505的消耗以保护覆盖层505，因为在刻蚀层间介电层形成接触孔的过程中，该刻蚀工艺对氧化物的刻蚀速率大于对氮化物的刻蚀速率，氧化物层能够减少对覆盖层的选择性刻蚀。
在氧化物层506上依次形成硬掩膜层507，硬掩膜层507优选为为非晶碳层（APF）、电介质抗反射涂层（DARC）508、底部抗反射涂层（BARC）509和图案化的光刻胶层（PR）510。作为本发明的一个实例，采用光刻工艺形成图案化的光刻胶层，其厚度约为1300埃，所述光刻胶层定义了接触孔的宽度、长度以及位置等。电介质抗反射涂层（DARC）508的材料为无机材料，优选氮氧化硅，采用化学气相沉积的方法制备，其厚度约为350埃。电介质抗反射涂层（DARC）的材料不用于底部抗反射涂层（BARC）509的材料，底部抗反射涂层的材料为有机材料，其厚度约为4200埃。所述硬掩膜层507的厚度约为1900埃。
接着，如图5B所示，根据图案化的光刻胶层510刻蚀底部抗反射涂层509和电介质抗反射涂层508，以形成开口511，其中开口的结构为锥形的。因为，在刻蚀电介质抗反射涂层的过程中，能够形成锥形的开口，以缩小后续将要形成的接触孔的关键尺寸。采用灰化工艺去除光刻胶层510和底部抗反射涂层509，以在电介质抗反射涂层508中形成开口，开口为锥形结构。
然后，如图5C所示，根据图案化的电介质抗反射涂层刻蚀硬掩膜层507，以形成开口512。接着，如图5D所示，去除电介质抗反射涂层，根据图案化硬掩膜层的刻蚀覆盖层506和氧化物层505，以形成开口513，其中开口513的结构为锥形的。因为，在刻蚀覆盖层和氧化物层的过程中，能够形成锥形的开口，以缩小后续将要形成的接触孔的关键尺寸。
如图5E所示，去除硬掩膜层和氧化物层，根据图案化的覆盖层采用LRM校准方法刻蚀层间介电层504，并停止在接触孔蚀刻停止层503的表面上，以形成接触孔514，优选地，去除接触孔露出的接触孔蚀刻停止层，接触孔514暴露出半导体衬底上有源区的金属硅化物层。在刻蚀形成接触孔514的过程中没有层间介电层和覆盖层的损耗。在形成接触孔的过程中氧化物层、硬掩膜层、电介质抗反射涂层和底部抗反射涂层可以在刻蚀过程中全部消耗或者也可以采用各种适用的手段去除。
在本发明的一个具体实施例中，上述刻蚀工艺可以为干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。作为一个实例，根据图案化的覆盖层，在通入CF4和CHF3的刻蚀条件下，对所述层间介电层503进行刻蚀，在该步骤中所述蚀刻压力：50-150mTorr；功率：300-800W；时间：5-15s；其中气体流量：CF4，10-30sccm；CHF3，10-30sccm，需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
接下来，在所述覆盖层和接触孔514的侧壁和底部沉积一层接触孔阻挡层，并生长金属层，对所形成的接触孔阻挡层和金属层进行化学机械研磨，暴露出覆盖层，使得金属层仅填充在接触孔中并且除去多余的金属，以使金属层与所述覆盖层的顶部齐平，最终形成金属插塞，其中所述金属层材料优选钨，在对所形成的接触孔阻挡层和金属层进行化学机械研磨的过程中没有层间介电层的损失，如图5F所示。
如图5G所示，在接触孔514中填充金属钨515之后，在后段制程中（BEOL），在覆盖层506上形成层间介电层516。接着，刻蚀层间介电层516，以形成沟槽517，所述沟槽517位于接触孔514的上方，并且沟槽517和接触孔514互连，沟槽517为露出所述金属插塞的金属沟槽，其中所述覆盖层作为上述蚀刻步骤的蚀刻停止层。在形成沟槽517的过程中，没有采用LRM校准方法，简化了工艺步骤。
参照图6，其中示出了根据本发明的另一个方面的实施例形成接触孔的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤601中，提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构的两侧形成有侧壁结构，所述栅极结构两侧的源/漏区上形成有自对准金属硅化物；
在步骤602中，在所述半导体衬底上依次形成接触孔蚀刻停止层、层间介电层、覆盖层、氧化物层、硬掩膜层、电介质抗反射涂层、底部抗反射涂层和图案化的光刻胶层，以覆盖所述栅极结构；
在步骤603中，根据图案化的光刻胶层刻蚀电介质抗反射涂层和底部抗反射涂层，去除光刻胶层和底部抗反射涂层，以形成第一锥形开口；
在步骤604中，根据第一锥形开口刻蚀硬掩膜层，去除电介质抗反射涂层，以形成第一开口；
在步骤605中，根据第一开口刻蚀氧化物层和覆盖层刻蚀，去除硬掩膜层和氧化物层，以形成第二锥形开口；
在步骤606中，根据第二锥形开口刻蚀层间介电层，以形成接触孔；
在步骤607中，在接触孔中填充金属钨，采用化学机械研磨工艺除去多余的金属钨，以形成金属插塞；
在步骤608中，在覆盖层上形成另一层间介电层，刻蚀所述层间介电层以形成露出所述金属插塞的金属沟槽。
综上所述，根据本发明的制造工艺可以有效地避免在制作半导体器中的接触孔时，出现的层间介电层损耗、刻蚀停止以及接触孔顶部的关键尺寸产生随机变小的问题，以简化刻蚀工艺、形成结构良好的接触孔，并且形成的接触孔满足集成电路的要求
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (9)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极和侧墙结构，所述栅极和所述侧墙结构两侧的源/漏区上形成有自对准金属硅化物；
在所述半导体衬底上依次形成第一层间介电层、覆盖层和图案化的光刻胶层，以覆盖所述栅极和所述侧墙结构；
根据所述图案化的光刻胶层依次刻蚀所述覆盖层和所述第一层间介电层，以形成露出所述自对准金属硅化物的接触孔，其中在刻蚀所述覆盖层的过程中缩小所述接触孔的关键尺寸，在刻蚀所述第一层间介电层的过程中不缩小所述接触孔的关键尺寸；
去除所述图案化的光刻胶层；
在所述接触孔中填充金属；
采用化学机械研磨工艺除去部分的金属，以使所述接触孔中的金属层与所述覆盖层的顶部齐平；
其中，在刻蚀形成所述接触孔和接触孔金属化学机械研磨的过程中不会造成所述第一层间介电层的损失。
2.根据权利要求1所述的方法，其特征在于，所述覆盖层的材料为NDC或者氮化硅。
3.根据权利要求1所述的方法，其特征在于，所述覆盖层的厚度范围为500埃至5000埃。
4.根据权利要求1所述的方法，其特征在于，还包括在形成所述覆盖层之后在所述覆盖层上形成氧化物层的步骤。
5.根据权利要求4所述的方法，其特征在于，在所述氧化物层和所述图案化的光刻胶层之间还依次形成有硬掩膜层、电介质抗反射涂层、底部抗反射涂层。
6.根据权利要求1所述的方法，其特征在于，在所述覆盖层和所述图案化的光刻胶层之间还依次形成有硬掩膜层、电介质抗反射涂层、底部抗反射涂层。
7.根据权利要求1所述的方法，其特征在于，还包括在形成所述第一层间介电层之后进行平坦化的步骤。
8.根据权利要求1所述的方法，其特征在于，还包括在所述覆盖层上形成第二层间介电层的步骤，蚀刻所述第二层间介电层形成露出所述金属插塞的金属沟槽的步骤，其中所述覆盖层作为上述蚀刻步骤的蚀刻停止层。
9.根据权利要求1所述的方法，其特征在于，所述半导体衬底和所述第一层间介电层之间还形成有接触孔刻蚀停止层。
CN201310340566.4A 2013-08-06 2013-08-06 一种半导体器件的制造方法 Active CN104347485B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310340566.4A CN104347485B (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310340566.4A CN104347485B (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104347485A CN104347485A (zh) 2015-02-11
CN104347485B true CN104347485B (zh) 2018-03-30

Family

ID=52502815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310340566.4A Active CN104347485B (zh) 2013-08-06 2013-08-06 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104347485B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
CN113629007A (zh) * 2021-07-28 2021-11-09 华虹半导体(无锡)有限公司 接触孔的制作方法
CN114334811A (zh) * 2022-03-14 2022-04-12 广州粤芯半导体技术有限公司 一种接触孔及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588433B (en) * 2003-03-25 2004-05-21 Nanya Technology Corp Method of forming metal plug
US7678704B2 (en) * 2005-12-13 2010-03-16 Infineon Technologies Ag Method of making a contact in a semiconductor device
CN100514596C (zh) * 2006-01-13 2009-07-15 联华电子股份有限公司 金属内连线的制作方法与结构
JP2010080798A (ja) * 2008-09-29 2010-04-08 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8471343B2 (en) * 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild

Also Published As

Publication number Publication date
CN104347485A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
KR102465095B1 (ko) 반도체 디바이스들을 위한 에칭 스탑 층
US9564433B2 (en) Semiconductor device with improved contact structure and method of forming same
JP5661524B2 (ja) 半導体集積回路装置の製造方法
JP3529732B2 (ja) Ｍｏｓｆｅｔデバイスを形成する方法
TWI508192B (zh) 具有取代閘極結構之積體電路及其製造方法
US11043425B2 (en) Methods of reducing parasitic capacitance in semiconductor devices
TW202008436A (zh) 使用單元隔離柱對主動奈米結構間的ｎ－ｐ空間之功函數金屬圖案化
KR101951088B1 (ko) 자기 정렬 메탈 게이트 에치 백 프로세스 및 디바이스
TW201015669A (en) Method for gate height control in a gate last process
TW201924012A (zh) 半導體裝置及其製造方法
TW201123276A (en) Method of fabricating semiconductor device
US8927407B2 (en) Method of forming self-aligned contacts for a semiconductor device
CN115274616A (zh) 通孔结构及其方法
CN104347485B (zh) 一种半导体器件的制造方法
US9786607B2 (en) Interconnect structure including middle of line (MOL) metal layer local interconnect on ETCH stop layer
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN104183575B (zh) 一种半导体器件及其制备方法
US11532480B2 (en) Methods of forming contact features in semiconductor devices
US8524569B2 (en) Methods of forming an isolation layer and methods of manufacturing semiconductor devices having an isolation layer
US6406993B1 (en) Method of defining small openings in dielectric layers
JP2002050702A (ja) 半導体装置
TWI511187B (zh) 製作具有本地接點之半導體裝置之方法
TWI762112B (zh) 半導體裝置的形成方法
US20240055525A1 (en) Semiconductor device and method of forming the same
TW201423908A (zh) 形成具有金屬連線的半導體結構的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant