CN104347396B - 注入增强型绝缘栅双极型晶体管的制造方法 - Google Patents
注入增强型绝缘栅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN104347396B CN104347396B CN201310311346.9A CN201310311346A CN104347396B CN 104347396 B CN104347396 B CN 104347396B CN 201310311346 A CN201310311346 A CN 201310311346A CN 104347396 B CN104347396 B CN 104347396B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- groove
- bipolar transistor
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000009413 insulation Methods 0.000 title claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000002347 injection Methods 0.000 claims abstract description 43
- 239000007924 injection Substances 0.000 claims abstract description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000006210 lotion Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种注入增强型绝缘栅双极型晶体管的制造方法，提供N型衬底；在N型衬底上形成P型掺杂层；在P型掺杂层上形成硬质层；在P型掺杂层上刻蚀形成延伸至N型衬底的沟槽；在沟槽的底部形成N型掺杂层；去除硬质层；对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层；在沟槽表面形成栅氧介质层；在形成有栅氧介质层的沟槽中沉积多晶硅层。上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层和N型掺杂层一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。
Description
技术领域
本发明涉及半导体制造工艺技术领域，特别是涉及一种注入增强型绝缘栅双极型晶体管的制造方法。
背景技术
目前，注入增强型的绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，IGBT)一般是通过普注N型杂质来形成缓冲层，再进行推阱，然后进行体区(BODY)注入，再推阱，这样缓冲层的推阱时间比BODY推阱的时间长，从而使N型杂质的结深比BODY深。因此，这种方式的IGBT制造工艺需要在体区(BODY)推阱前增加一次对缓冲层的推阱，通过长时间的推阱使缓冲层的N型杂质分布扩散，使N型杂质的结深大于BODY的结深，BODY下面形成N+，这样才能起到注入增强的作用。但是这种注入增强型的绝缘栅双极型晶体管的制造方式会增加额外的推阱步骤，生产周期较长。
发明内容
基于此，有必要提供一种生产周期较短的注入增强型绝缘栅双极型晶体管的制造方法。
一种注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤：
提供N型衬底；
在所述N型衬底上形成P型掺杂层；
在所述P型掺杂层上形成硬质层；
刻蚀所述硬质层形成具有沟槽图案的硬质层；
在所述P型掺杂层上刻蚀形成沟槽，所述沟槽延伸至所述N型衬底中；
在所述沟槽的外侧底部形成N型掺杂层；
去除所述具有沟槽图案的硬质层；
对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
在所述沟槽表面形成栅氧介质层；
在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
在其中一个实施例中，所述P型掺杂层采用离子注入或扩散的方式形成。
在其中一个实施例中，所述P型掺杂层中P型杂质的浓度为1×1012离子/cm3～1×1020离子/cm3。
在其中一个实施例中，所述在所述沟槽的外侧底部形成N型掺杂层的操作中，采用所述硬质层或光刻刻蚀硬质层时的光刻胶层做掩膜；所述N型掺杂层采用离子注入的方式形成。
在其中一个实施例中，所述N型掺杂层中N型杂质的浓度为1×1012离子/cm3～1×1020离子/cm3。
在其中一个实施例中，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的温度为1100℃～1280℃。
在其中一个实施例中，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的时间为20min～500min。
在其中一个实施例中，所述在所述沟槽表面形成栅氧介质层的操作如下：
将所述沟槽表面氧化形成牺牲氧化层；
刻蚀去除所述牺牲氧化层；
将所述沟槽表面氧化形成栅氧介质层。
在其中一个实施例中，所述硬质层的材质为氧化硅或氮化硅。
一种注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤：
提供N型衬底；
在所述N型衬底上形成硬质层；
刻蚀所述硬质层形成具有沟槽图案的硬质层；
在所述N型衬底上刻蚀形成沟槽；
在所述沟槽的外侧底部形成N型掺杂层；
去除所述具有沟槽图案的硬质层；
在所述沟槽中形成掩膜层，所述掩膜层填满所述沟槽；
在所述N型衬底上形成有沟槽的表面形成P型掺杂层；
去除所述掩膜层；
对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
在所述沟槽表面形成栅氧介质层；
在形成有所述栅氧介质层的沟槽中沉积多晶硅层。
上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。
附图说明
图1为一实施方式的的注入增强型绝缘栅双极型晶体管的制造方法的流程图；
图2至图11为对应于图1所示的流程过程的结构变化示意图；
图12为另一实施方式的的注入增强型绝缘栅双极型晶体管的制造方法的流程图；
图13为另一实施方式的的注入增强型绝缘栅双极型晶体管的制造方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
如图1所示，一实施方式的的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤：
S110、提供N型衬底。
结合图2，N型衬底12的电阻率范围约0.01欧姆·厘米～200欧姆·厘米。在实际应用中，可以根据IGBT产品的要求选择不同电阻率的N型衬底12。N型衬底12厚度范围可以为100μm～1000μm。
S115、在N型衬底上形成P型掺杂层。
参考图2，对N型衬底12进行P型掺杂形成P型掺杂层14。具体的，P型掺杂层14可以采用扩散或者离子注入的方式形成。当然，P型掺杂层14的形成方法不限于此。采用离子注入的方式形成P型掺杂层时，注入的离子可以为硼(B)等。注入的离子的浓度可以为1×1012离子/cm3～1×1020离子/cm3。离子注入的能量可以为20KeV～200KeV。
S120、在P型掺杂层上形成硬质层。
结合图3，硬质层20的材质可以为氧化硅或氮化硅。硬质层20的厚度范围可以为500埃～100000埃。在实际应用中，硬质层20的厚度值还可以是其他值。硬质层20覆盖于P型掺杂层14之上。当硬质层20的材质为氧化硅时，可以通过低压SiO2气相沉积工艺、炉管氧化、快速热退火氧化或原位水蒸气产生氧化等方法形成。当硬质层20的材质为氮化硅时，可以采用化学气相沉积法制备。
S130、刻蚀硬质层形成具有沟槽图案的硬质层。
可以采用光刻刻蚀的方法刻蚀硬质层20形成具有沟槽图案的硬质层。
采用光刻刻蚀的方法刻蚀硬质层20形成具有沟槽图案的硬质层的具体操作为：
结合图4，首先在硬质层20上形成光刻胶层30。接着，将光刻胶层30置于曝光设备下，用表面具有沟槽图案的掩膜版进行掩膜曝光，使掩膜版上的沟槽图案转移到光刻胶层30上，然后利用显影液去除曝光区域的光刻胶，形成具有沟槽图案的光刻胶层30。结合图5，再以具有沟槽图案的光刻胶层30为掩膜，对硬质层20进行刻蚀形成具有沟槽图案的硬质层20。
刻胶层30可以采用静态滴注和旋涂工艺形成。
S140、在P型掺杂层上刻蚀形成沟槽，且沟槽延伸至N型衬底中。
结合图6和图9，在本实施例中，沟槽40的深度是穿过P型掺杂层14的，其深度大于P型掺杂层14经推阱后形成的P型基区(P-BODY)60的厚度。沟槽40的深度范围可以为0.5μm～15μm。在实际应用中，本领域技术人员可以根据具体情况选择沟槽40的深度。
对硬质层20进行刻蚀形成具有沟槽图案的硬质层20后，在P型掺杂层12上形成沟槽40之前，可以去除光刻胶层30。当然，也可以以光刻胶层30为掩膜，在P型掺杂层12上形成沟槽40之后，再去除光刻胶层30；或者采用光刻胶层30为掩膜，在沟槽40的外侧底部形成N型掺杂层后再去除光刻胶层30。去除光刻胶层30可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除光刻胶层30。湿法去胶工艺采用清洗液去除光刻胶。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。当然，在其他实施例中，湿法去胶工艺中的洗液也可以是其他物质的混合物。应当注意的是，本领域技术人员可以根据实际情况，选择性的采用干法去胶工艺或湿法去胶工艺去除光刻胶层30。
S150、在沟槽的外侧底部形成N型掺杂层。
请参考图7，在本实施例中，以具有沟槽图案的硬质层20为掩膜，采用离子注入的方式在沟槽40的外侧底部形成N型掺杂层50。
N型掺杂层50中N型杂质的浓度可以为1×1012离子/cm3～1×1020离子/cm3，能量可以为20KeV～200KeV。可以根据器件的具体要求，对注入的杂质的种类和剂量、浓度进行相应的控制。N型掺杂层50的厚度为0.5μm～20μm。
S160、去除具有沟槽图案的硬质层。
硬质层20为氧化物时，可以采用等离子体刻蚀技术或缓冲氧化物刻蚀技术，将覆盖在P型掺杂层14上的硬质层20去除，去除硬质层20后的结构如图8所示。缓冲氧化物刻蚀技术可以采用氢氟酸(49％)、水和氟化铵混合液对硬质层20进行清洗。在实际应用中，可以调节氢氟酸和氟化铵的浓度对去除硬质层20的速率进行调节。
硬质层20为氮化物时，可以采用湿法刻蚀去除硬质层20。
S170、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
结合图9，推阱可以使N型杂质和P型杂质穿过N型衬底12的硅晶体，在N型衬底12中形成期望的结深，形成P型基区60和N型缓冲层70。本实施例中，推阱的温度可以为1100℃～1280℃，推阱的时间可以为20min～500min。在实际应用中，可以根据器件的具体要求对推阱的温度和时间进行调节。
S180、在沟槽表面形成栅氧介质层。
在沟槽40表面形成栅氧介质层的操作如下：
首先，将沟槽40表面氧化形成牺牲氧化层(图未示)。然后，刻蚀去除牺牲氧化层(图未示)。接着，将沟槽40表面氧化形成栅氧介质层80，形成栅氧介质层80后的结构如图10所示。
由于在沟槽的刻蚀过程中不可避免地会在沟槽40表面形成较多的缺陷，会影响栅氧介质层80的质量。因此，通过将沟槽40表面先氧化形成牺牲氧化层，再通过刻蚀去除牺牲氧化层后，再氧化形成栅氧介质层80，有利于提高栅氧介质层40的均匀性和材质的单一性，提高栅氧介质层的质量。
牺牲氧化层可以采用干法氧化法或者湿法氧化法形成。
牺牲氧化层的去除可以采用湿法刻蚀法。
栅氧介质层80可以采用干法氧化法形成。栅氧介质层80的氧化方法不是限制性的。本领域技术人员可以根据栅氧介质层80的质量要求选择合适的氧化方法。栅氧介质层80的厚度范围可以为100埃～5000埃，例如1000埃。
S190、在形成有栅氧介质层的沟槽中沉积多晶硅层。
在形成栅氧介质层80的沟槽中沉积多晶硅层90并回刻后的结构如图11所示。多晶硅层可以采用化学气相沉积、物理气相沉积或者其他方式形成。在实际应用中，可以根据需要选择合适的沉积方式。在本实施例中，多晶硅层90可以采用干法刻蚀进行多晶硅层回刻，将多余沉积物去除。
将多晶硅层90进行后续处理形成栅极，接着对S190得到的器件进行常规的正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层90进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极等工艺都可以采用本领域的常规技术手段，在此不做限定。
上述注入增强型绝缘栅双极型晶体管的制造方法仅针对的是先在N型衬底的表面形成P型掺杂层，接着进行沟槽刻蚀，再通过离子注入方式形成N型掺杂层，再将P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱的作业方式。当然，将N型衬底先进行沟槽刻蚀再在N型衬底的表面形成P型掺杂层，再通过离子注入方式形成N型掺杂层，再将P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱也是可行的。
如图12所示，另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤：
S210、提供N型衬底。
S210中的N型衬底和S110中的N型衬底相同。
S215、在N型衬底上形成硬质层。
S215中的硬质层以及形成硬质层的工艺操作和S120中的硬质层以及形成硬质层的工艺相同。
S220、刻蚀硬质层形成具有沟槽图案的硬质层。
S220中刻蚀硬质层形成具有沟槽图案的硬质层的工艺和S130中刻蚀硬质层形成具有沟槽图案的硬质层的工艺相同。
S225、在N型衬底上刻蚀形成沟槽。
S225中形成的沟槽和S140中形成的沟槽相同。
S230、在沟槽的外侧底部形成N型掺杂层。
在本实施例中，以步骤S220中形成的具有沟槽图案的硬质层为掩膜，采用离子注入的方式在沟槽的外侧底部形成N型掺杂层。S230中离子注入工艺和S150中离子注入工艺相同。
S235、去除具有沟槽图案的硬质层。
S235中去除具有沟槽图案的硬质层的工艺操作和S160中去除具有沟槽图案的硬质层的工艺操作相同。
S240、在沟槽中形成掩膜层，掩膜层填满沟槽。
在本实施方式中，掩膜层的材质可以为光刻胶。当掩膜层的材质为光刻胶时，可以在N型衬底的表面采用静态滴注或旋涂工艺形成光刻胶层，光刻胶填满沟槽，接着去除未形成有沟槽的N型衬底的表面的光刻胶，保留沟槽中的光刻胶形成掩膜层。
S250、在N型衬底上形成有沟槽的表面形成P型掺杂层。
在本实施例中，可以采用离子注入的方式形成P型掺杂层。离子注入的工艺和S115相同。
S260、去除掩膜层。
掩膜层的材质为光刻胶时，去除掩膜层可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除掩膜层。湿法去胶工艺采用清洗液去除掩膜层。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。
S270、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
S270和S170的操作相同。
S280、在沟槽表面形成栅氧介质层。
S280和S180的操作相同。
S290、在形成有栅氧介质层的沟槽中沉积多晶硅层。
S290和S190的操作相同。将多晶硅层进行后续处理形成栅极，接着对S290得到的器件进行正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺都可以采用本领域的常规技术手段，在此不做限定。
如图13所示，另一实施方式的注入增强型绝缘栅双极型晶体管的制造方法，包括以下步骤：
S310、提供N型衬底。
S310中的N型衬底和S110中的N型衬底相同。
S315、在N型衬底上形成硬质层。
S315中的硬质层以及形成硬质层的工艺和S120中的硬质层以及形成硬质层的工艺相同。
S320、刻蚀硬质层形成具有沟槽图案的硬质层。
S320中刻蚀硬质层形成具有沟槽图案的硬质层的工艺和S130中刻蚀硬质层形成具有沟槽图案的硬质层的工艺相同。
S325、在N型衬底上刻蚀形成沟槽。
S325中形成的沟槽和S140中形成的沟槽相同。
S330、去除具有沟槽图案的硬质层。
S330中去除具有沟槽图案的硬质层的工艺和S160中去除具有沟槽图案的硬质层的工艺相同。
S335、在沟槽中形成掩膜层，掩膜层填满沟槽。
在本实施方式中，掩膜层的材质可以为光刻胶。当掩膜层的材质为光刻胶时，可以在N型衬底的表面采用静态滴注或旋涂工艺形成光刻胶层，光刻胶填满沟槽，接着去除未形成有沟槽的N型衬底的表面的光刻胶，保留沟槽中的光刻胶形成掩膜层。
S340、在N型衬底上形成有沟槽的表面形成P型掺杂层。
在本实施例中，采用离子注入的方式形成P型掺杂层。离子注入的工艺和S115相同。
S350、去除掩膜层。
掩膜层的材质为光刻胶时，去除掩膜层可以采用干法去胶工艺或湿法去胶工艺。干法去胶工艺利用等离子体对光刻胶进行轰击，去除掩膜层。湿法去胶工艺采用清洗液去除掩膜层。该湿法去胶工艺采用的清洗液可以为硫酸和氧化剂的混合液。
S360、在沟槽的外侧底部形成N型掺杂层。
在本实施例中，采用离子注入的方式在沟槽的外侧底部形成N型掺杂层。S360中离子注入工艺和S150中离子注入工艺相同。
S370、对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，P型杂质扩散形成P型基区，N型杂质扩散形成N型缓冲层。
S370和S170的操作相同。
S380、在沟槽表面形成栅氧介质层。
S380和S180的操作相同。
S390、在形成有栅氧介质层的沟槽中沉积多晶硅层。
S390和S190的操作相同。将多晶硅层进行后续处理形成栅极，接着对S390得到的器件进行正面工艺和减薄、背面注入、退火、背金等工艺形成发射极电极和集电极电极，得到注入增强型绝缘栅双极型晶体管。将多晶硅层进行后续处理形成栅极、正面工艺和减薄、背面注入、退火、背金等工艺都可以采用本领域的常规技术手段，在此不做限定。
上述注入增强型绝缘栅双极型晶体管的制造方法中对P型掺杂层的P型杂质和N型掺杂层的N型杂质一起进行推阱，形成P型基区和N型缓冲层，只需要进行一次推阱工艺，相比于传统的注入增强型的绝缘栅双极型晶体管的制造方式，生产周期较短。传统的注入增强型的绝缘栅双极型晶体管的制造方式，缓冲层和body注入的位置相同，进行两次推阱，导致body扩散时，P型杂质与N型杂质补偿，使得基区的电阻会增大。上述注入增强型绝缘栅双极型晶体管的制造方法，P型掺杂层和N型掺杂层的位置不同，对P型掺杂层和N型掺杂层一起进行推阱，不会导致P型杂质与N型杂质补偿。
采用上述注入增强型绝缘栅双极型晶体管的制造方法制备的器件，可以优化器件的性能，如饱和压降(VDSON)等。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
提供N型衬底；
在所述N型衬底上形成P型掺杂层；
在所述P型掺杂层上形成硬质层；
刻蚀所述硬质层形成具有沟槽图案的硬质层；
在所述P型掺杂层上刻蚀形成沟槽，所述沟槽延伸至所述N型衬底中；
在所述沟槽的外侧底部形成N型掺杂层；
去除所述具有沟槽图案的硬质层；
对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
在所述沟槽表面形成栅氧介质层；
在形成有所述栅氧介质层的沟槽中沉积多晶硅层；
所述沟槽的深度大于所述P型基区的厚度。
2.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述P型掺杂层采用离子注入或扩散的方式形成。
3.根据权利要求2所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述P型掺杂层中P型杂质的浓度为1×1012离子/cm3～1×1020离子/cm3。
4.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述在所述沟槽的外侧底部形成N型掺杂层的操作中，采用所述硬质层或光刻刻蚀硬质层时的光刻胶层做掩膜；所述N型掺杂层采用离子注入的方式形成。
5.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述N型掺杂层中N型杂质的浓度为1×1012离子/cm3～1×1020离子/cm3。
6.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的温度为1100℃～1280℃。
7.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱的操作中，所述推阱的时间为20min～500min。
8.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述在所述沟槽表面形成栅氧介质层的操作如下：
将所述沟槽表面氧化形成牺牲氧化层；
刻蚀去除所述牺牲氧化层；
将所述沟槽表面氧化形成栅氧介质层。
9.根据权利要求1所述的注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，所述硬质层的材质为氧化硅或氮化硅。
10.一种注入增强型绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：
提供N型衬底；
在所述N型衬底上形成硬质层；
刻蚀所述硬质层形成具有沟槽图案的硬质层；
在所述N型衬底上刻蚀形成沟槽；
在所述沟槽的外侧底部形成N型掺杂层；
去除所述具有沟槽图案的硬质层；
在所述沟槽中形成掩膜层，所述掩膜层填满所述沟槽；
在所述N型衬底上形成有沟槽的表面形成P型掺杂层；
去除所述掩膜层；
对所述P型掺杂层的P型杂质和所述N型掺杂层的N型杂质一起进行推阱，所述P型杂质扩散形成P型基区，所述N型杂质扩散形成N型缓冲层；
在所述沟槽表面形成栅氧介质层；
在形成有所述栅氧介质层的沟槽中沉积多晶硅层；
所述沟槽的深度大于所述P型基区的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310311346.9A CN104347396B (zh) | 2013-07-23 | 2013-07-23 | 注入增强型绝缘栅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310311346.9A CN104347396B (zh) | 2013-07-23 | 2013-07-23 | 注入增强型绝缘栅双极型晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347396A CN104347396A (zh) | 2015-02-11 |
| CN104347396B true CN104347396B (zh) | 2018-04-06 |
Family
ID=52502766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310311346.9A Active CN104347396B (zh) | 2013-07-23 | 2013-07-23 | 注入增强型绝缘栅双极型晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347396B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022099A (zh) * | 2013-01-10 | 2013-04-03 | 江苏物联网研究发展中心 | 一种igbt集电极结构及其制备方法 |
| CN103035720A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968940B2 (en) * | 2007-07-05 | 2011-06-28 | Anpec Electronics Corporation | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET |
| CN102856192B (zh) * | 2011-06-27 | 2015-05-13 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
-
2013
- 2013-07-23 CN CN201310311346.9A patent/CN104347396B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035720A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制作方法 |
| CN103022099A (zh) * | 2013-01-10 | 2013-04-03 | 江苏物联网研究发展中心 | 一种igbt集电极结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347396A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104347397B (zh) | 注入增强型绝缘栅双极型晶体管的制造方法 | |
| JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| CN103107066B (zh) | 一种光刻胶去除方法及半导体生产方法 | |
| CN104882369A (zh) | 碳化硅离子注入掺杂掩膜结构及其制备方法 | |
| US20160233105A1 (en) | Method of forming a trench in a semiconductor device | |
| CN102136425A (zh) | 一种p沟道耗尽型mos晶体管及其制备方法 | |
| CN103855018B (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN109216276A (zh) | 一种mos管及其制造方法 | |
| CN109473474A (zh) | 沟槽绝缘栅双极型晶体管器件及其生成方法 | |
| CN108565222A (zh) | 一种SiC器件的横向变掺杂结终端结构制作方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN103578942A (zh) | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN104347396B (zh) | 注入增强型绝缘栅双极型晶体管的制造方法 | |
| CN101488451B (zh) | 在厚膜soi材料中形成图形化半导体埋层的方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN101577222A (zh) | 掺杂方法及ldd掺杂区的形成方法 | |
| CN105551944B (zh) | 功率晶体管的制造方法 | |
| CN102376560A (zh) | 半导体器件的制作方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN103839775A (zh) | 选区GeSn层及其形成方法 | |
| CN104681444B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN103489774B (zh) | 半导体器件中氧化层的形成方法 | |
| CN113846384B (zh) | 晶体锗材料的表面非晶化的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170927 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |