CN104331252B

CN104331252B - 异构nand固态硬盘结构及其数据读取管理方法

Info

Publication number: CN104331252B
Application number: CN201410531784.0A
Authority: CN
Inventors: 景蔚亮; 陈邦明
Original assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Current assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Priority date: 2014-10-10
Filing date: 2014-10-10
Publication date: 2017-08-25
Anticipated expiration: 2034-10-10
Also published as: CN104331252A

Abstract

本发明涉及信息存储技术领域，尤其涉及一种异构NAND固态硬盘结构及其数据读取管理方法，通过本发明的新的数据读取策略，能够将减少在对异构NAND固态硬盘进行数据读取时的ECC校验所造成的读取延迟，并充分利用了异构固态硬盘的存储芯片阵列组结构，有效地对数据读取方式进行管理，从而加快了数据的读取速度。

Description

异构NAND固态硬盘结构及其数据读取管理方法

技术领域

本发明涉及信息存储技术领域，尤其涉及一种异构NAND固态硬盘结构及其数据读取管理方法。

背景技术

NAND型固态硬盘已经成为目前主流的非易失存储技术，广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。NAND型固态硬盘的制造工艺也已经发展到了16nm，从二维的制造工艺向三维的制造工艺转化。一般的NAND存储器可以分为单层单元NAND(SLC，single-level cell)和多层单元NAND(MLC，multi-level cell)以及3D堆叠NAND。SLC就是一个存储单元存储1bit数据，其特点是成本高、容量小、速度快，可擦写次数(Endurance)高达10万次，数据保持能力(Retention)可长达10年。而MLC中一个存储单元可以存储多个bit数据，如2bit和3bit数据，其最大特点就是容量大、成本低，但是速度慢，耐久寿命较低，数据保持能力也会下降。由于每个MLC存储单元中存放bit较多，出错的几率会增加，必须进行更多的错误修正(ECC，Error CorrectionCode)，一些数据保持能力较差的多层单元NAND甚至需要进行周期刷新从而保证数据可靠性，这些动作都会导致其性能大幅落后于结构简单的SLC固态硬盘。表1列出了在不同工艺下多层单元NAND和单层单元NAND在性能上的对比，表中可以看出SLC在性能上明显要优于MLC，但在成本和大容量方面MLC又明显优于SLC，因此用户在选择时需要折中考虑。采取更先进的3D堆叠技术工艺可以实现多达24层die堆叠，容量更大，成本更低，但是存储单元的耐写能力和数据保持时间都会进一步下降。

表1

一块固态硬盘1其内部结构大致如图1所示，逻辑存储控制器控制着对NAND芯片的读写和擦除，以及对数据的缓存和寄存操作，此外还包括ECC和对NAND阵列的损耗均衡控制与动态管理等。对固态硬盘数据读出的顺序一般为：从内部NAND芯片阵列内部接口3读出页数据；页数据保存到数据缓冲器和数据寄存器中；I/O数据由固态硬盘外部I/O接口2读出。缓冲(data register)与缓存(cache register)之间的数据传输速度很快，缓冲可以把I/O操作和芯片阵列操作分隔开，形成I/O操作和芯片阵列操作的“两级流水线”。两级流水线的速度取决于“I/O速度”和“读芯片阵列速度”中较慢的一个。固态硬盘外部I/O接口2一般采用PCI-E接口或者SATA接口等。最初SATA1.0接口的数据传输率为1.5Gbps(150MB/sec)，随后发展到SATA2.0接口，数据传输率能达到3Gbps(300MB/sec)，目前最快的SATA3.0接口数据传输率可达6Gbps(600MB/sec)。而由表1可以看出读单层单元NAND芯片阵列速度最快为25us，假设一个页中有4096个Byte，那么读芯片阵列的速度最快也仅为4096/25us≈160MB/sec，可以看出，对固态硬盘的读取速度的限制在于对固态硬盘阵列的读操作。随着工艺节点越来越低，每单元存储位越来越多，这种对NAND阵列读速度的限制也会越来越明显。

同样情况下单层单元NAND的读取速度较多层单元NAND和3D堆叠NAND要快得多。

发明内容

鉴于上述问题，本发明提供一种异构NAND固态硬盘结构及其数据读取管理方法。

本发明解决技术问题所采用的技术方案为：

一种异构NAND固态硬盘，其中，包括：

NAND闪存芯片阵列组，包括若干芯片阵列；

芯片阵列内部接口；

逻辑存储控制器，通过所述芯片阵列内部接口分别与每个所述芯片阵列电连接；

其中，所述若干芯片阵列划分为N个级别，且第M级的芯片阵列的数据存储访问速度大于第M+1级的芯片阵列的数据存储访问速度，第M级的芯片阵列的数据存储空间小于第M+1级的芯片阵列的数据存储空间；N、M均为正整数，且1＜M≤N。

上述的异构NAND固态硬盘，其中，第1级的芯片阵列中的每个芯片均为单层单元；

第M级的芯片阵列中的每个芯片均为多层单元和/或3D堆叠单元。

上述的异构NAND固态硬盘，其中，所述逻辑存储控制器与所述第1级的芯片阵列集成在一片上系统芯片中。

一种异构NAND固态硬盘的数据读取方法，其中，所述方法包括：

提供一包括逻辑存储控制器和NAND闪存芯片阵列组的异构NAND固态硬盘，且所述NAND闪存芯片阵列组中存储有原始数据；

当一处理器从所述原始数据中调用第一数据时，所述逻辑存储控制器读取所述第一数据，同时一ECC逻辑处理器对所述第一数据进行ECC校验；

若所述第一数据中存在错误数据，所述ECC逻辑处理器对所述第一数据进行纠正，并将纠正后的第一数据通过所述逻辑存储控制器传送至所述处理器；若所述第一数据中不存在错误数据，则所述逻辑存储控制器将该逻辑存储控制器所读取的第一数据直接传送至所述处理器。

上述的异构NAND固态硬盘的数据读取方法，其中，所述方法还包括：

使用一选择器读取所述第一数据或所述纠正后的第一数据，并传输至逻辑存储控制器。

一种异构NAND固态硬盘数据读取的管理方法，其中，所述方法包括：

步骤S1：提供一包括逻辑存储控制器和NAND闪存芯片阵列组的异构NAND固态硬盘，且所述NAND闪存芯片阵列组中存储有若干数据单元的原始数据；

步骤S2：通过一处理器或者所述逻辑存储控制器将所述异构NAND固态硬盘中每一级别的NAND闪存芯片阵列组内的存储空间划分为若干地址空间，且每个所述地址空间包括若干数据页，且每个所述数据页中存储有若干数据单元；

步骤S3：通过ECC逻辑处理器对一地址空间内的所有数据页中存储的数据进行ECC检测，以判断所述地址空间中每一数据页存储的数据是否包含有错误数据，并获取存储有错误数据的数据页的数量与进行所述ECC检测的数据页的数量之间的比值；

步骤S4：重复进行步骤S3，以对每一所述地址空间均进行所述ECC检测，并将所述比值与该比值对应的地址空间的地址均存储至一检测表；

步骤S5：设定一标准值，根据所述检测表获取每个所述地址空间所对应的比值；

步骤S6：所述处理器从所述原始数据中调用第一数据，

若存储该第一数据的地址空间所对应的比值大于所述标准值时，则采用所述ECC逻辑处理器对所述第一数据进行ECC校验纠正后，并输出纠正后的第一数据至所述处理器；

若存储该第一数据的地址空间所对应的比值小于或等于所述标准值时，所述逻辑存储控制器读取所述第一数据，同时所述ECC逻辑处理器对所述第一数据进行ECC校验：

若所述第一数据中存在错误数据，所述ECC逻辑处理器对所述第一数据进行纠正，并将纠正后的第一数据通过所述逻辑存储控制传送至所述处理器；若所述第一数据中不存在错误数据，则所述逻辑存储控制器将该逻辑存储控制器所读取的第一数据直接传送至所述处理器。

上述的异构NAND固态硬盘数据读取的管理方法，其中，所述异构NAND固态硬盘包括N个级别的芯片阵列，且第M级的芯片阵列的数据存储访问速度大于第M+1级的芯片阵列的数据存储访问速度，第M级的芯片阵列的数据存储空间小于第M+1级的芯片阵列的数据存储空间；N、M均为正整数，且1＜M≤N。

上述的异构NAND固态硬盘数据读取的管理方法，其中，所述检测表存储在第一级的芯片阵列和/或存储于文件管理系统中。

上述的异构NAND固态硬盘数据读取的管理方法，其中，所述文件管理系统包括异构NAND固态硬盘中的存储信息与存储物理地址的查找表；

所述查找表至少包含文件内容信息和读取性能级别信息；所述文件管理系统通过所述查找表配置异构NAND固态硬盘接口系统以及和该异构NAND固态硬盘直接连接通讯的设备接口，进而将固态硬盘的读取性能配置到相应的读取性能级别上。

上述的异构NAND固态硬盘数据读取的管理方法，其中，所述地址空间的数据存储空间为一个数据页的正整数倍。

提供一包括逻辑存储控制器和NAND闪存芯片阵列组的异构NAND固态硬盘；

将异构NAND固态硬盘接口的读取性能配置在最低的读取性能级别上，并通过一段时间统计和自学习，将异构NAND固态硬盘中的热数据存储至第一级单层单元NAND闪存芯片阵列中；

将异构NAND固态硬盘配置到多级性能读取模式下；

当读取单层单元NAND闪存芯片阵列中的数据时，若满足标准一，则将异构NAND固态硬盘接口读取性能配置到第一级别，若不满足标准一，则将单层单元NAND闪存芯片阵列中读取性能配置到第二级别；

当读取第二级至第N级NAND闪存芯片阵列中的数据时，若满足标准二，那么将异构NAND固态硬盘接口读取性能配置成第三级别，若不满足标准二，则将异构NAND固态硬盘接口读取性能配置成第四级别；其中，N为正整数，且N＞2。

上述的异构NAND固态硬盘数据读取的管理方法，其中，所述方法还包括：

若从单层单元NAND闪存芯片阵列切换到第二级至第N级NAND闪存芯片阵列中读取数据，或者从第二级至第N级NAND闪存芯片阵列切换到单层单元NAND闪存芯片阵列中读取数据，所述异构NAND固态硬盘的读取性能在第一级别、第二级别和第三级别、第四级别之间切换。

上述技术方案具有如下优点或有益效果：

通过本发明的方法能够将减少在对异构NAND固态硬盘进行数据读取时的ECC校验所造成的读取延迟，从而加快了数据的读取速度，并且降低了在读取数据因对数据进行ECC校验而产生的能耗，进而降低了对异构NAND固态硬盘的数据读取功耗。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是本发明背景技术中NAND固态硬盘结构示意图；

图2是异构NAND的固态硬盘结构示意图；

图3是内存容量小于预定值时的系统读写固态硬盘的原理图；

图4是内存容量大于预定值时的系统读写固态硬盘的原理图；

图5是存储控制器与单层单元NAND集成化的异构NAND固态硬盘结构示意图；

图6是异构NAND固态硬盘第一级单层单元NAND内的芯片结构示意图；

图7传统经过ECC校验过程的NAND数据读取原理示意图；

图8读取性能level2下的数据读取延时示意图；

图9是本发明实施例中数据读取原理示意图；

图10是本发明实施例中读取性能level1下不经过ECC校验的数据读取延时示意图；

图11是本发明实施例中读取性能level1下经过ECC校验的数据读取延时示意图；

图12是本发明实施例中数据读取流程示意图；

图13是5xnm工艺下单层单元NAND的擦写次数与NAND读取bit错之间示意图；

图14是4xnm工艺下单层单元NAND的擦写次数与NAND读取bit错之间示意图；

图15是3xnm工艺下单层单元NAND的擦写次数与NAND读取bit错之间示意图；

图16是5xnm工艺下多层单元NAND的擦写次数与NAND读取bit错之间示意图；

图17是本发明实施例中在样品座做上设置硅片后的俯视结构示意图；

图18是本发明实施例中单层单元NAND中地址空间M的内部划分示意图；

图19是本发明实施例中多层单元NAND或3D堆叠NAND中地址空间M的内部划分示意图；

图20是本发明实施例中对异构NAND固态硬盘分级读的具体流程示意图。

具体实施方式

为了提高固态硬盘的读取速度，可以采取一种异构NAND型固态硬盘结构如图2所示，进而可以综合单层单元NAND和多层单元NAND的优点，实现大容量的固态硬盘时也同时具备高速的读写性能。假设系统在一段时间内处理器最经常读写的程序称之为热程序，不经常读写的程序称为冷数据，可能一段时间内热程序要占处理器处理数据的80％，冷数据只有20％。假如系统内存比较小，如图3所示，此时可以将系统在这段时间内的部分热程序存储在异构固态硬盘中的单层单元NAND中，因而系统在固态硬盘读写这部分热程序时速度大大增加，功耗也非常低，系统性能明显提升，例如将操作系统程序存储在单层单元NAND中，那么系统启动速度就会大大加快，实现立即启动。如果系统内存比较大，例如内存中计算(IMC，In Memory Compute)技术，内存容量很大，系统的热程序可以全部存储在内存中，如图4所示，此时系统不再需要经常从固态硬盘中读写热程序，反而系统相对需要经常从固态磁盘中读取系统的冷程序，此时可以将这段时间内系统的冷程序存储至固态硬盘中的单层单元NAND中，从而提高系统的读写性能，并且降低功耗。

传统的二维NAND固态硬盘工艺和三维NAND固态硬盘工艺虽然已经到了十几纳米的工艺，但是这仅仅是对于NAND单元阵列而言的，其外围逻辑控制电路和模拟电路部分仍然采用的是很落后的CMOS工艺，例如只有180nm、130nm。比如美光公司对NAND存储单元的HKMG工艺采用的是Gate First的工艺集成方法，与目前主流的先进CMOS工艺不兼容。而采用Gate Last CMOS工艺可以实现先进的NAND工艺和先进的CMOS逻辑工艺兼容，基于此种工艺可以使图2中的存储控制器与第一级单层单元NAND阵列集成到一块SoC芯片中，结构如图5所示，这种结构的异构NAND型固态硬盘具备以下优势：(1)采用后栅(Gate last)CMOS工艺使得存储逻辑控制电路可以采用先进的CMOS工艺，因而更快速度的实现各种复杂的逻辑功能，性能大大提高；(2)由于存储逻辑控制器与单层单元NAND阵列位于同一块SoC芯片中，因而二者之间可以采用更快的并口数据传输，如图5中的并口数据传输接口4，而不是传统的图1中所示的NAND芯片阵列内部接口3，存储逻辑控制器能够更加快速的访问单层单元NAND，相对功耗也更低；(3)采用后栅CMOS工艺使得NAND芯片内部逻辑控制电路和模拟电路部分速度更快，进而大大提高NAND芯片的读写性能。而对于异构NAND型固态硬盘的外部接口来说，由于内部访问速度大大加快，外部接口可以采用数据传输率更高的SATA3.0甚至更快的接口，缓解了快速访问的外部接口与较慢的NAND读写速度之间不匹配的瓶颈，固态硬盘的性能也得到进一步提升。

由于异构NAND固态硬盘中不仅拥有单层单元NAND，也有多层单元NAND或者3D堆叠NAND，由于多层单元NAND和3D堆叠NAND的读取速度较慢，因而限制了整个固态硬盘的读取速度。本发明基于这种异构NAND固态硬盘提出一种分级读性能的方法，进而可以加快对异构NAND固态硬盘的读取速度，降低读取功耗。

本发明提供一种异构固态硬盘的数据读取方法，基于异构NAND型的固态硬盘结构，以下结合附图进行详细阐述。

如图2和图5所示的结构，本发明提出一种实现异构NAND固态硬盘分级读性能的方法。分级读性能是指异构NAND固态硬盘外部接口的性能。从异构NAND固态硬盘中读出I/O数据延时应当包括两部分延时，一是从NAND闪存芯片阵列中读出正确的页数据延时，另一部分为逻辑存储控制器控制I/O数据输出的逻辑延时。对分级读性能的异构NAND固态硬盘来说，逻辑存储控制器控制I/O数据输出的逻辑延时可以完全一样，所不同的是从NAND闪存芯片中读出正确的页数据延时。所述异构NAND固态硬盘中包含N级异构NAND闪存芯片阵列：第一级为单层单元NAND闪存芯片阵列，读取速度最快、功耗也更低，但容量较小；第二级可以为每单元2bit多层单元NAND闪存芯片阵列，第三级可以为每单元3bit多层单元NAND闪存芯片阵列，以此类推，直到第N级NAND可以为3D堆叠NAND闪存芯片阵列。随着级数值增加，其NAND闪存芯片读取速度会不断降低，读取功耗也会增加，但存储容量不断增加。每一级NAND芯片阵列中可能有若干NAND芯片，以第一级单层单元NAND为例，如图6所示，总共有Q×P块NAND芯片，(Q>0，P>0)。其中每一列可以是同一厂商提供的同款NAND闪存芯片，读取性能一样，而每一行代表着不同款NAND闪存芯片，读取性能可以不一样。第二级、第三级直至第N级中与第一级类似。下面以其中第一级单层单元NAND闪存芯片阵列中某一块芯片为例进行说明。

目前NAND固态硬盘中都会增加错误检查和纠正(ECC，Error Correcting Code)功能，以确保存储单元的数据可靠性。一般情况下，ECC过程如图7所示，逻辑存储控制器从NAND闪存芯片阵列中读取ECC校验前数据和ECC校验码然后通过ECC逻辑纠错得到ECC纠正数据。假设在这种情况下，系统处理器(CPU)从发出数据请求指令到固态硬盘外部I/O(图1所示固态硬盘外部I/O接口2)输出到最终系统处理器得到所需正确数据的延时为Latency2，并且称在此种模式下异构NAND固态硬盘接口的该读取性能级别为第二级别(level2)，如图8所示流程，Latency2包括存储控制器读NAND闪存芯片阵列延时、ECC逻辑纠错延时以及存储控制器控制I/O数据输出逻辑延时，数据写到内存延时，数据加载到片上高速缓存延时直至系统处理器最终获得正确的数据。这里特别将ECC逻辑纠错延时单独列出是与下面本发明读取异构NAND固态硬盘的延时作比较。随着工艺节点不断缩小，ECC逻辑更加复杂，ECC所需时间也会不断增加，因而对固态硬盘的读取性能也会降低。本发明提出一种新型的结构，如图9所示，可以分为两路读取NAND阵列中的数据，一路数据无需通过ECC校验过程而直接通过MUX(Multiplexer)选择器读出，如路径1所示，并称在此种模式下异构NAND固态硬盘读取性能级别为第一级别(level1)。假设在这种情况下，系统从发出数据请求指令到固态硬盘外部I/O输出到系统处理器得到所需正确数据的延时为Latency1，如图10所示。经过MUX选择器的时间相比于ECC逻辑所需时间要小得多，如果忽略数据经过MUX的延时，并且假设数据通过存储控制器控制I/O数据输出逻辑延时完全相同，那么level1读取性能下的数据延时Latency1相比level2读取性能下的数据延时Latency2减少了ECC逻辑纠错延时，假设ECC逻辑纠错延时为TECC，那么有Latency1＝Latency2-TECC。

本发明这种不经过ECC逻辑的读取过程速度更快，性能也会更高。如果在经过ECC逻辑后发现存在纠错位，那么可通过ECC检测结果信号来表征由路径1所读出的数据无效，ECC检测结果信号同时会传给系统告知前面得到的页数据无效，需要重新从异构NAND固态硬盘中读取数据，而此时经过ECC逻辑后的数据已经就绪，仍可以以level1读取性能直接从路径2读出数据。因为在level1和level2读取性能下，数据通过存储控制器控制I/O数据输出逻辑延时完全相同，并忽略数据经过MUX选择器的延时，那么以level1读取性能级别从路径2读出数据的延时也应该为Latency2，如图11所示。本发明这种结构的固态硬盘读取第一级单层单元NAND芯片阵列流程图如图12所示：若ECC没有检测到错误数据，异构NAND固态硬盘以level1性能读取数据；如果检测到ECC错误，仍然以level1性能读取经过ECC纠错后的数据，因为当ECC检测结果出来时，经过ECC逻辑后的数据已经就绪，那么固态硬盘可以以level1性能直接读取数据。如果对异构NAND固态硬盘始终以level1性能级别读取，相比于传统的level2读取性能来说，因为节省了ECC所需时间，因而读取延时会明显提高，因而对NAND固态硬盘的读取性能也会提高。当发生ECC纠正时，读取延时与传统的一致。

如图13所示的是5xnm工艺下单层单元NAND闪存芯片阵列的擦写次数与NAND读取错误数据之间的关系，图中可以看出在标准擦写次数10万次以下不存在读取错误数据，也就是说无需ECC逻辑纠错也能够读出正确的数据值，那么对异构NAND固态硬盘的读取完全可以以level1的性能进行读取。图14和图15分别所示的是4xnm工艺和3xnm工艺下单层单元NAND的擦写次数与NAND读取bit错之间的关系，图中也可以看出在标准擦写次数下只有很少的错误数据，那么对NAND存储单元的读取也可完全以level1性能进行读取，只有这几个bit所在页会产生Latency2的延时，因而对NAND固态硬盘的接口仍然可以以level1读取性能进行读访问，因而读取性能也会大大提高。

NAND芯片是以页为单位对其进行读取，假设以level1的读取性能对某一段地址范围M进行读取，如图16所示：其内部有n个页在读取时不需要经过ECC逻辑纠错，其每个页数据的读取延时为Latency1；有k个页在读取时需要经过ECC逻辑纠正，其每个页的读取延时为Latency2。所述一段地址范围M是一个页范围的整数倍，最小就为一个页，也可以为一个块，也可以为一个面，也可以为一个分区，也可为整个芯片。若以level2性能对M地址空间进行读取，因为M内所有的页都需要经过ECC逻辑，那么所需时间为：

T₁＝(n+k)×Latency2 (1)

如果以level1性能对M地址空间进行读取，那么所需时间为：

T₂＝n×Latency1+k×Latency2 (2)

显然由于Latency2大于Latency1，因而有T₁＞T₂，因而以level1性能读取数据的延时要优于以level2性能读取数据的延时。但随着k增加，即地址空间M内需要ECC逻辑纠错的页数增加，这些页需要在ECC检测结果信号判断后告知系统之前得到的页数据无效，需要重新读取，因而系统功耗会逐渐增加。因而，对地址空间M中数据的读取性能要在速度和功耗之间折中，假设二者之间存在判断条件，并称该判断条件为标准一(即图示中的标准1)，即：如果达到标准一，说明功耗开销相对于读取延时缩减来说影响或者比重较小，地址空间M中需要经过ECC逻辑纠错的页数较少，此时以level1性能对固态硬盘进行读取性能占优；如果不满足标准一，说明功耗的开销相对于读取延时缩减影响或者比重较大，地址空间M中需要经过ECC逻辑纠错的页数较多，应当以level2性能对固态硬盘进行读取性能占优。

下面举一具体实例进一步阐述。

假设固态硬盘中第一级单层单元NAND闪存芯片阵列只经历了很少的擦写周期，因而其内部大多数的存储单元均无需经过ECC逻辑纠正也能输出正确值，此时利用level1性能方式对异构NAND固态硬盘进行读取，因而相比传统读取延时进一步缩减，性能也更高。此时，可以将系统对固态硬盘经常进行读取的程序数据存放至单层单元NAND中，从而提高固态硬盘读取性能。需要说明的是，系统对固态硬盘经常进行读取的程序数据不一定是系统的热程序，也有可能是系统的冷程序，正如前面所说，如果系统内存足够大，那么对固态硬盘经常进行读取的程序数据应该为系统的冷程序，如果系统内存很小，那么对固态硬盘经常进行读取的程序数据应该为系统的热程序。因而应当考虑系统所应用的场景来判断应当将哪一部分程序数据存储至单层单元NAND中以达到更高的读取性能。如果单层单元NAND经历了一定的擦写周期，内部产生了少量的数据错误，这种情况下对单层单元NAND依然可以采用level1性能模式进行读取，因为产生数据错误非常少，n大于或等于k，因而依然采取level1性能模式读取固态硬盘性能更优。当n小于k时，说明SLC NAND芯片内部产生了较多的错误，此时采取level1性能模式读取固态硬盘功耗开销较大，对单层单元NAND应该采用level2性能模式进行读取。

异构NAND固态硬盘对第一级单层单元NAND访问时按读取性能可以分为level1级和level2级，同样对于多层单元NAND和3D堆叠NAND来说也可以分为两级。如果对多层单元或者3D堆叠NAND阵列的读取都需要经过ECC逻辑纠错之后再读出，读取性能称之为第四级别(level4)，并假设系统从发出数据请求指令到固态硬盘外部I/O输出到系统处理器得到所需正确数据的延时为Latency4。如果以本发明图8所示的结构对多层单元或3D堆叠NAND进行读取。如果对多层单元或者3D堆叠NAND阵列的读取不经过ECC逻辑纠正而直接通过选择MUX读出，该读取性能称之为第三级别(level3)，并假设系统从发出数据请求指令到固态硬盘外部I/O输出到系统处理器得到所需正确数据的延时为Latency3；显然读取延时level3要比读取延时level4明显要小，因为延时Latency4要比Latency3要多出一个ECC逻辑纠错延时，假设在多层单元和3D堆叠NAND中ECC逻辑纠错的延时为T_ECCm，那么Latency3＝Latency4-T_ECCm。如果在经过ECC逻辑后发现存在纠错位，那么通过ECC检测结果信号来表征由路径1所读出的数据无效，ECC检测结果信号同时会传给系统告知前面得到的页数据无效，需要重新从固态硬盘中读取数据，而此时经过ECC逻辑后的数据已经就绪，应从路径2读出数据。如果在level3和level4读取性能下，数据通过存储控制器控制I/O数据输出逻辑延时完全相同，并忽略数据经过MUX选择器的延时，那么以level3读取性能从路径2读出数据的延时也应该为Latency4。对于不同类型NAND级，读取性能level3和level4也会不同，具体如表2中所示。图17所示的是5xnm工艺下多层单元NAND的擦写次数与NAND读取bit错之间的关系，可见在标准擦写次数下，出现错误的bit很少，对多层单元NAND也可以以level3读取性能进行读取，大部分页读取延时为Latency3，仅仅那些出现错误bit的所在页的延时为Latency4，因而读取性能会大大增加，随着工艺尺寸不断降低，ECC逻辑纠错延时越来越大，因而以level3性能对多层单元NAND或3D堆叠NAND进行读取在读取性能上的优势也会越来越明显。

表2

对多层单元NAND闪存芯片阵列或3D堆叠NAND闪存芯片阵列的读取性能在level3和level4之间切换过程与单层单元NAND闪存芯片阵列的读取性能在level1和level2之间切换类似。如图18所示，假设以level3的读取性能对某一段地址范围M进行读取：其内部有p个页在读取时不需要经过ECC逻辑纠错，其每个页数据的读取延时为Latency3；有q个页在读取时需要经过ECC逻辑纠正，其每个页的读取延时为Latency4。所述一段地址范围M是一个页范围的整数倍，最小就为一个页，也可以为一个块，也可以为一个面，也可以为一个分区，也可为整个芯片。若以level4性能对M地址空间进行读取，因为M内所有的页都需要经过ECC逻辑，那么所需时间为：

T₃＝(p+q)×Latency4 (3)。

如果以level3性能对M地址空间进行读取，那么所需时间为：

T₄＝p×Latency3+q×Latency4 (4)。

显然由于Latency4大于Latency3，因而有T₃＞T₄，因而以level3性能读取数据的延时要优于以level4性能读取数据的延时。但随着q增加，即地址空间M内需要ECC逻辑纠错的页数增加，这些页需要在ECC检测结果信号判断后告知系统之前得到的页数据无效，需要重新读取，因而系统功耗会增加。因而，对地址空间M中数据的读取性能要在速度和功耗之间折中，假设二者之间存在判断条件，并称该判断条件为标准二(即图示中的标准2)，即：如果达到标准二，说明功耗的开销相对于读取延时缩减影响或者比重较小，地址空间M中需要经过ECC逻辑纠错的页数较少，此时以level3性能对固态硬盘进行读取性能占优；如果不满足标准二，说明功耗的开销相对于读取延时缩减影响或者比重较大，地址空间M中需要经过ECC逻辑纠错的页数较多，应当以level4性能对异构NAND固态硬盘进行读取性能占优。那么通过上述描述将异构NAND固态硬盘按照读取性能划分为4个等级，分别为level1，level2，level3和level4，在level1下读取延时最小，在level4下读取延时最大。一般情况下，读取性能level2要比读取延时level3小，这是由于单层单元NAND要比多层单元或3D堆叠NAND读取延时小，但是随着工艺尺寸不断降低，ECC逻辑所需时间也逐渐增加，读取延时level3也有可能要比读取延时level2要小。

下面将阐述固态硬盘分级读NAND固态硬盘的具体实现方式。

在对异构NAND固态硬盘进行读访问时，系统中存放着文件管理系统，如图19所示，某一级文件管理系统中记录着异构NAND固态硬盘中的存储信息与存储物理地址的查找表。本发明这种分级读NAND固态硬盘可以利用文件管理系统所记录的信息来确定固态硬盘中的文件所能够达到的读取性能级别，例如表3所示，其中读取性能级别S_1、S_2以及至S_n可以是读取性能level1、level2、level3、level4中的任何一级，地址Add_1、Add_2直至Add_n对应着前面所述的M地址范围，即位于哪一级NAND中。这样的查找表(至少包含文件内容和读取性能级别两个信息)可以是在图19中的任何一级文件系统中。在系统读取某一文件时，文件管理系统通过这张查找表从而确定该文件的读取性能，从而配置异构NAND固态硬盘接口系统，以及和此异构NAND固态硬盘直接连接通讯的设备接口，将固态硬盘的读取性能配置到相应的读取性能级别上。基于上述文件系统管理系统，本发明对异构NAND固态硬盘的分级读的具体流程如图20所示。

文件	物理地址	读取性能级别
			1	Add_1	S_1
2	Add_2	S_2
			……	……	……
n	Add_n	S_n

表3

本发明异构NAND固态硬盘先将固态硬盘接口的读取性能配置在最低的读取性能级别上，并开始一段时间的统计和自学习。通过一段时间统计和自学习后，将异构NAND固态硬盘经常被读取的数据内容存储至第一级单层单元NAND闪存芯片阵列中，然后将异构NAND固态硬盘配置到多级性能读取模式下，将异构NAND固态硬盘接口读取性能配置到level1级。如果此时系统读取单层单元NAND闪存芯片阵列中的数据，如果满足标准一，那么将异构NAND固态硬盘接口读取性能配置成level1，如果不满足那么将异构NAND固态硬盘接口读取性能配置成level2。如果此时系统读取第二级至第N级NAND闪存芯片阵列，比如多层单元NAND闪存芯片阵列或3D堆叠NAND闪存芯片阵列中的数据，如果满足标准二，那么将异构NAND固态硬盘接口读取性能配置成level3，如果不满足那么将异构NAND固态硬盘接口读取性能配置成level4。如果系统从单层单元NAND闪存芯片阵列切换到第二级至第N级NAND闪存芯片阵列读取数据，或者从第二级至第N级NAND闪存芯片阵列切换到单层单元NAND闪存芯片阵列中读取数据，异构NAND固态硬盘读取性能还可以在level1、level2和level3、level4之间切换。由此通过文件管理系统就可以实现异构NAND固态硬盘能够分级读数据。因为对异构NAND固态硬盘来说，系统最经常读取固态硬盘中的数据信息位于第一级单层单元NAND闪存芯片阵列中，单层单元NAND闪存芯片阵列中大多数单元无需进行ECC逻辑纠正，因而系统可以长时间的以level1性能对异构NAND固态硬盘进行读取，因而系统性能大大提高，功耗也非常低。

下面，通过结合附图20举一具体事例，对本发明的方法步骤做进一步详述。

首先，提供一异构NAND固态硬盘，该固态硬盘的逻辑存储控制器与第一级NAND闪存芯片阵列被集成于一块SoC上，该第一级NAND闪存芯片阵列为单层单元NAND闪存芯片阵列。此外，该异构NAND固态硬盘还包括第二级NAND闪存芯片阵列，该第二级NAND闪存芯片阵列为多层单元NAND闪存芯片阵列。上述单层单元NAND闪存芯片阵列与多层单元NAND闪存芯片阵列均包含64个数据页。

然后，将上述单层单元NAND闪存芯片阵列与多层单元NAND闪存芯片阵列各划分为8个地址空间，每个地址空间均包含8个数据页。

随后，将该异构NAND固态硬盘的数据读取方式配置为传统的固态硬盘数据读取方式，即每次数据读取均需要经过ECC逻辑处理器检测与纠正，同时，在异构NAND固态硬盘空闲时，定期进行自学习和统计的任务，对整块异构NAND固态硬盘进行数据读取检测，并记录下每一地址空间中存储有错误数据的数据页的数量与进行ECC检测的数据页的数量之间的比值，获得一份包含所有地址空间中含存储有错误数据的数据页的数量与进行ECC检测的数据页的数量之间的比值信息的检测表，该测量表中存储有错误数据的数据页的数量与进行ECC检测的数据页的数量之间的比值与其对应的地址空间一一对应，再将该检测表存储入第一级NAND闪存芯片阵列中。

之后，上层文件管理系统会建立或者更新一张查找表，根据存储于异构NAND固态硬盘上的各个文件所处的位置，在所述检测表中得出每个文件的读取性能级别。

并经过一段时间的自学习，将该异构NAND固态硬盘中经常被读取的数据转入单层NAND闪存芯片阵列中。之后，上层系统将该异构NAND固态硬盘接口读取性能配置到LEVEL1模式。

然后，当系统处理器对该异构NAND固态硬盘进行读取时，将比对已获得的查找表中记录对应的信息来判断采用何种读取策略。

例如：设定1为含有错误数据的数据页与没有错误数据的数据页的数量比值的标准值，当所读取的地址空间中的8个数据页中5个不包含错误数据，3个包含错误数据，即没有错误数据的数据页与含有错误数据的数据页的数量比值大于标准值1，系统则直接读取闪存芯片中的原始数据，并同时进行ECC检测；若所读取的地址空间中的8个数据页中1个不包含错误数据，7个包含错误数据，即没有错误数据的数据页与含有错误数据的数据页的数量比值小于标准值1，则系统采用传统的数据读取方式。

另外，对该异构NAND固态硬盘中多层单元NAND闪存芯片阵列的数据读取方式同对单层单元NAND闪存芯片阵列的数据读取方式相同，于此不再做累述。

综上所述，本发明的异构NAND固态硬盘的数据读取方法通过避免传统对异构NAND固态硬盘数据的读取方法中的ECC校验过程，而让不存在错误bit的数据页上的数据能被快速读取，并进而形成整个异构NAND固态硬盘的存储性息与存储物理地址的查找表，以标记不同数据页的读取分级，从而有效提高了异构NAND固态硬盘的读取速率。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims

1.一种异构NAND固态硬盘数据读取的管理方法，其特征在于，所述方法包括：

步骤S6：所述处理器从所述原始数据中调用第一数据，

2.如权利要求1所述的异构NAND固态硬盘数据读取的管理方法，其特征在于，所述异构NAND固态硬盘包括N个级别的芯片阵列，且第M级的芯片阵列的数据存储访问速度大于第M+1级的芯片阵列的数据存储访问速度，第M级的芯片阵列的数据存储空间小于第M+1级的芯片阵列的数据存储空间；N、M均为正整数，且1＜M≤N。

3.如权利要求2所述的异构NAND固态硬盘数据读取的管理方法，其特征在于，所述检测表存储在第一级的芯片阵列和/或存储于文件管理系统中。

4.如权利要求3所述的异构NAND固态硬盘数据读取的管理方法，其特征在于，所述文件管理系统包括异构NAND固态硬盘中的存储信息与存储物理地址的查找表；

5.如权利要求1所述的异构NAND固态硬盘数据读取的管理方法，其特征在于，所述地址空间的数据存储空间为一个数据页的正整数倍。

6.一种异构NAND固态硬盘数据读取的管理方法，其特征在于，所述方法包括：提供一包括逻辑存储控制器和NAND闪存芯片阵列组的异构NAND固态硬盘；

将异构NAND固态硬盘配置到多级性能读取模式下；

当读取单层单元NAND闪存芯片阵列中的数据时，若满足标准一，则将异构NAND固态硬盘接口读取性能配置到第一级别，若不满足标准一，则将单层单元NAND闪存芯片阵列中读取性能配置到第二级别；当读取第二级至第N级NAND闪存芯片阵列中的数据时，若满足标准二，那么将异构NAND固态硬盘接口读取性能配置成第三级别，若不满足标准二，则将异构NAND固态硬盘接口读取性能配置成第四级别；其中，N为正整数，且N＞2；

所述标准一为地址空间M中数据的读取性能与速度和功耗之间的判断条件，如果满足标准一，说明功耗开销相对于读取延时缩减来说影响或者比重较小，地址空间M中需要经过ECC逻辑纠错的页数较少，如果不满足标准一，说明功耗的开销相对于读取延时缩减影响或者比重较大，地址空间M中需要经过ECC逻辑纠错的页数较多；

所述标准二为地址空间M中数据的读取性能与速度和功耗之间的判断条件，如果达到标准二，说明功耗开销相对于读取延时缩减来说影响或者比重较小，地址空间M中需要经过ECC逻辑纠错的页数较少，如果不满足标准二，说明功耗的开销相对于读取延时缩减影响或者比重较大，地址空间M中需要经过ECC逻辑纠错的页数较多；

所述第一级别为当一路数据无需通过ECC校验过程而直接通过MUX选择器读出，在此种模式下异构NAND固态硬盘的读取性能级别；

所述第二级别为逻辑存储控制器从NAND闪存芯片阵列中读取ECC校验前数据和ECC校验码然后通过ECC逻辑纠错得到ECC纠正数据，在此种模式下异构NAND固态硬盘接口的读取性能级别；

所述第三级别为如果对多层单元或者3D堆叠NAND阵列的读取不经过ECC逻辑纠正而直接通过选择MUX读出的读取性能级别；

所述第四级别为如果对多层单元或者3D堆叠NAND阵列的读取都需要经过ECC逻辑纠正之后再读出的读取性能级别。

7.如权利要求6所述的异构NAND固态硬盘数据读取的管理方法，其特征在于，所述方法还包括：

若从单层单元NAND闪存芯片阵列切换到第二级至第N级NAND闪存芯片阵列中读取数据，或者从第二级至第N级NAND闪存芯片阵列切换到单层单元NAND闪存芯片阵列中读取数据，所述异构NAND固态硬盘的读取性能在所述第一级别、所述第二级别和所述第三级别、所述第四级别之间切换。