CN104300923B - 为功率放大器的前置补偿的估计装置及估计方法 - Google Patents

为功率放大器的前置补偿的估计装置及估计方法 Download PDF

Info

Publication number
CN104300923B
CN104300923B CN201410344547.3A CN201410344547A CN104300923B CN 104300923 B CN104300923 B CN 104300923B CN 201410344547 A CN201410344547 A CN 201410344547A CN 104300923 B CN104300923 B CN 104300923B
Authority
CN
China
Prior art keywords
estimation
iteration
convergence
complex
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410344547.3A
Other languages
English (en)
Other versions
CN104300923A (zh
Inventor
胡拉姆·穆罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Publication of CN104300923A publication Critical patent/CN104300923A/zh
Application granted granted Critical
Publication of CN104300923B publication Critical patent/CN104300923B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种估计方法，用以为一功率放大器的前置补偿估计一组复数因子中的多个复数因子。针对一计算期间，一复数因子自该组复数因子中被选出。于该计算期间内，该复数因子的一估计解利用一迭代计算被产生。该迭代计算令该估计解经过一任意次数的迭代后朝向一最终解收敛。该任意次数的迭代未受该计算期间的一时间长度限制。该估计解经过该迭代计算中各次迭代后产生的一累积误差被计算出来。一收敛条件是否已成立系根据该累积误差来决定。当该收敛条件成立时，结束该估计。

Description

为功率放大器的前置补偿的估计装置及估计方法
技术领域
本发明与功率放大器的失真前置补偿相关。
背景技术
对射频功率放大器来说，线性度和能源效率是彼此冲突的两个设计参数。良好的线性度能避免符号分布(constellation)及/或频谱被破坏。高能源效率则代表较低的耗电量，对使用电池供电的装置尤其重要。不幸的是，功率放大器能源效率最佳时，输入/输出信号的关系的线性度最差。预失真(以下亦称为前置补偿)是用以平衡线性度和能源效率的几种技术之一。
功率放大器的复数增益GD可被量化为功率放大器的输出信号Y与输入信号X的比值：
其中AD为振幅失真，θD为相位失真。由于AD和θD与输入数据相关，在前置补偿校正的过程中必须多次计算该比值。更明确地说，AD和θD与输出功率相关，而输出功率为输入数据的函数。随着校正技术的进步，用以实现式(1)的复数除法电路已能被整合于功率放大器所在的装置中。目前的研究方向主要在追求降低复数除法耗用的资源。
在一种传统的复数除法技术中，直角坐标先被转换为极坐标。进行除法和减法运算后，极坐标再被转换回直角坐标。实际上，有许多无线电路利用相同相位(I)和正交相位(Q)两个不同的路径分别处理复数信号的实部和虚部。式(1)可被改写为：
这种做法最主要的缺点在于需要转换坐标。转换坐标通常是利用坐标旋转数字运算(CORDIC)或相似的技术达成。
另一种传统复数除法技术是将式(1)中的分子和分母各自乘上分母的共轭复数，随后再进行一复数乘法运算与一实数除法运算，例如：
这种技术亦需要进行数据转换(将分母自复数值转换为实数值)。
上述两种传统技术都需要耗费大量资源的数据转换。因此，目前存在于计算复数增益时避免数据转换甚至是除法运算的需求。
发明内容
根据本发明的估计方法系用以为一功率放大器的前置补偿估计一组复数因子中的多个复数因子。针对一计算期间，一复数因子根据一选择条件自该组复数因子中被选出。该选择条件于连续多个计算期间中的各个计算期间都被重新评估。于该计算期间内，被选择的该复数因子的一估计解利用一迭代计算被产生。该迭代计算令该估计解经过一任意次数的迭代后朝向一最终解收敛。使该估计解收敛至该最终解的迭代次数并未受到该计算期间的一时间长度限制。该估计解经过该迭代计算中各次迭代后产生的一累积误差会被计算出来。无论被选择的该复数因子为何，该累积误差计算皆会被执行。是否成立一收敛条件系根据该累积误差来决定。无论被选择的该复数因子的该估计解为何，当该收敛条件成立时，该估计程序即结束。
附图说明
图1绘示能实现本发明概念的一通讯装置的功能方块图。
图2为用以说明根据本发明的前置补偿概念的信号关系图。
图3系绘示根据本发明的一实施例中的适性前置补偿处理器的功能方块图。
图4为根据本发明的一复数除法器的功能方块图范例。
图5呈现根据本发明概念可能产生的复数因子收敛表现。
图6系绘示根据本发明的一实施例中的前置补偿权重计算程序的流程图。
图7呈现根据本发明的一实施例中的收敛处理器的功能方块图。
图8为根据本发明的一实施例中的复数因子估计程序的流程图。
符号说明
10：通讯装置 11：数据信号
12：传送电路 14：接收电路
20：收发电路 22：接收器功率导通电路
24：滤波器旁路电路 26：增益控制电路
28：AMPM相位控制程序 32：传送端功率放大器
34：传送/接收开关 35：天线
36：接收端低噪声放大器 100：数字前端电路
101：校正信号 105：调变/解调器
107：测试信号产生器 109：校正开关
110：前置补偿处理器 111：回归开关
112：振幅计算单元 114：查找表
116：前置补偿器 117：相位控制信号
120：补偿处理器 122：升取样器
124：数字-模拟转换器 140：同相/正交不匹配估计处理器
150：适性前置补偿处理器 155：时钟信号
156：接收器数字信号处理时钟信号
162：延迟组件 164：更新处理器
166：同相/正交不匹配校正处理器
170：控制器 172：收敛处理器重置信号
173：收敛门槛信号 174：收敛成立信号
175：存储器读写信号 176：解答选择信号
177：LDINIT权重信号 178：对准信号
179：更新信号 190：存储器
192：PDWC控制信号 194：内建自我测试信号
199：降取样时钟速率控制信号 201：实际输出功率曲线
202：目标输出曲线 203：前置补偿后输入曲线
205、207、208、209：数据点 212：地址
222：索引值 224：存储器基本偏移值
230：权重表格 232：权重
305：输出输入接口 310：分子/分母交换器
320：取样/保持电路 330：振幅计算单元
335：降取样时钟产生器 337：地址产生器
342：降取样时钟信号 350：复数除法器
405：标准化处理器 407：移位寄存器
409：移位控制器 410：最小均方循环
411、414：乘法器 412、416：加法器
413：误差缓存器 415：单位延迟组件
422、424、426：信号路径 430：收敛处理器
430A：比较器 432：布尔收敛旗标
434：收敛信号 435：逻辑闸
450：存储器 452：记录
600：前置补偿校正程序 605～690：流程步骤
700：收敛处理器 705：振幅计算单元
710：加法器 715：乘法器
720：延迟组件 722：比较器输入端
725：比较器 730：比较器输出信号
800：复数因子估计程序 805～830：流程步骤
具体实施方式
以下各实施例及其相关图式可充分说明本申请案的发明概念。各图式中相似的组件编号系对应于相似的功能或组件。须说明的是，此处所谓本发明一辞系用以指称该等实施例所呈现的发明概念，但其涵盖范畴并未受限于该等实施例本身。此外，本揭露书中的数学表示式系用以说明与本发明的实施例相关的原理和逻辑，除非有特别指明的情况，否则不对本发明的范畴构成限制。本发明所属技术领域中具有通常知识者可理解，有多种技术可实现该等数学式所对应的物理表现形式。
本发明的图式包含呈现多种彼此关联的功能性模块的功能方块图。该等图式并非细部电路图，且其中的连接线仅用以表示信号流。功能性组件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外，个别组件的功能不一定要如图式中绘示的方式分配，且分布式的区块不一定要以分布式的电子组件实现。
本发明提出的技术能计算用以量化两复数数值的比例的复数因子(complexfactor)。在以下说明中，复数因子包含复数增益GD(放大器的输出相对于输入的比例)以及复数前置补偿权重w，也就是复数增益GD的倒数。以下实施例主要为与无线局域网络(WLAN)相关的应用，但本发明的范畴不以此为限。根据以下说明，本发明所属技术领域中具有通常知识者可理解本发明的概念能用于其他失真补偿场合。此外，本发明的范畴涵盖各种替代实施方式。
图1为一通讯装置10的功能方块图。举例而言，通讯装置10可为符合IEEE802.11无线局域网络通讯标准的无线通信装置。待传输的数据信号11会被传送电路12加以处理，而通讯装置10接收到的数据会经过接收电路14处理，成为数据信号11。通讯装置10与其他装置间的通讯程序可由以下电路达成：数字前端电路(DFE)100、收发电路20、传送端功率放大器32、传送/接收(T/R)开关34、接收端低噪声放大器(LNA)36，以及耦接至T/R开关34用以发送/接收射频电磁波的一个或多个天线35。于一实施例中，图1绘示的所有电路被设置在同一平台或同一硬件中，例如平板计算机、笔记本电脑、智能电话等可携式平台/硬件。
待传输的数据信号11被调变/解调器105转换为信号MO＝MOI+jMOQ，其中MOI代表信号的同相成分，MOQ代表信号的正交相位成分。透过校正开关109，调变后信号MO被选择性地提供至前置补偿处理器110，做为基频信号BB＝BBI+jBBQ。基频信号BB经前置补偿处理器110前置补偿(细节容后详述)后，被传递至补偿处理器120。补偿处理器120输出的补偿后信号TD＝TDI+jTDQ被升取样器122升取样、被数字-模拟转换器124转换为模拟信号，并且被提供至收发电路20。收发电路20将模拟基频信号Tx＝TxI+jTxQ转换为一模拟射频信号。该模拟射频信号被提供至功率放大器32，做为包含信号成分RFP、RFN的差动信号。该差动射频信号被功率放大器32放大并透过T/R开关34被提供至天线35。
天线35自通讯装置10外部接收到的电磁波会被转换为一电子信号，通过T/R开关34传递至低噪声放大器36放大。收发电路20将收到的射频信号降频转换为正交相位模拟基频信号Rx＝RxI+jRxQ，随后再转换为数字信号RD＝RDI+jRDQ。同相/正交不匹配校正(IQmismatch correction,IQMC)处理器166负责针对接收电路14中的IQ不匹配来补偿数字信号RD。随后，调变/解调器105将补偿后信号MI＝MII+jMIQ解调，成为数据信号11。
除了通讯电路之外，数字前端电路100亦可包含其他支持电路，例如在传送电路12和接收电路14中进行校正/补偿程序的电路。通讯装置10包含一控制器170，负责协调通讯装置10中各子系统和组件的工作。控制器170可利用多种控制和处理平台实现，包含固定式的和可编程的逻辑电路，例如可编程逻辑门阵列、针对特定应用的集成电路、微控制器、微处理器、数字信号处理器。此外，控制器可被设计为透过执行存储器190中所储存的处理器指令，来完成多种任务。以下说明会介绍控制器170可执行的功能及可产生的信号。
存储器190涵盖通讯装置10为数据和程序代码提供的储存功能；各个存储器电路、储存区块等等都可被视为存储器190的一部份。本发明的范畴并未限定于特定储存机制。存储器190可包含一个或多个挥发性或非挥发性存储器装置，例如随机存取半导体存储器、只读存储器、磁性及/或光学存储器、闪存等等。
通讯装置10可被施以一个或多个校正程序，以补偿、改善整个系统中的各种变异。补偿处理器120可接收补偿数据，以校正或预防传送器的变异，例如IQ不匹配、本地振荡馈通(local oscillator feed-through,LOFT)和信号衰减(droop)等问题造成的数据旋转、偏移、迟滞、压缩。IQMC处理器166可补偿接收电路14中的IQ不匹配。补偿处理器120中的IQ不匹配校正和IQMC处理器166的操作依据可为IQ不匹配估计(IQ mismatch estimation,IQME)处理器140执行的校正程序得到的校正数据。本发明的范畴并未限定于用以达成IQME、LOFT补偿、直流偏移校正、衰减补偿滤波等程序的特定技术。本揭露书主要做为说明范例的前置补偿校正可利用以下将介绍的补偿技术达成。
前置补偿(PD)处理器110可包含一振幅计算单元112、一查找表114与一前置补偿器116。须说明的是，本发明的范畴并未限定于实施前置补偿的特定技术。于一实施例中，振幅计算单元112计算基频信号BB的振幅 并根据其计算出的振幅结果决定提供至查找表114的一索引值，以找出相对应的前置补偿权重w。前置补偿器116可将基频信号BB的取样乘上相对应的前置补偿权重w，藉此根据基频信号BB的取样所具有的功率等级将基频信号BB前置补偿为达到相对应的复数增益GD。于一实施例中，查找表114包含振幅调变至振幅调变(AMAM)前置补偿数据，可藉由复数乘法直接施于基频信号BB的取样。前置补偿处理器110产生的一相位控制信号117提供至收发电路20中的AMPM相位控制程序28，藉此振幅调变至相位调变(AMPM)失真可被改善，例如美国专利申请案13/668,470所揭露者(在此并列为参考数据)。或者，亦可由前置补偿器116根据查找表114中的复数前置补偿权重直接对基频信号BB施以相位失真补偿。
于一实施例中，内插技术被用以决定落在查找表114中各权重值间的权重值。于一实施例中，根据|BB|产生的一地址被分为两部份：地址中连续的五个较高有效位被用于自查找表114中搜寻初始权重，而其余的较低有效位被用以决定根据初始权重内插出的一最终权重值。前置补偿器116施于基频数据BB者为该最终权重值。
功率放大器32造成的失真可用复数增益GD的线性度偏差表示，以及用以线性化此失真的权重w可藉由适性前置补偿(APD)处理器150执行的一校正程序来决定。一旦对应于所有可能输入数值的权重w都已决定，该等权重便可被储存于查找表114，例如由控制器170用PD_UPDT指令信号179控制一更新处理器164。于另一实施例中，查找表114至少有一部份是由适性前置补偿处理器150控制，并于校正程序中被更新，省去更新处理器164提供的转换机制。
如上所述，功率放大器32造成的失真可利用复数增益GD的线性度偏差来表示：
其中Y(k)为功率放大器32根据一特定输入X(k)产生的输出信号Y的第k个取样。在功率放大器存在失真问题的情况下，Y(k)并未随着X(k)线性变化，也就是Y(k)≠GX(k)，其中G代表期望的固定增益。相反地，
Y(k)＝GD(k)X(k)＝A(k)ejθ(k)X， (5)
其中A(k)为对应于输入信号X的第k个取样的振幅失真，θ(k)为对应于输入信号X的第k个取样的相位失真(与X的功率或振幅相关)。由式(5)可看出，解出式(6)中的GD等效于藉由直接复数除法解出GD：
Y-GDX＝0。 (6)
于根据本发明的实施例中，式(6)中GD的解为一估计值，例如，其中e为一误差项，且
藉由迭代地迫使误差项e趋近于零，或至少落入某一收敛门槛值，即可产生等效于复数除法的计算结果。易言之，虽未实际执行复数除法，但上述技术可被视为产生存在有限误差的结果的复数除法技术(于硬件系统称复数除法器)。
图2系用以说明前置补偿处理器110所执行的前置补偿技术的范例。关系图200定义了传送电路12的输入/输出范围，其横轴为基频信号 的取样的振幅，其纵轴为功率放大器32的标准化后输出功率。功率放大器32的实际输出功率以曲线201表示，而前置补偿权重{w0，…，wM-1}的计算系使功率放大器32的输出功率线性化而成为目标输出曲线202。为此，本发明的实施例提供前置补偿权重{w0，…，wM-1}，以反向于功率放大器32的增益GD(实际输出曲线201)将输入信号前置补偿，其效果以前置补偿后输入曲线203表示。
于一实施例中，针对输入信号的2N种振幅大小，功率放大器32的动态范围被划分为M个区域，每个区域各自被分派一个权重wm(m＝0，1，…，M-1)。实务上，可根据特定应用选择M，但通常小于2N。举例而言，若M为32、N为10，32个不同的权重wm被决定给具有1024种振幅大小的信号X(k)，所以，每一个权重wm对应于32个相邻的振幅数值。
在某些实施例中，部分的存储器190被分派给一个权重表格230，并且在前置补偿权重校正程序中决定权重表格230的内容(细节容后详述)。功率放大器32的整个动态范围被权重{w0…wM-1}涵盖。当权重表格230中的所有权重wm都已计算完成，权重表格230可被复制或转换至查找表114。适当的存储器转换机制可利用更新处理器164达成，亦即响应于控制器170送出的更新信号179，将在校正期间所储存的权重表格230的内容自适性前置补偿处理器150(或存储器190中的其他位置)复制至前置补偿处理器110中的查找表114。本发明的范畴并未限定于特定存储器方案、如何储存权重或于何处储存权重。本发明所属技术领域中具有通常知识者可理解，在不背离本发明精神的情况下，有多种技术和存储器方案可为本发明所用。
为统一后续说明中的数学表示，图1中的基频信号BB以下称为基频信号x(或参考信号x)，其取样被表示为x(i)。自IQME处理器140提供至适性前置补偿处理器150的端点IQMEI、IQMEQ的信号被称为输出信号y(功率放大器32的输出)，其各取样点被表示为y(i)。y(i)和x(i)皆为具有实部和虚部的复数数据字语。
图2中以数据点205表示的取样x(i)可被提供至前置补偿处理器110。举例而言，取样x(i)的振幅可由振幅计算单元112计算。例如藉由将索引值222与一存储器偏移值224(对应于权重表格230的所在位置)相加，振幅计算单元112可产生一地址212。据此找出的前置补偿权重wm(在存储器190中储存于地址212的权重232)可被提供至前置补偿器116。随后，前置补偿器116将权重232施于数据点205。数据点205原本未经前置补偿的输出功率系对应于数据点208，经前置补偿后会被移位，成为前置补偿后输入曲线203上的数据点207，并且在被功率放大器32放大后对应于目标输出曲线202上的数据点209。
在校正过程中，x可为一已知的测试信号，例如由测试信号产生器107产生，且x的振幅可根据一已知方式变化，例如为一斜坡信号或锯齿波信号。如上所述，权重wm系透过一迭代过程决定，因此需要多个时钟期间始能趋于收敛。在计算一特定权重wm的时间周期(以下称为权重计算期间)内，输入信号x不需要固定不变。于一实施例中，x(i)的一特定取样值可于权重计算期间内被保持固定，而信号x可受测试信号产生器107控制持续变化。在这个情况下，该M个权重wm的计算顺序并未受限；各权重wm可于某一特定值x出现时被计算。因此，在足够数量的x振幅数值出现在每个权重wm被指派的区间之前(获得各权重wm的收敛解之前)，可能需要经历一测试信号波形的多个周期。上述无须依固定顺序决定校正权重的做法，使得通讯装置10于利用调变/解调器105的输出做为参考信号x的来源时，能进行适性预失真校正，也就是前置补偿校正。藉由此一适性前置补偿技术，可针对多种因素(例如功率放大器32的温度)计算新的前置补偿权重。举例而言，在通讯装置10的运作过程中，功率放大器32的温度会上升；因此，一校正程序可被用以针对增加后的温度计算权重wm；计算所得的权重可被储存于查找表114。当通讯装置10的使用量降低(例如未被使用时)，另一校正程序可被启动，以针对较低的温度计算权重。或者，回应于控制器170产生的一LDINIT权重信号177，初始制造时的校正程序所决定的预设权重可被重载查找表114。
请再次参阅图1，通讯装置10可自传送电路12的输出端提供一回授路径至数字前端电路100中的校正电路，例如IQME处理器140和适性前置补偿处理器150。于一实施例中，透过在T/R开关34中对传送器埠/接收器埠进行有限的隔离可达成提供此回授路径的目的。也就是说，提供至T/R开关34的传送器端口Tx的传送器信号TxO的微小但非零的一部分会出现在T/R开关34的接收器埠Rx，并且此部分信号被提供至数字前端电路100中用于校正程序的电路。本发明所属技术领域中具有通常知识者根据本揭露书能理解，其他不脱离本发明的精神和目标的回授机制亦可被使用。
一般而言，当功率放大器32传输数据时，接收电路14中有多种电路的电力可被关闭。然而，于本发明的实施例中，接收电路14中的部分电路可能因校正目的(容后详述)而仍保有其电力。控制器170可提供一个或多个信号(例如名为前置补偿权重计算的PDWC控制信号192)至收发电路20中的相关部分，以协助将传送器信号传递至校正电路。举例而言，PDWC控制信号192可透过接收器功率导通电路22令电力被提供至相关接收电路(在非校正周期中通常会停止供电)。于一实施例中，当接收器未被用于校正或通讯，接收器数字电路的时钟信号(标示为RCLK)155可被设定为一低活动模式，以最小化其能量消耗。PDWC控制信号192亦可(例如藉由一滤波器旁路电路24)强制一个或多个滤波器被略过，以避免在校正程序中输入信号被滤波器衰减。此外，PDWC控制信号192可调整收发电路20中的可编程增益放大器(PGA)，例如藉由增益控制电路26调节透过T/R开关34回授的传送器信号的信号大小。于一实施例中，当一自动增益控制(AGC)电路被采用，额外的增益控制电路26便非必要。于另一实施例中，自动增益控制电路可针对通讯和校正两种状况采用不同的增益控制程序；在这个情况下，PDWC控制信号192可被用以控制不同程序中的增益。
须说明的是，式(4)假设X为功率放大器32的直接输入而Y为功率放大器32的直接输出。然而，X和Y两信号可为于其他信号点(例如适性前置补偿处理器150)方被量测到。因此，针对功率放大器失真外的特定电路效应的补偿亦可被执行，例如藉由传送电路12中的补偿处理器120和数字前端电路100中的IQME处理器140，以使于适性前置补偿处理器150处的x、y数值接近于功率放大器32处的相同x、y数值。残留的未补偿信号可能不利于前置补偿权重计算，例如会导致权重反映出并非与功率放大器32相关的失真，因而并非完全针对功率放大器32反向前置补偿。
于一前置补偿校正程序中，控制器170产生并提供一校正(CAL)信号101至校正开关109。此外，控制器170可根据收发电路20与校正目的相关的必要的接收器组件，产生并提供PDWC信号192至收发电路20。于此组态中，测试信号产生器107产生的一测试信号T＝TI+jTQ可被提供至接收电路12，做为基频信号x(或BB)。测试信号T通过传送电路12，并被施以针对多种效应的补偿。或者，如先前所述，若进行中的校正程序为一初始校正程序(例如查找表114的内容尚未建立)，前置补偿处理器110可不针对前置补偿提供权重。于一实施例中，查找表114的所有内容可被初始化为填入单位数据，例如1+j0(针对权重wm的乘法应用)或零数据，例如0+j0(针对权重wm的加法应用)。
测试信号T可自传送电路12，透过T/R开关34、低噪声放大器36、收发电路20中的接收器电路(例如降转换电路)、回归开关111，被提供至IQME处理器140。因此，IQME处理器140的输入端的信号RD＝RDI+jRDQ实际承受的失真量相当于是其功率振幅减去前置补偿处理器110所提供的各种前置补偿。IQME处理器140可分别为传送电路12、接收电路14计算IQMC数据。传送器IQMC数据TCI、TCQ被提供至传送器补偿处理器120；接收器IQMC数据RCI、RCQ被提供至IQMC处理器166。在决定这些IQMC数据的过程中，IQME处理器140可将传送器IQMC数据TCI、TCQ及/或接收器IQMC数据RCI、RCQ加诸于输入信号RD，且补偿后数据被提供至适性前置补偿处理器150，做为信号y。
同时，基频信号x被提供至适性前置补偿处理器150的端点REFI、REFQ，做为参考信号。于一实施例中，基频信号x会通过一延迟组件162，其延迟量系受控制器170产生的一对准(ALIGN)信号178控制。延迟组件162施于信号x的延迟能令取样x(i)及根据x(i)产生的取样y(i)在时间上对齐。藉此，适性前置补偿处理器150中的复数除法被确保能正确地反映复数增益GD(i)。
图3为根据本发明的适性前置补偿处理器150的一种功能方块图范例。此范例中的适性前置补偿处理器150包含一复数除法器350、一取样/保持(S/H)电路320、一分子/分母交换器310、一振幅计算单元330、一降取样时钟产生器335和一地址产生器337。适性前置补偿处理器150的输出输入接口被标示为305a、305b(统称接口305)，其端点名称与图1中的端点名称存在对应关系。适性前置补偿处理器150可被实现为固定式及/或可编程数字逻辑电路包含可编程逻辑门阵列、特定应用集成电路、微控制器、微处理器、数字信号处理器，与其他必要的电路。
如图3所示，自传送电路12接收的可能经过失真及补偿的数据字语y(i)被提供至交换器310的对应端点。未失真的参考数据字语x(i)则被提供至交换器310的另外一组端点。控制器170可产生并提供一解答选择(SOLUTNSEL)信号176至适性前置补偿处理器150的解答(SOLUTN)端点。根据解答选择信号176，可决定是否要在复数除法器350中进行分子/分母交换。于一模式中，交换器310提供数据字语至复数除法器350，以使y(i)/x(i)被计算。于另一模式中，x(i)和y(i)被交换，以令复数除法器350计算x(i)/y(i)。复数比例y(i)/x(i)会计算出功率放大器32的复数增益GD(i)(在已针对其他电路造成的异常补偿y(i)后)，而复数比例x(i)/y(i)会计算出GD -1(i)或等效的wm(i)(施于x(i)的前置补偿权重)。无论交换与否，输出信号取样y(i)和参考信号x(i)都会被提供至取样/保持电路320，以于一权重计算期间内保存这些取样。取样/保持电路320可根据降取样时钟产生器335提供的时钟信号342撷取其输入端的取样x(i)、y(i)。也就是说，当降取样时钟信号342转换至一特定状态时，一组特定取样x(i)和y(i)被保留并储存于储存装置(例如取样/保持电路320中的缓存器)，直到降取样时钟信号342于一权重计算期间后再次转换到该特定状态，取样/保持电路320才撷取并开始保留另一组新的取样x(i)和y(i)。
如图3所示，降取样时钟产生器335可自接收器数字信号处理时钟(RDSPCK)信号156取得其时钟信号342，例如藉由时钟信号除法。透过设定提供至适性前置补偿处理器150的DCLKRT端点的降取样时钟速率(SETDCLKRT)控制信号199，控制器170可控制RDSPCK信号156和降取样时钟信号342间的频率倍数。于另一实施例中，亦可将RDSPCK信号156提供至取样/保持电路320，并于复数除法器350中利用一较快的时钟产生器来控制权重迭代计算。本发明所属技术领域中具有通常知识者可理解有多种不同的时序组态可为本发明所用，并不背离本发明的精神。
振幅计算单元330可被设计为相似于前置补偿处理器110中的振幅计算单元112。实际上，于一实施例中，是由单一振幅计算单元计算x(i)的振幅，计算得出的振幅值由前置补偿处理器110和适性前置补偿处理器150共享。于另一实施例中，振幅计算单元112根据x(i)的振幅提供一地址至查找表114，而非于输出端提供振幅值。另一方面，振幅计算单元330将|x(i)|的数值提供至复数除法器350和地址产生器337。也就是说，|x(i)|被用以产生权重表格230中的一个地址212，如先前介绍图2时所述。
图4为复数除法器350的一功能方块图范例。复数除法器350可被实现为固定式及/或可编程数字逻辑电路，包含可编程逻辑门阵列、特定应用集成电路、微控制器、微处理器、数字信号处理器，与其他必要电路。复数除法器350可采用迭代计算来决定储存于权重表格230中的前置补偿权重wm。由于各权重wm系根据x(i)和y(i)的一组取样进行迭代计算所产生，该组取样最好在迭代计算期间保持不变，亦即在权重计算期间保持不变。如同在介绍图3时所说明的，适性前置补偿处理器150可建立分割时序，举例而言，其中一种是降取样时钟产生器335针对特定权重计算期间撷取输入数据的时序(相对较慢)，另一种是RDSPCK信号156设定迭代时间的时序(相对较快)。
如图4所示，于一实施例中，复数除法器350系利用一最小均方(LMS)循环410来实现。经过一特定权重计算期间T(例如降取样时钟信号342的一个周期)，取样/保持电路320便撷取参考信号x(i)的一取样与输出信号y(i)的一取样。为避免混淆，目前储存于取样/保持电路320中的数值分别被标示为x(T)和y(T)。此外，x(T)的共轭复数x*(T)会被计算出来。x(T)、x*(T)、y(T)分别透过信号路径422、424、426传递。针对RDSPCK信号156的各个周期(标示为n)，最小均方循环410产生一复数因子z(n+1)的一更新后数值。目前的复数因子z(n)为复数增益GD或权重wm须视交换器310是否有进行分子/分母交换。乘法器411的输出z(n)x(T)被提供至加法器412。加法器412计算出的误差e(n)＝y(T)-z(n)x(T)被储存至误差缓存器413。乘法器414将误差缓存器413中的误差乘上适应因素μ和x*(T)，因此产生的μe(n)x*(T)随后被传递至单位延迟组件415。加法器416的输出因此为z(n)+μe(n-1)x*(T)。相对应的权重wm(n)做为权重232被储存至权重表格230(当z(n)＝wm(n)时为直接储存，当z(n)＝GD(n)时须经过倒数运算)，此权重232在存储器450中的地址212系由地址产生器337根据x的振幅计算产生。综上所述，以LMS迭代方案实现最小均方循环410时包含一误差计算：
e(n)＝y(T)-z(n)x(T)， (8)
及一更新计算：
z(n+1)＝z(n)+μe(n)x*(T)。 (9)
以令z(n)x(T)在各次迭代后收敛至y(T)为目标，藉由迭代地分派数值给复数因子z(n)，便可找出解答。本发明所属技术领域中具有通常知识者可理解，有多种不同的技术能实现上述迭代数值分派，LMS技术仅为一范例。于另一实施例中，最小均方循环410可被调整为采用更新计算：z(n+1)＝z(n)+μe*(n)x(T)。在LMS技术中，当e(n)趋近于零，y(T)-z(n)x(T)＝0，对应于式(6)。
须说明的是，本发明不一定需要将误差e(n)储存在缓存器413，也不一定需要藉由单位延迟组件415产生一单位延迟。藉由适当选择时钟信号，便可在最小均方循环410中于不同功能组件间正确传递数值。举例而言，透过存储器读写(MRW)信号175，存储器450中的读写运作可受到控制器170控制；MRW信号175可透过合适的逻辑闸435与RDSPCK信号同步。在这个情况下，响应于RDSPCK信号156，将加法器416输出的更新后权重w(n+1)储存至权重表格230的存储器写入动作可被强制进行，其中RDSPCK时钟信号156的时序与加法器413输出端的误差计算的时序之间具有相位差180°。图4呈现的误差缓存器413仅为说明之用，特别是针对以下转换情况：当取样/保持电路320撷取x(T)、x*(T)、y(T)的新取样，同时一个新的权重232被地址产生器337编址。在这个情况下，无论当时储存于最小均方循环410(例如于误差缓存器413中)的e(n)数值的收敛状态为何，都会被套用至例如式(8)的权重更新计算；如此做法，一旦例如式(9)的误差计算被执行，至少在新权重计算期间的初始迭代中，都会造成误差值的急遽增加。因此，于权重计算期间的初期迭代中，e(n)一开始可能在零附近振荡，并且在后续权重更新计算中继续振荡，朝向其最终值收敛。此类振荡可见于图5。
收敛处理器430可评估最小均方循环410所执行的复数除法经过迭代运算后是否已取得一收敛解。于一实施例中，收敛处理器430将误差信号e(n)与一个或多个收敛门槛相比较，此些门槛系由控制器170利用收敛门槛(CVRGTHRESH)信号173建立。为此，收敛处理器430可包含一比较器430A(可能为硬件或硬件与软件的组合)，用以在一门槛条件符合时于其输出端产生一预先决定的收敛(CVG)信号434。于一实施例中，一收敛门槛信号173可被设计为接近于零，藉此令该复数除法得出的剩余误差e(n)对于前置补偿权重是小到可容许的。收敛门槛信号173可被提供至控制器170，做为收敛成立(CNVRGREACHED)信号174；响应于此，控制器170可采取某些行动。于一实施例中，若收敛成立信号174指出已取得收敛解，便可使控制器170结束目前的权重计算期间，无论根据降取样时钟产生器335分配给本次迭代的剩余时间还有多长。此外，控制器170可藉由一收敛处理器重置(RESETCVGPROC)信号172重置收敛处理器430，将收敛处理器430设定为重置状态(包含重置收敛成立信号174)。
如图4所示，一旦已针对一特定权重找到其解，亦即最小均方循环410已找出存在一可容许误差的收敛解，一相关的指示信息可被储存于存储器450(或存储器190)，例如将一布尔收敛旗标(CVGFLG)432储存于与权重232相关的一记录452中。于一实施例中，各权重232具有相对应的一收敛旗标432，并且在权重232已符合预设收敛条件时被设定。须说明的是，记录452与存储器表格250不需要被储存于同一个存储器空间内。无论一权重232的收敛旗标432在存储器190中存放的实体位置为何，只要能正确表示该权重232的状态即可。
如上所述，式(9)中的权重更新计算会受到一适应因素μ的影响，例如控制其收敛过程中的步增值(step size)。较大的步增值可较快达成收敛，但亦可能于收敛成立后存在较大的均方误差。相反地，对应于一相对较小μ的较小步增值需要较长的收敛时间，但其稳态均方误差相对较小。因此，收敛速度和稳态均方误差间的平衡点是选择适应因素μ的依据。
于一实施例中，即使在同一权重计算期间内，适应因素μ亦为可变的。也就是说，于一特定权重的权重计算期间内，适应因素μ可以起始于一相对较大的数值并随着时间逐步缩小。本发明的范畴并未限定适应因素μ的缩减速度或适应因素μ每次的改变量。于一实施例中，这些因素系根据经验法则决定。
适性前置补偿处理器150可包含一标准化处理器405，用以于当|x|较小时增加收敛速度。图2中的关系图200被分割为多个区域R0-R3，各自对应实际输出曲线201的一部分。在区域R0中，|x|较小，而实际功率曲线201大致为线性且与欲达成的线性曲线202一致。在区域R1中，|x|微幅增加，而实际功率曲线201和欲达成的线性曲线202开始出现差异。此差异增加的趋势延续至区域R3。在区域R3中，|x|达到最大值，而实际功率曲线201与欲达成的线性曲线202的差异也最大。须说明的是，虽然图2中绘示出四个区域R0-R3，但本发明的范畴不限于此。实务上，可采用较多或较少数量的区域，亦不背离本发明的精神。
当|x|较小时，位1的数量较少且该等位主要出现在传送电路12的最低有效位。因此，区域R0中的量化噪声会远多于区域R2、R3。此外，由于信号取样y(i)和参考信号x(i)的功率都较小，可能会阻碍预计达到收敛的时间。于此同时，|x|较小的区域也大致是功率放大器32能提供线性响应的区域。标准化处理器405可将y(T)和x(T)左移相同的位数。于一实施例中，标准化处理器405包含一移位控制器409和一组移位寄存器407。移位控制器409自振幅计算单元330接收x(T)的振幅，并据此位移y(T)和x(T)。
标准化的影响可由以下调整后的式(8)和式(9)看出：
es(n)＝2py(T)-z(n)[2px(T)]＝2pe(n)， (10)
以及，
z(n+1)＝z(n)+μes(n)[2px*(T)]＝z(n)+(22iμ)e(n)x*(T)。 (11)
标准化处理器405进行的标准化具有将适应因素μ向左位移2i位的效果，因此加快了收敛速度。数值p系根据x的振幅被选定。于一实施例中，p被设定为使位移后取样占据传送电路12除了最高有效位之外的整个数据字语宽度。
无论输入数据送达或离开的数据率为，根据本发明的复数除法皆可迭代进行。因此，复数因子计算可被施于实时数据，亦即调变/解调器105产生的调变后数据。在这个情况下，校正开关109被设定于一正常通讯模式，连接调变/解调器105和前置补偿处理器110。校正程序以与前述说明相同的方式进行，测试信号产生器107提供的一测试信号被采用，做为数据源。选择适当的测试信号波形能确保所有的复数因子在合理的时间内被计算完成。当使用实时通讯数据做为校正信号源时便难以确保能达成这个目标，因为输入信号的振幅与其实际内容相关，并非定值。于一实施例中，在所有权重wm皆计算完成后，查找表114始根据最新计算出的前置补偿数据被更新。在这个情况下，各权重wm的收敛旗标422是否皆以被设定，或是各权重的解是否已符合预设收敛条件皆可被决定。响应于此状况，控制器170可产生并提供更新信号179至更新处理器164。因此，更新处理器164可将权重表格230的内容转换至查找表114，而PD处理器可利用转换后的前置补偿权重wm来进行前置补偿。
图6为根据本发明的一实施例中的前置补偿校正程序600的流程图。步骤605为决定校正程序600是否为一初始校正程序，例如制造后的第一次校正。若程序600为初始校正，在步骤610中，测试信号产生器107被设定为校正信号源，且调变/解调器105可被设定为进入低功率状态。若程序600的目的是在于利用现有数据进行更新，且复数因子计算为一背景程序，步骤615将被执行，以将调变/解调器105设定为校正信号源。在步骤620中，校正信号通过传送电路12，透过T/R开关34、低噪声放大器36、IQME处理器140，终至适性前置补偿处理器150，成为输出信号y。步骤620亦包含取得参考信号x。步骤625为计算参考信号的振幅，例如藉由振幅处理器330。步骤630为根据该振幅决定一地址，例如藉由地址产生器337。步骤635为决定计算出的地址所对应的复数因子是否已有一收敛解。若步骤635的判断结果为是，步骤620将被执行，以继续撷取下一组输出取样和参考取样。
若步骤635的判断结果为否，步骤640将被执行：参考信号和输出信号的取样将被撷取并且在对应于权重计算期间的一预定数量的时钟内被保存。步骤645为在时间上对齐参考信号和输出信号的取样，例如藉由延迟组件162。步骤650为根据步骤625中的振幅计算结果决定适应因素μ；该振幅计算结果会指出目前是位于收敛快速或收敛缓慢的区域。步骤655为根据步骤625中的被计算出的振幅可决定标准化应位移的位数。步骤660为分派一数值给复数因子，使复数因子与参考信号取样的乘积朝向该输出信号取样收敛。步骤665为判断收敛是否已成立。若步骤665判定目前的复数因子已达到收敛，于步骤675将设定一收敛旗标，且于步骤680将储存一相对应的前置补偿权重。另一方面，若尚未达到收敛，在步骤670中将决定计算期间是否已结束。若是，尽管未得出最终解，该权重的目前状态将于步骤690被储存。若计算期间未结束，该计算期间内的下一次迭代会在步骤660开始。步骤685为决定该程序是否该被结束。若前置补偿校正程序将继续进行，程序600将重新回到步骤620，继续撷取下一组输出取样和参考取样。
于一实施例中，如图1所示，一数字回归路径被设置于补偿处理器120和IQME处理器140之间。这个做法能让数字前端电路100进行封闭回路数字测试。利用该回归路径时，控制器170可产生并提供一内建自我测试(BIST)信号194至回归开关111。藉由将查找表114中的前置补偿权重施于一测试信号(例如是藉由测试信号产生器107产生)，并将此前置补偿后信号透过IQME处理器140提供至适性前置补偿处理器150，适性前置补偿处理器150可被测试。此未失真的测试信号被用做适性前置补偿处理器150中的参考信号。数字路径中的延迟为已知，延迟组件162因此可被设计为将前置补偿后取样对齐参考取样。适性前置补偿处理器150随后可藉由前述复数除法计算复数增益；由于测试信号中的失真是前置补偿处理器110提供的前置补偿权重所造成，适性前置补偿处理器150计算出的复数因子应收敛至该等前置补偿权重本身(若交换器310有进行分子/分母交换则为复数增益)。若补偿处理器120存在一已知的IQ不匹配状况，该回归组态亦能达成IQME处理器170的封闭回路验证。此外，当实时调变数据被用于校正(而非斜坡信号或锯齿波信号等缓慢变化的测试信号)，该回归模式亦能协助验证适性前置补偿技术是否依其设计参数正常运作。
由以上说明可知，根据本发明的复数除法技术可依照任意顺序计算出多个复数因子。一般而言，是根据当时能取得的校正信号来决定被施以评估计算的是哪一个复数因子。在某些适性校正方案中(例如以实时通讯数据被用做校正信号时)，复数因子不会被平均地选择。实务上，一般通讯数据出现在均方根值附近的频率远高于出现在峰值附近的频率，地址在均方根值附近的复数因子的收敛时间因此可能大幅早于地址在峰值附近的复数因子的收敛时间。若收敛条件为要求针对所有的复数因子皆取得误差大致为零的收敛解，则处理器电路可能必须等待出现机率较低的数据，且可能必须等待该数据出现多次后始能找出收敛解。接收器电路因此便不得不被持续供应电力，保持在耗电状态。
此外，如上所述，一计算期间产生的误差e(n)可能会被带入下一个计算期间，而新的计算期间中的前几次迭代可能会被用以克服此初始状态。这类情况可见于图5呈现的振荡信号，并且会使处理器取得收敛解时所需要的时间延长。
在适性前置补偿校正中，通常会希望能减少需要供电至校正相关电路的时间。根据本发明的实施例进一步考虑下列因素：在一般通讯数据中，相较于较少出现的数据，功率放大器会对在均方根数据附近一范围内的复数因子造成较大的失真。因此，由e(n)的一累积误差指标(例如平均值)可看出那些最可能被选择的复数因子何时已收敛至最终解。当对该累积误差指标施以一收敛条件，所需的处理时间会减少，校正电路可提前停止供电。然而，必须审慎选择累积误差指标，以避免发生累积误差指标已符合收敛条件但实际上复数因子尚未收敛的情况。
图7呈现根据本发明的一实施例中的收敛处理器700的功能方块图。收敛处理器700计算一累积误差并将该累积误差与控制器170提供的收敛门槛CVRGTHR相比较。
在一计算期间内的各次迭代中，误差信号e(n)可被提供至振幅计算单元705，其振幅|e(n)|被提供至加法器710。加法器710的另一输入信号是先前计算出的累积误差例如自比较器725的输入端722取得者。振幅和先前累积误差的总和被提供至乘法器715，并乘上一过滤系数β(可由控制器170提供)。乘法器715的输出为更新后的累积误差累积误差经过一延迟组件720后和收敛门槛信号173分别被提供至比较器725。若比较器725判定累积误差符合收敛条件，可由其输出信号730令收敛旗标CFLG的状态转换看出。当收敛旗标CFLG指出收敛条件已符合，控制器170可执行一个或多个动作，以更新通讯装置10的运作状态。举例而言，控制器170可令更新处理器164将权重表格230转换至查找表114。此外，控制器170可暂停一个或多个时钟电路的运作，进而暂停受这些时钟电路驱动而运作的电路，例如IQME处理器140和适性前置补偿处理器150。控制器170亦可停止供电至多个因校正目的被启动的接收器电路。本发明所属技术领域中具有通常知识者可理解，还有其他控制器170可在这个情况下采取的动作。
熟悉数字处理技术者可理解，收敛处理器700能被视为一无限脉冲响应(infiniteimpulse response,IIR)滤波器，其截角频率受控于过滤系数β。若β<1，较大的β值能令该截角频率向零移动，藉由移除高频变化(例如图5中呈现的振荡表现)而使估计误差的变化贴近其振幅平均值。然而，贴近平均误差的代价是滤波器的输出会较慢才达到稳定。当过滤系数β被降低，滤波器的输出会较快达到稳定，但误差值的变化会对滤波器输出影响较大。欲确定所有的复数因子已达到收敛解，β必须被设定为足够大以排除高频变化，但又必须被设定为足够小，以于合理的时间内完成工作。过滤系数β可经由实验或优化算法决定。于一实施例中，过滤系数β可被动态调整，例如一开始被设定为较低的第一默认值(例如0.5)，并且在一段预设时间(例如数个计算期间)后被改设定为较高的第二默认值(例如0.99)。
图8为根据本发明的一实施例中的复数因子估计程序800的流程图。步骤805为针对目前的计算期间选择将进行迭代估计计算的一个复数因子。该复数因子系根据一选择条件被选出，且该选择条件于连续多个计算期间中的各个计算期间都被重新评估。举例而言，可据该次计算期间所撷取的数据产生一地址，做为该选择条件。步骤810为针对被选择的复数因子找出目前迭代计算的一运算解，例如对应于式(8)和式(9)的运算解。步骤815为针对目前迭代计算累积误差(例如利用收敛处理器700)。步骤820为决定目前的计算期间是否已结束。若步骤820的判断结果为否，步骤810被重新执行，亦进行另一次迭代计算。相对地，若步骤820的判断结果为是，步骤825将被执行，以决定累积误差指标是否已达到收敛条件。若步骤825的判断结果为是，步骤830将被执行，以通知控制器170此收敛状况(例如藉由收敛旗标CFLG)。若步骤825的判断结果为否，步骤805会被重新执行，亦即选择将于下一个计算期间估计的另一个复数因子。
须说明的是，在复数因子估计程序800中的任一特定时间，该组复数因子中各个复数因子已接受的估计可能程度不同，亦即可能有某些复数因子已取得收敛解，而某些复数因子以其尚未完全收敛的状态被储存。当累积误差条件已符合，无论各个复数因子当时被储存的数值为何，复数因子计算皆可停止。
本发明的实施例的概念所呈现的功能性组件可被编码并储存为计算机可读取媒体中的处理器指令，以进行制造、运输、营销及/或贩卖。无论该等处理器指令被执行的处理平台为何，亦无论该等处理器指令的编码方式为何，本发明的概念皆可被实现。
须说明的是，只要储存于其中的指令可被一处理器依序撷取、解码、执行，上述计算机可读取媒体可为任一种非瞬时媒体。非瞬时计算机可读取媒体包含但不限于：只读存储器(ROM)、随机存取存储器(RAM)和其他电子储存装置、CD-ROM、DVD和其他光学储存装置、磁带、软盘、硬盘及其他磁性储存装置。该等处理器指令可利用各种程序语言实现本发明。
藉由以上较佳具体实施例的详述，系希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (20)

1.一种估计方法，用以为射频传送器中的功率放大器的前置补偿估计一组复数因子的多个复数因子，该估计方法包含：
针对一计算期间，根据选择条件，自该组复数因子中选择复数因子，其中该选择条件于连续多个计算期间中的各个计算期间都被重新评估；
于该计算期间内，利用迭代计算，估计得到被选择的该复数因子的估计解，并使该估计解朝最终解收敛；
经历该连续多个计算期间，计算该估计解经过该迭代计算中各次迭代后产生的累积误差；
根据该累积误差，决定收敛条件是否已成立；以及
当该收敛条件成立时，结束该估计。
2.如权利要求1所述的估计方法，其特征在于，该迭代计算包含多次迭代，其中计算该累积误差包含：
针对目前迭代，决定该估计解相对于该最终解的误差；
将先前迭代中计算出的该累积误差与该目前迭代所决定的该误差相加，以产生相加结果；以及
藉由过滤系数，加权该相加结果，以为该目前迭代产生该累积误差。
3.如权利要求2所述的估计方法，其特征在于，乘上该过滤系数包含：
于该迭代计算中的第一迭代期间分派第一数值给该过滤系数；以及
于该迭代计算中的第二迭代期间分派第二数值给该过滤系数，其中该第二迭代期间晚于该第一迭代期间。
4.如权利要求3所述的估计方法，其特征在于，以该过滤系数加权进一步包含：
于晚于该第一数值被分派为该过滤系数的计算期间的后续计算期间，分派该第二数值给该过滤系数。
5.如权利要求1所述的估计方法，其特征在于，估计得到该估计解包含：
产生基频信号，该基频信号包含依预设取样率产生的连续多个复数取样；
撷取该基频信号中的该些个复数取样其中之一以及输出信号取样，其中该输出信号取样系由该射频传送器的功率放大器根据被撷取的该复数取样而产生，且该输出信号取样系撷取自透过回授电路耦接至该射频传送器的接收器；以及
迭代地分派多个估计解给该复数因子，以使被撷取的该复数取样与该复数因子的乘积于各次迭代后朝向该输出信号取样的等同值收敛。
6.如权利要求5所述的估计方法，其特征在于，计算该累积误差包含：
计算该乘积与该输出信号取样间的差异，做为目前迭代的该估计解的误差；
将先前迭代中计算出的该累积误差与该目前迭代的该误差相加，以产生相加结果；以及
藉由过滤系数加权该相加结果与该误差，以为该目前迭代产生该累积误差。
7.如权利要求5所述的估计方法，其特征在于，进一步包含：
当该收敛条件成立时，停止供电给该接收器中的至少一电路。
8.如权利要求5所述的估计方法，其特征在于，进一步包含：
当该收敛条件成立，储存该组复数因子，做为该射频传送器的多个预失真权重，用以预失真该基频信号。
9.一种估计装置，用以为功率放大器的前置补偿估计一组复数因子中的多个复数因子，该估计装置包含：
存储器，用以储存该组复数因子；
时钟电路，用以建立一计算期间，用于进行迭代计算中多次的迭代，使得估计解朝向最终解收敛；以及
适性前置补偿处理器，包括：
振幅计算单元，计算出振幅；
地址产生器，根据该振幅，产生对应于该存储器的地址；
复数除法器，用以:
针对目前计算期间，自该组复数因子选择储存于该存储器的该地址的复数因子；利用该迭代计算，于该目前计算期间内估计得到被选择的该复数因子的估计解；于该迭代计算中的各次迭代，储存该估计解于该存储器的该地址；于连续多个计算期间，计算该估计解经过该迭代计算中各次迭代后产生的累积误差；
根据该累积误差，决定收敛条件是否已成立；以及
当该收敛条件成立时，结束该估计。
10.如权利要求9所述的估计装置，其特征在于，该适性前置补偿处理器的该复数除法器更包括最小均方循环电路，用以：
针对目前迭代，决定该估计解相对于该最终解的误差；以及
将先前迭代中计算出的该累积误差与该目前迭代所决定的该误差相加，以产生相加结果。
11.如权利要求10所述的估计装置，其特征在于，该适性前置补偿处理器被更包括收敛处理器，用以：
藉由过滤系数加权该相加结果，以为该目前迭代产生该累积误差；
于该迭代计算中的第一迭代期间分派第一数值给该过滤系数；以及
于该迭代计算中的第二迭代期间分派第二数值给该过滤系数，其中该第二迭代期间晚于该第一迭代期间。
12.如权利要求11所述的估计装置，其特征在于，该收敛处理器被进一步用以：
于晚于该第一数值被分派为该过滤系数的计算期间的后续计算期间，分派该第二数值给该过滤系数。
13.如权利要求9所述的估计装置，其特征在于，进一步包含：
另一处理器，用以于该收敛条件成立时关闭该时钟电路的供电。
14.如权利要求13所述的估计装置，其特征在于，该另一处理器亦于该收敛条件成立时关闭该适性前置补偿处理器的供电。
15.如权利要求9所述的估计装置，其特征在于，进一步包含：
射频传送器，用以传送该功率放大器根据基频信号产生的输出信号；以及
射频接收器，透过回授路径耦接至该传送器，用以透过该回授路径接收该功率放大器根据基频信号取样产生的输出信号取样；
其中该适性前置补偿处理器撷取该基频信号取样与该输出信号取样，并迭代地分派多个估计解给该复数因子，以使被撷取的该基频信号取样与该复数因子的乘积于各次分派后朝向该输出信号取样的等同值收敛。
16.如权利要求15所述的估计装置，其特征在于，该适性前置补偿处理器被进一步用以：
计算该乘积与该输出信号取样间的差异，做为目前迭代的该估计解的误差；
将先前迭代中计算出的该累积误差与该目前迭代的该误差相加，以产生相加结果；以及
藉由过滤系数加权该相加结果与该误差，以为该目前迭代产生该累积误差。
17.一种有形非瞬时计算机可读取媒体，用以估计一组复数因子中的多个复数因子，该计算机可读取媒体中储存有能被处理器执行的至少一处理器指令，当该至少一处理器指令被执行时，该处理器：
针对一计算期间，根据选择条件自该组复数因子中选择复数因子，其中该选择条件于连续多个计算期间中的各个计算期间都被重新评估；
于该计算期间内，利用迭代计算估计得到被选择的该复数因子的估计解，其中该迭代计算使得该估计解经过任意次数的迭代后朝向最终解收敛，该任意次数的迭代未受该计算期间的时间长度限制；
经历该连续多个计算期间，计算该估计解经过该迭代计算中各次迭代后产生的累积误差；
根据该累积误差，决定收敛条件是否已成立；以及
无论被选择的该复数因子的该估计解为何，当该收敛条件成立时，结束该估计。
18.如权利要求17所述的计算机可读取媒体，其特征在于，当该至少一处理器指令被执行时，该处理器进一步：
针对目前迭代，决定该估计解相对于该最终解的误差；
将先前迭代中计算出的该累积误差与该目前迭代所决定的该误差相加，以产生相加结果；以及
藉由过滤系数加权该相加结果，以为该目前迭代产生该累积误差。
19.如权利要求17所述的计算机可读取媒体，其特征在于，当该至少一处理器指令被执行时，该处理器进一步：
当该收敛条件成立时，停止供电给用以为该计算期间计时的时钟电路。
20.如权利要求17所述的计算机可读取媒体，其特征在于，当该至少一处理器指令被执行时，该处理器进一步：
当该收敛条件成立时，将该组复数因子设定为功率放大器的前置补偿权重。
CN201410344547.3A 2013-07-19 2014-07-18 为功率放大器的前置补偿的估计装置及估计方法 Expired - Fee Related CN104300923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/946,387 2013-07-19
US13/946,387 US8971829B2 (en) 2013-07-19 2013-07-19 Convergence estimation for iterative predistortion factor determination for predistortion in power amplifiers

Publications (2)

Publication Number Publication Date
CN104300923A CN104300923A (zh) 2015-01-21
CN104300923B true CN104300923B (zh) 2017-06-27

Family

ID=52320529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410344547.3A Expired - Fee Related CN104300923B (zh) 2013-07-19 2014-07-18 为功率放大器的前置补偿的估计装置及估计方法

Country Status (3)

Country Link
US (1) US8971829B2 (zh)
CN (1) CN104300923B (zh)
TW (1) TWI517554B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555360B (zh) * 2015-03-27 2016-10-21 In the uplink transmission system to solve the radio frequency is not perfect joint estimation compensation method
EP3306817B8 (en) * 2016-10-07 2021-04-21 Rohde & Schwarz GmbH & Co. KG Predistortion system and method
US10944617B2 (en) * 2018-01-12 2021-03-09 Silicon Laboratories Inc. Apparatus for radio-frequency receiver with in-phase/quadrature calibration and associated methods
DE102018220101B4 (de) * 2018-11-22 2020-06-10 Infineon Technologies Ag Vorverzerrungstechnik für eine Schaltungsanordnung mit einem Verstärker
CN111381575B (zh) * 2018-12-28 2021-08-31 成都鼎桥通信技术有限公司 自动测试方法、装置、服务器、电子设备及存储介质
US11431297B2 (en) * 2020-03-04 2022-08-30 Qorvo Us, Inc. Envelope tracking power amplifier apparatus with predistortion
CN116067239A (zh) * 2022-11-30 2023-05-05 北京理工大学 一种激光驾束制导滚转导弹滚转角测量误差校正方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819471A (zh) * 2005-02-10 2006-08-16 因芬尼昂技术股份公司 具有可变预失真的极化调制器的发射/接收装置
CN101080868A (zh) * 2005-02-17 2007-11-28 株式会社日立国际电气 前置补偿器
TW200807867A (en) * 2006-04-28 2008-02-01 Northrop Grumman Corp Transistor devices configured to operate above a first cutoff frequency
EP1681771B1 (en) * 2005-01-18 2008-12-03 Northrop Grumman Corporation Efficient method and means for integration of power control and predistortion in a transmitter
CN101911477A (zh) * 2008-01-15 2010-12-08 三菱电机株式会社 前置补偿器
US8351876B2 (en) * 2010-08-03 2013-01-08 Crestcom, Inc. Transmitter linearized using cartesian-processed look-up table and method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203247B2 (en) * 2001-07-23 2007-04-10 Agere Systems Inc. Digital predistortion technique for WCDMA wireless communication system and method of operation thereof
US8023588B1 (en) * 2008-04-08 2011-09-20 Pmc-Sierra, Inc. Adaptive predistortion of non-linear amplifiers with burst data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681771B1 (en) * 2005-01-18 2008-12-03 Northrop Grumman Corporation Efficient method and means for integration of power control and predistortion in a transmitter
CN1819471A (zh) * 2005-02-10 2006-08-16 因芬尼昂技术股份公司 具有可变预失真的极化调制器的发射/接收装置
CN101080868A (zh) * 2005-02-17 2007-11-28 株式会社日立国际电气 前置补偿器
TW200807867A (en) * 2006-04-28 2008-02-01 Northrop Grumman Corp Transistor devices configured to operate above a first cutoff frequency
CN101911477A (zh) * 2008-01-15 2010-12-08 三菱电机株式会社 前置补偿器
US8351876B2 (en) * 2010-08-03 2013-01-08 Crestcom, Inc. Transmitter linearized using cartesian-processed look-up table and method therefor

Also Published As

Publication number Publication date
CN104300923A (zh) 2015-01-21
US20150024699A1 (en) 2015-01-22
TW201515383A (zh) 2015-04-16
US8971829B2 (en) 2015-03-03
TWI517554B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
CN104300923B (zh) 为功率放大器的前置补偿的估计装置及估计方法
Braithwaite A comparison of indirect learning and closed loop estimators used in digital predistortion of power amplifiers
KR101346427B1 (ko) 전력 증폭기의 출력으로부터의 피크 및 ｒｍｓ 전압 피드백을 사용하는 복소 변조된 파형의 적응적 디지털 전치왜곡을 위한 시스템, 장치, 및 방법
US7881402B2 (en) Compensation for gain imbalance, phase imbalance and DC offsets in a transmitter
CN101023578B (zh) 失真补偿放大装置
CN104185974B (zh) 用于宽带rf接收器的实时i/q不平衡校正的装置和方法
CN105264813B (zh) 正交误差检测和校正
RU2328081C2 (ru) Способ и устройство для гибридной коррекции с решающей обратной связью
US20150070089A1 (en) Adaptive nonlinear model learning
CN110352564A (zh) 用于rf收发器的二阶互调抵消
US7362821B1 (en) Method and apparatus for amplifier linearization using adaptive predistortion
KR20180097112A (ko) Iq 불일치 보상 및 보정을 위한 시스템 및 방법
TW200414726A (en) Method and apparatus for hybrid decision feedback equalization
JPWO2003103166A1 (ja) 歪補償装置
CN104601121B (zh) 为功率放大器决定前置补偿数据的装置及方法
JPWO2006072973A1 (ja) Ｄｃオフセット補償方法及びｄｃオフセット補償装置
CN106664266A (zh) 用于利用具有不同精度的多个模数转换器的低功率操作的方法和装置
CN108156103A (zh) 一种iq信号校准方法及装置
JP2001284980A (ja) プリディストーション型非線形歪み補償回路およびこれを用いたディジタル送信機
JP6059003B2 (ja) 歪み補償装置及び歪み補償方法
TW200407003A (en) Adaptive phase and gain imbalance cancellation
CN101606315A (zh) 功率放大器时间延迟不变的预失真方法和装置
JP2002141754A (ja) プリディストーション装置
CN110460385B (zh) 相位噪声补偿装置及方法、接收机
CN103248603B (zh) 基于畸变星座估计与解调的pa非线性影响消除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200407

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: Taiwan Hsinchu County Tai Yuan Street China jhubei City, No. 26 4 floor 1

Patentee before: MStar Semiconductor, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170627

Termination date: 20210718