CN104280999A - 用于连接装置的层间贯孔的光学邻近校正 - Google Patents

用于连接装置的层间贯孔的光学邻近校正 Download PDF

Info

Publication number
CN104280999A
CN104280999A CN201410309742.2A CN201410309742A CN104280999A CN 104280999 A CN104280999 A CN 104280999A CN 201410309742 A CN201410309742 A CN 201410309742A CN 104280999 A CN104280999 A CN 104280999A
Authority
CN
China
Prior art keywords
program
core
layer
etching
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410309742.2A
Other languages
English (en)
Inventor
宁国祥
鄞方红
P·阿克曼
C·T·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN104280999A publication Critical patent/CN104280999A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及用于连接装置的层间贯孔的光学邻近校正，所提供的是用于模拟光学光刻程序的方法。具体而言，提供的是光学邻近校正(OPC)模型，其包括对应于集成电路(IC)连接贯孔用的层间活动(inter-layer activity)及蚀刻程序的核心参数。结果强度被决定用于对应于层间活动及蚀刻程序的对应多个程序变异。因此，OPC模型考量到层间活动及蚀刻程序二者。

Description

用于连接装置的层间贯孔的光学邻近校正
技术领域
本发明大致关于光学邻近校正(OPC)，并且更尤指用于连接集成电路(IC)装置层间贯孔的OPC。
背景技术
用于制造半导体装置的光刻技术可采用一种将图案(其可经由光学透镜形成在掩模上)转录(transcribe)在晶圆上的程序。随着半导体装置的集成密度增加，掩模图案的大小可能会接近光的波长，使得光刻程序可能会受到光的绕射和干涉的大幅影响。
由于在掩模图案尺寸较大或转印(transfer)较多重复次数时的空间频率较低，所以许多不同频率能够传送掩模图案，导致结构型图案，其可接近晶圆上的原始掩模图案。然而，一般而言，部分较高频率可能使图案变形成「略圆」形状。「光学邻近效应」(OPE)可造成此等图案失真。由于空间频率可随图案尺寸缩减而升高，所以可容许传送缩减后图案的频率数量可减少，使得因OPE所致的图案失真可能同样地变得更严重。
光学邻近校正(OPC)可至少部分降低因OPE所致的图案失真。OPC可含括借由故意改变原始掩模图案以调整预期发生的图案失真。OPC可改良光学解析度以及图案转印保真度(fidelity)。习知的OPC程序可包括新增或移除小图案(通常可小于所设计的解析度)至或自掩模相关的掩模图案(例如线端处理或插置散射棒)。
在光学光刻处理技术之后，可进行如下所述：设计规则检查(DRC)、电气规则检查、电气参数评估(EPE)、依据检查和评估作业的布局图对电路图检查(LVS)、以及布局程序。再者，可进行使用OPC程序故意改变布局图案的额外步骤。
OPC程序一般可分类成处理布局资料用的规则式程序(例如，采用使用者自建规则)、以及基于光刻系统数学模型而校正布局组构的模型式程序。习知的规则式程序可借由基于一项或多项规则来改变或调整布局而予以实施，如部分切除基本图案及/或对其新增子图案(subsidiary pattern)。因为对应于整体晶片区域的布局资料可于给定时间受到影响，所以规则式程序可相对快速地予以进行。然而，可能难以建立用以在规则式程序期间使用的正确规则(例如，对任何数量的可能掩模转印有效作用的规则)。例如，可为了建立规则而进行实验性试误的冗长程序。再者，可随着新规则用于进一步最佳化系统而无限制地持续试误。
可借由将光刻系统模型应用于负回授系统以校正掩模图案变形而进行模型式程序。不幸的是，由于重复计算，模型式程序会消耗大量的时间和处理能力而模拟较小量的资料。然而，模型式程序可比规则式程序更可能最终达到OPC程序的最佳解决方案而不需考虑图案组构。模型式程序在先前尚未建立规则时(例如经由规则式程序)可达到可接受的解决方案，并且可进一步用于寻找供规则式程序应用的规则。然而，给定的OPC模型可不充分模型化所选的图案及特征(例如连接贯孔)的特别形状。
发明内容
基本上，所提供的是用于模拟光学光刻程序的方法。具体而言，所提供的是光学邻近校正(OPC)模型，其包括对应于集成电路(IC)的连接贯孔用的蚀刻程序及层间活动的核心参数。结果强度被决定用于对应于层间活动及蚀刻程序的对应多个程序变异。因此，OPC模型借由一个准则同时考量层间活动及蚀刻程序效应，并且不需额外蚀刻模型即可降低循环时间(cycle times)。
本发明的一个态样包括一种用于模拟光学光刻程序的方法，本方法包含如下电脑实作步骤：接收多个核心，其特征化集成电路(IC)装置的一组层件之间的连接贯孔的光学邻近校正(OPC)模型，各核心取决于与光学光刻程序相关联的至少一个程序变异；以及为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
本发明的另一个态样包括用于模拟光学光刻程序的系统，本系统包含：处理器；以及储存指令的电脑可读取式储存媒体，指令在由处理器执行时造成系统：接收多个核心，其特征化集成电路(IC)装置的一组层件之间的连接贯孔的光学邻近校正(OPC)模型，各核心取决于与光学光刻程序相关联的至少一个程序变异；以及为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
本发明的又一个态样提供光学邻近校正(OPC)的模型化，本方法包含：接收多个核心，其特征化介于集成电路(IC)装置的一组层件之间的连接贯孔，各核心取决于与光学光刻程序相关联的至少一个程序变异；以及使用电脑处理器为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
附图说明
经由下文的本发明各种态样的详述搭配附图将得以更轻易地理解本发明的这些及其它特征，其中：
图1根据描述性具体实施例表示示例性计算环境的示意图；
图2根据描述性具体实施例表示IC装置的剖面图；
图3根据描述性具体实施例表示IC装置的剖面图；
图4根据描述性具体实施例表示IC装置的俯视图；
图5根据描述性具体实施例表示示例性OPC流程的示意图；
图6根据描述性具体实施例表示IC装置的俯视图；以及
图7A至7B根据描述性具体实施例表示使用蚀刻选择性核心进行光学光刻处理前后的IC装置的示例性影像。
图式未必依照比例。图式仅用于表述，用意不在于描绘本发明的特定参数。图式的用意在于仅描绘本发明的一般具体实施例，并且因而不应该予以视为范畴内的限制。在图式中，相同的元件符号代表相称的元件。
符号说明
100            系统
102            电脑系统
104            电脑基础设施
106            网络环境
108            处理单元
110            最佳化器
112            记忆体单元
113            汇流排
114            储存系统
115            装置接口
118            光刻设备
200、300、400  IC
202            连接贯孔
204            层件
206            金属1(M1)层
210            第一层
212            TSV
214            第二层
302            连接贯孔
402            接触件
404            主动层
406            多晶硅层
502、504、506、508、510、512程序步骤
602            矩形接触区
606            多晶层
610            静态随机存取记忆体(SRAM)CAREC
710            接触层CAREC。
具体实施方式
现在将参照附图于本文更完整地说明示例性具体实施例，其中所表示的是示例性具体实施例。所说明的是用于模拟光学光刻程序的方法及技术。具体而言，提供的是一种OPC模型，其包括对应于层间活动(inter-layer activity)的核心参数以及用于连接集成电路(IC)的贯孔的蚀刻程序。所产生的强度被判定用于对应于层间活动及蚀刻程序的对应的多个程序变异。如此，OPC模型借由一个准则同时考量层间活动和蚀刻程序，并且不需额外蚀刻模型即可降低循环时间(cycletimes)。
将了解本揭示可用许多不同形式予以体现并且不应该推断为受限于本文所提的示例性具体实施例。反而，提供这些具体实施例来使得本揭示透彻并且完整，并且传达本发明的范畴给所属领域的技术人员。本文所用的术语的目的仅在于说明特殊具体实施例，意图不在于限制本揭示。例如，如本文中所用者，单数形式「一」、「一种」、「一个」、以及「该」的用意在于同时包括复数形式，上下文另有所指除外。还有，「一」、「一种」、「一个」等用字未指示数量限制，而是指示存在至少一个所引用的项目。将进一步理解的是，用语「包含有」及/或「包含」、或、「包括」及/或「包括有」在用于本说明书时是指定所述特征、区域、完整物(integer)、步骤、操作、元件及/或组件的存在性，但未排除一个或多个其它其特征、区域、完整物、步骤、操作、元件、组件、及/或群组的存在或增加。
本说明书全篇对于「一具体实施例」、「一个具体实施例」、「具体实施例」、「示例性具体实施例」、或类似用语意指结合具体实施例所述的特殊特征、结构、或特性是含括在本发明的至少一个具体实施例中。因此，本说明书全篇的用词表现「在一具体实施例中」、「在一个具体实施例」、「在具体实施例」以及类似用语可(但不一定要)全部意指相同的具体实施例。
用字「上覆」或「在顶上」、「置于…上」或「上置于」、「下伏」、「在下方」或「之下」意指如第一结构(例如第一层)等第一元件出现在如第二结构(例如第二层)等第二元件上，其中如接口结构(例如接口层)等中介元件(intervening element)可出现在第一元件与第二元件之间。
现在请参阅图式，图1描述有助于用于连接贯孔的OPC模型模拟的系统100。如图所示，系统100包括部署(deploy)在电脑基础设施104内的电脑系统102。其中(among other things)，用意在于展现可在网络环境106(例如，网际网络、广域网络(WAN)、区域网络(LAN)、虚拟私人网络(VPN)等)、云端运算环境、或单机电脑系统内实现具体实施例。还有，电脑基础设施104的用意在于展现可借由为其它实现、部署、及/或执行本发明功能的服务提供者来对系统100的某些或所有组件加以部署、管理、服务等等。
电脑系统102的用意在于表示可实现以部署/落实本文所述的教示内容的任何类型电脑系统。在此特殊实施例中，电脑系统102表示用于最佳化连接贯孔的OPC模型的一种示例性系统。应该理解的是，在各个具体实施例下所实现的任何其它电脑都可具有不同的组件/软体，但都将进行类似功能。如图所示，电脑系统102包括处理单元108，其能够协同储存在记忆体单元112内的最佳化器(optimizer)110一起操作以冷却资料中心，下文将有更详细说明。也在图中所示的是汇流排113、以及装置接口115。
一般而言，处理单元108意指进行逻辑运算、计算任务、控制功能等的任何设备(apparatus)。处理器可包括一个或多个子系统、组件、及/或其它处理器。处理器通常会包括使用时脉信号来闩锁资料、前进逻辑状态、同步化计算与逻辑运算、及/或提供其它时序功能的各种逻辑组件。在运算期间，处理单元108接收透过LAN及/或WAN(例如，T1、T3、56kb、X.25)、宽频连线(ISDN、讯框中继(Frame Relay)、ATM)、无线连结(802.11、蓝芽等)等等所传送的信号。在某些具体实施例中，可使用例如信任键对加密(trusted key-pair encryption)予以加密。不同的系统可使用如以太网络或无线网络、直接序列或平行连线、USB、火线()、蓝芽、或其它专用接口之类的不同通讯路径传送资讯。(火线为苹果电脑公司的注册商标，蓝芽是蓝芽特殊利益小组(SIG)的注册商标)。
基本上，处理单元108执行储存在记忆体单元112及/或储存系统114内的电脑程式码，如运算最佳化器110用的程式码。下文将有更详细的说明，在一个具体实施例中，最佳化器110组构成：接收多个核心，其特征化集成电路(IC)装置的一组层件之间的连接贯孔的光学邻近校正(OPC)模型，各核心取决于与光学光刻程序相关联的至少一个程序变异；以及为出自多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
在执行电脑程式码时，处理单元108可读取及/或写入资料至/自记忆体单元112及储存系统114。储存系统114可包含VCR、DVR、RAID阵列、USB硬碟机、光碟记录器、快闪储存装置、及/或任何其它储存及/或处理资料用的资料处理和储存元件。虽然未图示，但电脑系统102仍可包括与电脑基础设施104的一个或多个硬体组件通讯能让使用者与电脑系统102互动(例如，键盘、显示器、照相机等)的I/O接口。如下文将有更详细说明者，电脑基础设施104的最佳化器110组构成协同光刻设备118一起操作用于图案化IC的特征。
虽然为了简洁而无详细图示，但将了解在示例性具体实施例中，光刻设备118可包含：被组构成约束(condition)辐射束(例如UV辐射或DUV辐射)的照明系统(照明器)；被建构成固持图案化装置(例如掩模)的支撑结构(例如掩模平台)；被建构成固持基底(例如阻剂涂布晶圆)的基底平台(例如晶圆平台)；以及被组构成借由在基底的目标部位(例如包含一个或多个晶粒)上图案化装置而投射传至辐射束的图案的投射系统(例如折射性投射透镜系统)。
光刻设备118的照明系统可包括指向、塑形、或控制辐射用的各类光学组件，如折射性、反射性、磁性、电磁性、静电性或其它类光学组件、或任何其组合。支撑结构是以取决于图案化装置的取向、光刻设备的设计、以及其它条件(诸如是否在真空环境下固持图案化装置等)的方式固持图案化装置。支撑结构可使用机械、真空、静电或其它夹合(clamping)技术以固持图案化装置。
在操作期间，光刻设备118的照明器自辐射源接收辐射束。照明器可包含被组构成调整辐射束角强度分布的调整器。一般而言，至少可调整照明器瞳孔平面中的强度分布的外及/或内径向范围(radialextent)(一般分别称为σ外及σ内)。照明器可用于约束辐射束，并且在其截面具有期望的均匀度及强度分布。辐射束入射在被固持于支撑结构上的图案化装置(例如掩模)上、并且借由图案化装置予以图案化。辐射束在已横贯图案化装置后穿过将光束聚焦于基底目标部位上的投射系统。
现在请参阅图2，将更详细说明的是模拟使用OPC的连接贯孔的光刻程序的方法。如图所示，IC200包含连接IC200的不同层件的连接贯孔202(例如，硅穿孔(TSV))。在示例性具体实施例中，连接贯孔202连接层件204与IC200的金属1(M1)层206。然而，将了解到，本方法可应用于IC200的其它层件，例如，多晶硅层以及矩形接触(CArec)层(下文在图6中有更详细的说明及图示)。
如上所述，本文的具体实施例对模型提供内建智能以供根据程序和设计组构来施加选择性补偿，其中选择性补偿在TSV程序所用的OPC多边形方程式中带入两个参数(层间活动的ρ以及蚀刻程序的e1)。在示例性具体实施例中，所测量的光强度的差值用于侦测并且量化模拟程序的误差。连接贯孔202至TSV的强度「I」可表示成如下方程式(1)。
I＝I(其它光学参数…ρ,e1)     方程式(1)
在方程式(1)中，ρ和e1分别为TSV程序所用的层间活动及蚀刻程序的两个新核心参数。图2展现ρ和e1的层间效应(亦即，层件之间的相对位移)。在本具体实施例中，层间活动的核心参数ρ可为距离d1与d2的函数，其中d1代表第一层210的垂直高度或厚度，以及d2代表TSV212的上表面与第二层214之间的距离。此是示于图2，并且由底下方程式(2)予以界定：
p＝f(d1,d2等)      方程式(2)
将了解到，方程式(2)中可包括许多其它参数。然而，为了简洁，本文仅详细考量d1与d2对ρ的影响。
其次，请参阅图3，将更详细说明的是对于IC300的蚀刻程序的核心参数e1的细节。如图所示，e1可为用于连接贯孔302的蚀刻加载效应的函数。众所周知，蚀刻加载效应涉及同时蚀刻较高密度图案和较低密度图案时出现的现象。亦即，由于材料蚀刻率从一位置到另一位置的差异，蚀刻所产生的反应产物量变得局部密集或稀疏，以及蚀刻所致大量反应产物的对流(convection)造成蚀刻率不均匀。此蚀刻率差异导致在掩模制造期间高图案密度与低图案密度区域之间的CD变异。
蚀刻程序的核心参数e1可借由底下其为至少蚀刻加载与选择性的函数的方程式(3)所界定：
e1＝f(蚀刻加载、选择性等)      方程式(3)
此外，将了解到，可在方程式(3)内包括许多其它参数。然而，为了简洁，本文仅详细考量蚀刻加载与选择性对e1的效应。
现在请参阅图4，将更加详细表示与说明的是IC400的俯视图。如图所示，多个接触件402与多个主动层404及多晶硅层406连接/相交。在这里，针对包覆一个或多个接触件402的区域(以虚线表示)中的连接贯孔而考量层间及蚀刻效应。多个程序变异(例如，层间活动、蚀刻程序等)所产生的强度「I」(方程式(1))由核心ρ及e1决定，如方程式(2)及(3)所界定者。
强度I并入OPC模型演算法中，如图5所示。在本具体实施例中，最初于502考量现存的TSV、接触件、以及M1层OPC程序。接着，例如根据层间和蚀刻加载效应应用OPC模型504，其中许多图案被分类(506)。亦即，如上所述，核心参数ρ及e1根据方程式(2)及(3)而定。
接下来，OPC模型504对照已知的层间参数「a」比较对应于层间活动的核心参数ρ的数值，并且对照已知的蚀刻参数「b」比较对应于蚀刻程序的核心参数e1的数值。如508所示，评估ρ是否大约小于或等于「a」，以及e1是否大约小于或等于「b」。在本具体实施例中，「a」表示层间活动的行为，例如距离d1和d2(图2)如何影响Vx蚀刻结果。在这里，「a」对应于校准及/或先前收集的晶圆数据，并且与d1和d2相互关联以表示对不同布局的影响。在一个非限制实施例中，程序步骤508可为如下：若「a」＝1时f(d1,d2)＝d2/d1，则无层间补偿。然而，若「a」小于1时f(d1,d2)＝d2/d1，则移至布局研磨步骤510。当然，将了解到，取决于用以决定如何比较参数的后续校准步骤及晶圆结果，f(d1,d2)会更复杂，使得能够良好地预测晶圆结果的设计。
类似的程序应用于已知的蚀刻参数「b」。在本具体实施例中，参数「b」说明在贯孔蚀刻期间已知的蚀刻行为(例如，蚀刻加载、选择性)。可借由经验方程式(例如高斯(Gaussian))予以表示，并且利用一个或多个光学参数以确定布局组构。此外，可建立参数「b」以使蚀刻行为可得到适当补偿。在一个非限制实施例中，程序步骤508可为如下：若e1＝f(蚀刻加载、选择性)＝f(高斯分布等于0.6)等于或小于0.5，然后移到布局研磨步骤510。然而，若e1＝f(蚀刻加载、选择性)＝f(高斯分布等于0.6)大于0.5，则不需要补偿，并且在512产生图形输出(例如，GDSII)。当然，将了解到，取决于模拟所想要的精密性/精确度，此程序可能更加复杂。
现在请参阅图6，将表示及说明的是本发明的另一个具体实施例。在这里，也可在例如多晶硅和CAREC等其它层件中实现OPC模型504(图5)。在本具体实施例中，已知静态随机存取记忆体(SRAM)CAREC(以虚线610表示)曝光窗口是窄的，并且在接触件蚀刻程序之后，多晶覆盖(poly coverage)上方的接触件有时小。为了对多晶层606增加CAREC覆盖，可如图示在多晶层606中增加一个或多个额外的矩形接触区602，以考量在610上的层间及蚀刻效应。多晶层的额外矩形接触区602以模型为基础(model based)。图6表示在基于不同蚀刻选择性的研磨布局(图5的元件508)后对于接触层CAREC610的光刻模拟结果。这可借由图7A至7B进一步展现，其中图7A表示考量蚀刻选择性前的接触层CAREC710，以及图7B表示在基于核心e1考量蚀刻选择性后的接触层CAREC710。
可了解到，本文所述的方法可用在供最佳化先进OPC模型化的电脑系统内，如图1所示。在此情况下，可提供最佳化器110，以及可取得用于进行本发明所述程序的一个或多个系统并且部署至电脑基础设施104。就此而言，部署可包含一项或多项如下所述者：(1)自电脑可读取式媒体将程式码安装在如电脑系统之类的计算装置上；(2)新增一个或多个计算装置到基础设施；以及(3)合并及/或修改基础设施的一个或多个现存系统以令基础设施进行本发明的程序动作。
能以电脑所执行的电脑可执行指令(如程序模块)的一般背景(general context)说明示例性电脑系统102。一般而言，程式模块包括进行特殊任务或实现特殊抽象资料类型的例行程序、程式、人员、组件、逻辑、资料结构等等。可在任务是借由透过通讯网络所连结远端处理装置予以进行的分散式计算环境中实现示例性电脑系统102。在分散式计算环境中，程式模块可同时置于包括有记忆体储存装置的区域及远端电脑储存媒体。
本说明书中所述的功能单元有许多已被标示为模块以便更特别强调其实作独立性。例如，可将模块实作成包含有客制化VLSI电路或栅阵列、如逻辑晶片、晶体管、或其它离散组件等现成半导体的硬体电路。也可在场可程式化栅阵列、可程式化阵列逻辑、可程式化逻辑装置或诸如此类等可程式化硬体装置中实作模块。也可在供各种类型处理器执行的软体中实作模块。可执行码的已识别模块或组件可例如包含电脑指令的一个或多个实体或逻辑区块，其可被例如组织成物件、程序、或函数。不过，已识别模块的执行档(executables)不需实体放置在一起，而是可包含不同位置内所储存的相异指令，以逻辑方式结合在一起时，其包含模块并且达到所述模块目的。
再者，可执行码的模块可为单一指令、或许多指令，并且甚至可分布于许多不同代码段、在不同程式之中、以及遍及许多记忆体装置。类似地，操作数据(operational data)在本文中可予以识别并且描述于模块内、以及可予以体现成任何适当形式并且组织于任何适合类型的资料结构内。操作数据可集合成单一资料集、或可分布于包含有过于不同的储存装置、过于相异的记忆体装置的不同位置，并且可仅作为系统或网络上的电子信号而至少部分地存在。
此外，如将于本文所述者，还可将模块实现成软体及一个或多个硬体装置的组合。例如，可在记忆体装置上所储存的软体可执行码的组合中体现模块。在又一实施例中，模块可为对一组操作数据进行操作的处理器的组合。还有，可在经由传输电路通讯的电子信号组合中实作模块。
如上所述，具体实施例有某些可在硬体中体现。硬体可被称为硬体元件。一般而言，硬体元件可意指被配置成进行某些运算的任何硬体架构。例如，在一个具体实施例中，硬体元件可包括制造于基底上的任何类比或数位电气或电子元件。例如，可使用如互补式金属氧化物半导体(CMOS)、双载子晶体管、以及双载子CMOS(BiCMOS)之类的硅基集成电路(IC)进行制造。硬体元件的实施例可包括处理器、微处理器、电路、电路元件(例如晶体管、电阻器、电容器、电感器等等)、集成电路、特殊应用集成电路(ASIC)、可程式化逻辑装置(PLD)、数位信号处理器(DSP)、场可程式化栅阵列(FPGA)、逻辑栅、暂存器、半导体装置、晶片、微晶片、晶片组等等。具体实施例不限于本文所述。
也如上所述的是，可在软体中体现某些具体实施例。软体可被称为软体元件。一般而言，软体元件可意指被配置成进行某些作业的任何软体结构。例如，在一个具体实施例中，软体元件可包括程式指令及/或适于供如处理器之类的硬体元件执行的资料。程式指令可包括以预定语法排列的字组、数值或符号的组织化命令列，在执行时，其可令处理器进行对应的作业集。
例如，示例性电脑系统102(图1)的实作可储存在某种形式的电脑可读取式媒体或透过其传送。电脑可读取式媒体可为任何可由电脑存取的可用媒体。借由实施例，并且非限制，电脑可读取式媒体可包含「电脑储存媒体」以及「通讯媒体」。
「电脑可读取式储存媒体」包括以任何方法或技术实作以供储存诸如电脑可读取式指令、资料结构、程式模块、或其它资料之类资讯的易失性与非易失性、可移除式与不可移除式可储存媒体。电脑储存装置包括，但不局限于，RAM、ROM、EEPROM、快闪记忆体或其它记忆体技术、CD-ROM、数位多功能光碟(DVD)或其它光学储存体、磁卡、磁带、磁碟储存体或其它磁性储存装置、或任何其它可用于储存想要的资讯并且可由电脑存取的媒体。
「通讯媒体」一般是体现电脑可读取式指令、资料结构、程式模块、或如载波或其它传输机制等模块化数据信号中的其它资料。通讯媒体还可包括任何资讯传递媒体。
术语「模块化资料信号」意指具有一个或多个其特征以此方式设定或变更而编码信号中的资讯的信号。借由实施例，并且非限制，通讯媒体包括如有线网络或直接有线连接的有线媒体、以及如声波、RF、红外线之类的无线媒体与其它无线媒体。任何以上所述的组合也都含括在电脑可读取式媒体的范畴内。
明显的是，已提供用于模型化供连接贯孔的OPC的方法。尽管已搭配示例性具体实施例特别表示并且说明本发明，仍将了解所属领域的技术人员将想到变体与修改。例如，虽然示例性具体实施例在本文中描述为一连串的动作或事件，但将了解到除非有特别说明，本发明不局限于此等动作或事件的所述排序。根据本发明，某些动作可以不同顺序出现及/或与本文所示及/或所述有别的其它动作或事件同时发生。另外，不是所有所述步骤都需要实作如本发明所述的方法。此外，如本发明所述的方法可联合本文所示与所述架构的形成及/或处理以及联合其它未描述的架构予以实作。因此，要了解权利要求书的用意在于涵盖所有落于本发明真实精神内的此等修改及变更。

Claims (20)

1.一种用于模拟光学光刻程序的方法，该方法包含如下的电脑实作步骤：
接收多个核心，其特征化集成电路(IC)装置的一组层件之间的连接贯孔的光学邻近校正(OPC)模型，各该核心取决于与该光学光刻程序相关联的至少一个程序变异；以及
为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
2.根据权利要求1所述的方法，该连接贯孔包含硅穿孔(TSV)。
3.根据权利要求2所述的方法，该蚀刻程序为凹槽内蚀刻加载效应与选择性的函数。
4.根据权利要求1所述的方法，该IC装置的该组层件包含接触层以及M1金属层。
5.根据权利要求4所述的方法，该层间活动为第一距离(d1)与第二距离(d2)的函数，其中，d1对应于该接触层上方所形成的第一层的垂直厚度，以及d2对应于从TSV层的上表面到该第一层的上表面的距离。
6.根据权利要求1所述的方法，该IC装置的该组层件包含多晶硅层以及矩形接触(CArec)层。
7.根据权利要求1所述的方法，还包含：
对照已知层间参数比较对应于该层间活动的该至少一个核心的数值；
对照已知蚀刻参数比较对应于该蚀刻程序的该至少另一核心的数值；以及
在基于对照该已知层间参数与对应于该层间活动的该至少一个核心的该数值的该比较以及对照该已知蚀刻参数与对应于该蚀刻程序的该至少另一核心的该数值的该比较而判断不需对布局作进一步补偿后，产生图形输出档。
8.根据权利要求7所述的方法，还包含在该至少一个核心的该数值大约小于或等于该已知层间参数以及该至少另一核心的该数值大约小于或等于该已知蚀刻参数的情况下研磨该布局。
9.一种使用光学邻近校正(OPC)用于模拟连接贯孔的光学光刻程序的系统，该系统包含：
处理器；以及
储存指令的电脑可读取式储存媒体，所述指令在由该处理器执行时造成该系统：
接收多个核心，其特征化集成电路(IC)装置的一组层件之间连接贯孔的OPC模型，各该核心取决于与该光学光刻程序相关联的至少一个程序变异；以及
为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
10.根据权利要求9所述的系统，该连接贯孔包含硅穿孔(TSV)。
11.根据权利要求9所述的系统，该蚀刻程序为凹槽内蚀刻加载效应与选择性的函数。
12.根据权利要求9所述的系统，该IC装置的该组层件包含如下之一：接触层与M1金属层，以及多晶硅层与矩形接触(CArec)层。
13.根据权利要求12所述的系统，该层间活动为第一距离(d1)与第二距离(d2)的函数，其中，d1对应于该接触层上方所形成的第一层的垂直厚度，以及d2对应于从TSV层的上表面到该第一层的上表面的距离。
14.根据权利要求9所述的系统，所述指令还造成该系统：
对照已知层间参数比较对应于该层间活动的该至少一个核心的数值；
对照已知蚀刻参数比较对应于该蚀刻程序的该至少另一核心的数值；以及
在基于对照该已知层间参数与对应于该层间活动的该至少一个核心的该数值的该比较以及对照该已知蚀刻参数与对应于该蚀刻程序的该至少另一核心的该数值的该比较而判断不需对布局作进一步补偿后，产生图形输出档。
15.根据权利要求14所述的系统，所述指令还造成该系统在该至少一个核心的该数值大约小于或等于该已知层间参数以及该至少另一核心的该数值大约小于或等于该已知蚀刻参数的情况下研磨该布局。
16.一种用于模型化光学邻近校正(OPC)的方法，该方法包含：
接收多个核心，其特征化集成电路(IC)装置的一组层件之间的连接贯孔，各该核心取决于与该光学光刻程序相关联的至少一个程序变异；以及
借由电脑处理器为出自该多个核心的对应多个程序变异决定结果强度，其中，与至少一个核心相关联的程序变异对应于层间活动，以及其中，与至少另一核心相关联的程序变异对应于蚀刻程序。
17.根据权利要求16所述的方法，该IC装置的该组层件包含如下至少其一：接触层与M1金属层，以及多晶硅层与矩形接触(CArec)层。
18.根据权利要求17所述的方法，该层间活动为第一距离(d1)与第二距离(d2)的函数，其中，d1对应于该接触层上方所形成的第一层的垂直厚度，以及d2对应于从TSV层的上表面到该第一层的上表面的距离，以及其中，该蚀刻程序为凹槽内蚀刻加载效应与选择性的函数。
19.根据权利要求16所述的方法，还包含：
借由该电脑处理器对照已知层间参数比较对应于该层间活动的该至少一个核心的数值；
借由该电脑处理器对照已知蚀刻参数比较对应于该蚀刻程序的该至少另一核心的数值；以及
借由该电脑处理器在基于对照该已知层间参数与对应于该层间活动的该至少一个核心的该数值的该比较以及对照该已知蚀刻参数与对应于该蚀刻程序的该至少另一核心的该数值的该比较而判断不需对布局作进一步补偿后，产生图形输出档。
20.根据权利要求19所述的方法，还包含在该至少一个核心的该数值大约小于或等于该已知层间参数以及该至少另一核心的该数值大约小于或等于该已知蚀刻参数的情况下研磨该布局。
CN201410309742.2A 2013-07-01 2014-07-01 用于连接装置的层间贯孔的光学邻近校正 Pending CN104280999A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/932,141 2013-07-01
US13/932,141 US20150006138A1 (en) 2013-07-01 2013-07-01 Optical proximity correction for connecting via between layers of a device

Publications (1)

Publication Number Publication Date
CN104280999A true CN104280999A (zh) 2015-01-14

Family

ID=52116435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410309742.2A Pending CN104280999A (zh) 2013-07-01 2014-07-01 用于连接装置的层间贯孔的光学邻近校正

Country Status (3)

Country Link
US (1) US20150006138A1 (zh)
CN (1) CN104280999A (zh)
TW (1) TWI537761B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107257943A (zh) * 2015-02-20 2017-10-17 高通股份有限公司 基于电子束（e‑beam）的半导体器件特征
CN110192271A (zh) * 2017-01-19 2019-08-30 高通股份有限公司 减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1746769A (zh) * 2004-08-17 2006-03-15 Asml荷兰有限公司 光刻设备和生成掩模图案的方法以及该设备制造方法
CN101271483A (zh) * 2006-09-13 2008-09-24 Asml蒙片工具有限公司 根据特征间距进行图案分解的方法
CN101675389A (zh) * 2007-05-07 2010-03-17 新思科技有限公司 确定对car/peb对于光刻胶轮廓的影响进行建模的过程模型
US20100269084A1 (en) * 2008-11-24 2010-10-21 Yuri Granik Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography
CN102446708A (zh) * 2010-10-12 2012-05-09 甘万达 半导体多项目或多产品晶片制造工艺
CN103186033A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、连接孔的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103983B2 (en) * 2008-11-12 2012-01-24 International Business Machines Corporation Electrically-driven optical proximity correction to compensate for non-optical effects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1746769A (zh) * 2004-08-17 2006-03-15 Asml荷兰有限公司 光刻设备和生成掩模图案的方法以及该设备制造方法
CN101271483A (zh) * 2006-09-13 2008-09-24 Asml蒙片工具有限公司 根据特征间距进行图案分解的方法
CN101675389A (zh) * 2007-05-07 2010-03-17 新思科技有限公司 确定对car/peb对于光刻胶轮廓的影响进行建模的过程模型
US20100269084A1 (en) * 2008-11-24 2010-10-21 Yuri Granik Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography
CN102446708A (zh) * 2010-10-12 2012-05-09 甘万达 半导体多项目或多产品晶片制造工艺
CN103186033A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法、连接孔的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107257943A (zh) * 2015-02-20 2017-10-17 高通股份有限公司 基于电子束（e‑beam）的半导体器件特征
CN110192271A (zh) * 2017-01-19 2019-08-30 高通股份有限公司 减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离

Also Published As

Publication number Publication date
TWI537761B (zh) 2016-06-11
US20150006138A1 (en) 2015-01-01
TW201502831A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US7954072B2 (en) Model import for electronic design automation
TWI475334B (zh) 微影裝置之整合及具多重圖案化製程之光罩最佳化製程
US20180150592A1 (en) Cell structures and semiconductor devices having same
US9995998B2 (en) Method and apparatus for integrated circuit layout
US11594528B2 (en) Layout modification method for exposure manufacturing process
CN106328585A (zh) 集成电路制造的方法
US20150227676A1 (en) Generating Guiding Patterns For Directed Self-Assembly
US20200104450A1 (en) Method of designing an integrated circuit and integrated circuit
US12039246B2 (en) Circuit layout
US20220129775A1 (en) Prediction and metrology of stochastic photoresist thickness defects
US11816414B2 (en) Automatic generation of sub-cells for an analog integrated circuit
TW202002206A (zh) 積體電路結構、產生積體電路佈局圖的方法及積體電路佈局圖產生系統
CN104347361A (zh) 设计和制造光学微影掩膜的方法及系统
TW202002122A (zh) 調整積體電路的方法
US10204197B2 (en) Coupled-domains disturbance matrix generation for fast simulation of wafer topography proximity effects
US8176447B2 (en) Formation of masks/reticles having dummy features
CN104280999A (zh) 用于连接装置的层间贯孔的光学邻近校正
US20200019052A1 (en) Adaptive algorithm to generate optical proximity correction lithographic recipe
US9536039B2 (en) Optical proximity correction (OPC) accounting for critical dimension (CD) variation from inter-level effects
JP4883591B2 (ja) マスクパターン設計方法および半導体装置の製造方法
KR20220065769A (ko) 결함 확률 분포들 및 임계 치수 변동들에 기초한 리소그래피 개선
Higuchi et al. Advanced memory cell design optimization with inverse lithography technology
KR101802582B1 (ko) 집적 회로 설계를 위한 레이아웃 최적화
Vikram et al. Lithography technology for advanced devices and introduction to integrated CAD analysis for hotspot detection
US10055531B2 (en) Layout checking method for advanced double patterning photolithography with multiple spacing criteria

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114