CN110192271A - 减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离 - Google Patents
减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离 Download PDFInfo
- Publication number
- CN110192271A CN110192271A CN201780083872.0A CN201780083872A CN110192271A CN 110192271 A CN110192271 A CN 110192271A CN 201780083872 A CN201780083872 A CN 201780083872A CN 110192271 A CN110192271 A CN 110192271A
- Authority
- CN
- China
- Prior art keywords
- metal line
- layer
- line pattern
- metal
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 252
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 252
- 238000000034 method Methods 0.000 claims abstract description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 238000005520 cutting process Methods 0.000 description 37
- 230000008569 process Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000013439 planning Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000011017 operating method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000013440 design planning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- WYROLENTHWJFLR-ACLDMZEESA-N queuine Chemical compound C1=2C(=O)NC(N)=NC=2NC=C1CN[C@H]1C=C[C@H](O)[C@@H]1O WYROLENTHWJFLR-ACLDMZEESA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供了用于减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离的方面。在一个方面，一种方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与基本上平行于轴线的轨道相对应的金属线模板。去除与金属线图案相对应的光致抗蚀剂层的部分以根据金属线图案暴露硬掩模层。蚀刻硬掩模层的暴露部分，使得形成与金属线图案相对应的沟槽。对硬掩模层进行定向蚀刻，使得至少一个沟槽沿着轴线在第一方向上延伸。这允许沟槽以减小的节距和减小的尖端到尖端距离间隔开。
Description
相关申请的交叉引用
本申请要求于2017年11月29日提交的题为“REDUCING TIP-TO-TIP DISTANCEBETWEEN END PORTIONS OF METAL LINES FORMED IN AN INTERCONNECT LAYER OF ANINTEGRATED CIRCUIT(IC)”的美国专利申请序列号15/825,231的优先权，该美国专利申请要求于2017年1月19日提交的题为“REDUCING TIP-TO-TIP DISTANCE BETWEEN ENDPORTIONS OF METAL LINES FORMED IN AN INTERCONNECT LAYER OF AN INTEGRATEDCIRCUIT(IC)”的美国临时专利申请序列号62/448,059的优先权，其内容通过引用整体并入本文。
技术领域
本公开的技术一般地涉及在集成电路(IC)的制造中的光刻的使用，并且更具体地涉及根据IC的互连层中的金属线图案来形成金属线以在其中形成互连。
背景技术
光刻在现代电子设备中使用的集成电路(IC)的制造中起着关键作用。特别地，IC制造涉及采用各种化学和物理光刻工艺来制造器件结构并且以线图案的形式互连导线或金属线。例如，IC中的晶体管通常通过在半导体衬底上沉积导电和绝缘材料并且蚀刻该材料以产生相应的晶体管结构和布线图案来形成。使用这种光刻工艺制造结构允许形成和互连数百万个晶体管以产生现代电子设备中的复杂IC。
为了满足现代电子设备对增加功能性的需求同时消耗更少面积，正在以更小的特征尺寸制造IC内的器件结构。制造较小器件结构的一种方法是形成具有互连层的部件，这些互连层包括具有减小的节距的金属线。例如，器件结构包括多个互连层，诸如金属层，每个互连层具有沿统一方向延伸的多个金属线。使用图案化方案(诸如自对准四重图案化(SAQP))以特定节距沉积每个互连层的金属线，并且然后切割金属线以形成所设计的图案。以相对较小的节距沉积金属线限制了对应互连层的面积。较小的互连层有助于限制IC的整体面积。
以较小节距沉积IC的金属层以限制面积引入了附加的复杂性。例如，形成金属线以具有特定图案通常包括在沉积的金属线之上设置切割图案层，以及根据切割图案层蚀刻(例如，切割)金属线。传统的光刻工艺在被称为边缘放置误差(EPE)的期望位置的误差范围内沉积切割图案层。然而，随着金属线的节距减小，金属线之间的空间减小。例如，小于三十(30)纳米(nm)的金属线节距可能导致金属线间隔小于十五(15)nm。金属线之间的这种小的间隔可以产生对EPE的减小的容差，因为减小的金属线节距增加了沉积的切割图案层可能导致可归因于EPE的某些金属线的错误切割的风险。另外，尽管传统工艺可以对应于小于三十(30)nm的金属线节距以便消耗更少的面积，但是相邻切割金属线的端部部分之间的尖端到尖端距离受到切割图案层的分辨率的限制，从而限制面积减小。
发明内容
本文中公开的各方面包括减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离。限制或减小IC面积的一种方法是利用具有减小的节距和减小的尖端到尖端距离的金属线来制造IC的互连层。制造互连层通常包括根据切割层图案去除金属线的部分以形成金属线图案。然而，由于切割图案层的边缘放置误差(EPE)，具有节距减小的金属线的互连层可能易受错误的金属线图案的影响。特别地，切割图案层可以包括开口，该开口被设计成暴露要去除的金属线的部分。EPE可能导致切割图案层的放置发生移位，使得开口错误地重叠金属线的特定部分，这导致错误地去除这些部分。此外，金属线之间的尖端到尖端距离受到金属线切割的分辨率的限制，因此限制了面积减小。
以这种方式，在一个方面，描述了一种方法，其减小了IC的互连层中形成的金属线的端部部分之间的尖端到尖端距离。特别地，该方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于光以便在光致抗蚀剂层上形成金属线图案。金属线图案包括与基本上平行于轴线的轨道相对应的多个金属线模板。去除与金属线图案相对应的光致抗蚀剂层的部分以根据金属线图案暴露硬掩模层。另外，蚀刻硬掩模层的暴露部分，使得在硬掩模层中形成与金属线图案相对应的沟槽。在去除光致抗蚀剂层之后，定向蚀刻硬掩模层，使得至少一个沟槽沿着轴线在第一方向上延伸。以这种方式形成和延伸沟槽允许沟槽以减小的节距以及减小的尖端到尖端距离间隔开。因此，设置在沟槽中的金属线将具有减小的节距和减小的尖端到尖端距离，从而实现具有减小的面积消耗的互连层。
在这方面，在一个方面，提供了一种用于在IC的互连层中形成金属线图案的方法。该方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与多个轨道相对应的多个金属线模板，每个轨道基本上平行于轴线。该方法进一步包括去除与金属线图案相对应的光致抗蚀剂层的一个或多个部分，使得硬掩模层根据金属线图案被暴露。该方法进一步包括蚀刻与金属线图案相对应的硬掩模层以在硬掩模层中形成与金属线图案中的多个金属线模板相对应的多个沟槽。该方法进一步包括去除光致抗蚀剂层。该方法进一步包括定向蚀刻与至少一个沟槽的第一端部部分相邻的硬掩模层以沿着轴线在第一方向上延伸至少一个沟槽的长度。
在另一方面，提供了一种IC。IC包括一个或多个互连层。一个或多个互连层中的每个互连层包括多个极紫外(EUV)曝光形成的金属线，这些金属线与多个轨道相对应并且以限定节距形成。与轨道相对应的金属线的尖端从与轨道相对应的另一金属线的尖端分开的距离小于限定节距的一半。
在另一方面，提供了另一种用于在IC的互连层中形成金属线图案的方法。该方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与多个轨道相对应的多个金属线模板，每个轨道基本上平行于轴线。该方法进一步包括去除与金属线图案相对应的光致抗蚀剂层的一个或多个部分，使得硬掩模层根据金属线图案被暴露。该方法进一步包括定向蚀刻光致抗蚀剂层的多个金属线模板中的至少一个金属线模板以沿着轴线在第一方向上延伸至少一个金属线模板的长度。该方法进一步包括蚀刻与金属线图案相对应的硬掩模层以在硬掩模层中形成与金属线图案中的多个金属线模板相对应的多个沟槽。该方法进一步包括去除光致抗蚀剂层。
在另一方面，提供了另一种用于在IC的互连层中形成金属线图案的方法。该方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与多个轨道相对应的多个金属模板，每个轨道基本上平行于轴线。该方法进一步包括去除与金属线图案相对应的光致抗蚀剂层的一个或多个部分，使得硬掩模层根据金属线图案被暴露。该方法进一步包括防止在金属线图案中形成任何虚设金属线。该方法进一步包括去除光致抗蚀剂层。
附图说明
图1是示出用于形成金属线图案的示例性传统单切割工艺的阶段的俯视图；
图2是使用多切割工艺形成的集成电路(IC)的示例性传统互连层的俯视图；
图3是包括具有减小的尖端到尖端边距的极紫外(EUV)形成的金属线在内的IC的示例性互连层的俯视图；
图4是示出用于在图3中的IC的互连层中形成金属线的示例性过程的流程图。
图5A至图5E是示出图4的过程中的每个步骤处的图3的互连层的俯视图；
图6A至图6C是示出在定向蚀刻工艺步骤期间的示例性互连层的示例性硬掩模层的透视图；
图7是可以包括采用图3的互连层的IC的示例性的基于处理器的系统的框图；以及
图8是包括IC中形成的射频(RF)部件的示例性无线通信设备的框图，其中RF部件可以包括采用图3的互连层的IC。
具体实施方式
现在参考附图，描述本公开的若干示例性方面。本文中使用的单词“示例性”表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为比其他方面更优选或更具优势。
在“具体实施方式”中公开的各方面包括减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离。限制或减小IC面积的一种方法是利用具有减小的节距和减小的尖端到尖端距离的金属线来制造IC的互连层。制造互连层通常包括根据切割层图案去除金属线的部分以形成金属线图案。然而，由于切割图案层的边缘放置误差(EPE)，具有节距减小的金属线的互连层可能易受错误的金属线图案的影响。特别地，切割图案层可以包括开口，该开口被设计成暴露要去除的金属线的部分。EPE可能导致切割图案层的放置发生移位，使得开口错误地重叠金属线的特定部分，这导致错误地去除这些部分。此外，金属线之间的尖端到尖端距离受到金属线切割的分辨率的限制，因此限制了面积减小。
以这种方式，在一个方面，描述了一种方法，其减小了IC的互连层中的金属线的端部部分之间的尖端到尖端距离。特别地，该方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于光以便在光致抗蚀剂层上形成金属线图案。金属线图案包括与基本上平行于轴线的轨道相对应的多个金属线模板。去除与金属线图案相对应的光致抗蚀剂层的部分以根据金属线图案暴露硬掩模层。另外，蚀刻硬掩模层的暴露部分，使得在硬掩模层中形成与金属线图案相对应的沟槽。在去除光致抗蚀剂层之后，定向蚀刻硬掩模层，使得至少一个沟槽沿着轴线在第一方向上延伸。以这种方式形成和延伸沟槽允许沟槽以减小的节距以及减小的尖端到尖端距离间隔开。因此，设置在沟槽中的金属线将具有减小的节距和减小的尖端到尖端距离，从而实现具有减小的面积消耗的互连层。
在讨论在本文中公开的各方面中的减小IC的互连层中形成的金属线的端部部分之间的尖端到尖端距离之前，首先描述用于形成金属线图案的示例性传统工艺。在这方面，图1是示出用于形成金属线图案100的示例性传统单切割工艺的阶段100A至100D的俯视图。具体地，该工艺包括在阶段100A中设计规划的金属线图案102。规划的金属线图案102包括具有节距P的金属线104(1)至104(4)，P在该示例中可以是二十八(28)纳米(nm)。金属线104(1)至104(4)的节距P考虑到采用具有规划的金属线图案102的互连层的IC的总面积。以这种方式，限制金属线104(1)至104(4)的节距P有助于限制相应IC的总面积。另外，金属线104(1)至104(4)中的每一个具有宽度W并且与金属线104(1)至104(4)中的相邻金属线隔开间隔距离SD。在该示例中，规划的金属线图案102中的宽度W和间隔距离SD均可以等于十四(14)nm。规划的金属线图案102表明金属线104(2)和104(3)各自被蚀刻以便形成金属线104(2)和104(3)的尖端到尖端距离T，T通常可能小至二十(20)nm。
继续参考图1，在阶段100A中建立规划的金属线图案102之后，该过程包括在阶段100B中在金属线104(1)至104(4)之上设置切割图案层106。在该示例中，切割图案层106包括开口108，开口108暴露要通过蚀刻工艺去除的金属线104(2)和104(3)的部分110(1)和110(2)。开口108具有圆角半径为R的顶部圆形部分112，R在该示例中可以是八(8)nm。另外，切割图案层106被设置为使得切割图案层106的顶侧114与金属线104(1)分开距离D1，D1在该示例中可以是六(6)nm，并且切割图案层106的底侧116与金属线104(4)分开距离D2，D2在该示例中可以是6nm。切割图案层106在阶段100B中的放置示出了没有EPE的过程的实例。具体地，切割图案层106放置在金属线104(1)至104(4)之上而没有任何误差范围，使得开口108暴露部分110(1)和110(2)以根据在阶段100A中规划的金属线图案102来被蚀刻。因此，基于在阶段100B中切割图案层106的放置来蚀刻金属线104(2)和104(3)产生没有归因于EPE的误差的金属线图案。
然而，在传统工艺中，设置切割图案层106具有高概率的EPE。以这种方式，阶段100C示出了设置有EPE的切割图案层106，使得开口108没有正确地暴露部分110(1)和110(2)以根据规划的金属线图案102来被蚀刻。具体地，在该示例中，EPE可以等于五(5)nm。5nm的EPE导致切割图案层106被错误地放置，使得顶侧114与金属线104(1)分开的距离D1等于十一(11)nm，并且底侧116与金属线104(4)分开的距离D2等于一(1)nm。此外，阶段100C示出了5nm的EPE导致开口108的顶部圆形部分112与金属线104(2)重叠。更具体地，在该示例中，顶侧114可以与金属线104(2)分开的距离D3为三(3)nm，这不足以分离以补偿顶部圆形部分112的8nm的圆角半径R。
继续参考图1，阶段100D示出了基于阶段100C中具有EPE的切割图案层106蚀刻金属线104(2)和104(3)而产生的金属线图案100。金属线图案100中的金属线104(2)与规划的金属线图案102中的金属线104(2)不同，因为金属线图案100中的金属线104(2)由于EPE而被错误地切割，导致切割图案层106的顶部圆形部分112的错误放置。金属线图案100中的金属线104(2)的错误的不完全圆形切口可能导致采用金属线图案100的IC的不正确操作，诸如通过防止接触件被正确地放置在金属线104(2)之上。
减小可归因于图1中的单切割工艺中演示的EPE的误差的一种方法是采用多切割工艺。在这方面，图2是在使用多切割工艺形成的IC202中采用的示例性传统互连层200的俯视图。互连层200包括具有节距P的金属线204(1)至204(9)，P在该示例中可以是28nm。此外，金属线204(1)至204(9)中的每一个具有宽度W并且与金属线204(1)至204(9)中的相邻金属线隔开间隔距离SD。在该示例中，宽度W和间隔距离SD均可以等于14nm。另外，在该示例中，金属线204(2)和204(3)、金属线204(4)和204(5)以及金属线204(7)和204(8)的尖端到尖端距离T约等于二十(20)nm。此外，互连层200还包括与金属线204(1)相距距离D1设置的电源轨208(1)、以及与金属线204(9)相距距离D2设置的电源轨208(2)。在该示例中，距离D1约等于十(10)nm，并且距离D2约等于十八(18)nm。
继续参考图2，用于形成互连层200的多切割工艺包括采用使用第一材料的金属线204(1)、204(4)、204(5)、204(7)和204(8)，而金属线204(2)、204(3)、204(6)和204(9)使用不同于第一材料的第二材料。然而，使用不同的材料设置金属线204(1)至204(9)，因此不同的布置步骤可能导致不一致的线间隔。例如，将电源轨208(1)与金属线204(1)分开的距离D1小于将电源轨208(2)与金属线204(9)分开的距离D2。这种不一致的间隔导致IC 202的错误操作，因为其他互连层的元件被防止正确地耦合到互连层200。
继续参考图2，用于形成互连层200的多切割工艺还采用选择性蚀刻，其蚀刻第一材料同时保持第二材料不变，反之亦然。在该示例中，选择性蚀刻的第一阶段对应于在金属线204(2)和204(3)之间形成空间210(1)，并且选择性蚀刻的第二阶段对应于在金属线204(4)和204(5)之间形成空间210(2)。此外，选择性蚀刻的第三阶段对应于在金属线204(7)和204(8)之间形成空间210(3)。然而，由于切割图案的分辨率，尖端到尖端距离T通常被限制为不小于20nm，这限制了互连层200的面积减小。此外，由于在选择性蚀刻的第一阶段和第二阶段中使用的切割图案的未对准，空间210(1)不与空间210(2)对准。空间210(1)和210(2)的未对准可能导致采用互连层200的IC 202的错误操作，因为这种对准问题阻止IC202的其他互连层正确地耦合到互连层200。尽管多切割工艺形成如上所述的空间210(1)、210(2)和210(3)，但是多切割工艺不会去除互连层200未用于电路操作的虚设金属线，诸如金属线204(5)和204(7)。未使用的金属线204(5)和204(7)的附加金属(即，虚设金属线204(5)和202(7))增加了互连层200的寄生电容，这限制了IC 202的操作频率。因此，尽管用于形成互连层200的传统多重切割工艺降低了图1所示的EPE的影响，但是多重切割工艺导致可归因于未对准的误差、以及限制性能的过量寄生电容。
如下面更详细讨论，本文中公开的各方面描述了减小IC的互连层中形成的金属线的端部部分之间的尖端到尖端距离，同时减轻了图1和图2中的传统工艺中生成的EPE和未对准误差。图3示出了根据下面讨论的各方面生成的IC 302中采用的互连层300的俯视图。互连层300包括设置在对应的轨道306(1)至306(8)之上的金属线304(1)至304(9)。如参考图4更详细地讨论，金属线304(1)至304(9)可以使用极紫外(EUV)曝光工艺形成(例如，EUV暴露形成的金属线304(1)至304(9))。此外，金属线304(1)和304(9)被称为电源轨304(1)和304(9)。在该示例中，电源轨304(1)与金属线304(2)相距距离D1被设置，并且电源轨304(9)与金属线304(8)相距距离D2被设置，其中距离D1和D2约等于十四(14)nm。金属线304(2)至304(8)以限定节距P形成，具有宽度W，并且与金属线304(2)至304(8)中的其他金属线隔开间隔距离SD。在该示例中，限定节距P等于约28nm，而宽度W和间隔距离SD均约等于14nm。
继续参考图3，金属线304(3)的尖端308(1)与金属线304(4)的尖端308(2)间隔开尖端到尖端距离T。在这方面，尖端到尖端距离T小于限定节距P的一半(即，T<(1/2)*(28nm)，T<14nm)。例如，尖端到尖端距离T等于约十(10)nm。以这种方式，图3中的IC 302中的互连层300示出了本文中公开的各方面可以以较小节距(例如，30nm或更小，诸如28nm)生成互连层，同时减小或避免了可归因于EPE或未对准的错误并且实现了减小的尖端到尖端距离T。减小的尖端到尖端距离T可以导致IC 302的减小的面积，这减小对应芯片的面积。另外，互连层300不包括IC 302未使用的任何虚设金属线。如本文中使用，虚设金属线是不与IC 302中的另一金属线、互连层300或有源区电耦合的金属线。例如，没有虚设金属线与金属线304(4)一起设置在轨道306(3)上或与金属线304(6)一起设置在轨道306(5)上。因此，本文中公开的各方面还可以生成具有减小的寄生电容的互连层，与参考图1和图2讨论的传统工艺相比，导致对应的IC具有更高的性能。
在这方面，图4示出了用于在图3的IC 302的互连层300中形成金属线304(1)至304(9)的示例性过程400。此外，图5A至图5E提供了示出图4的过程400中的每个步骤处的互连层300的俯视图。将结合对图4的过程400中的示例性步骤的讨论来讨论图5A至图5E中的互连层300的俯视图。
过程400包括将设置在硬掩模层502之上的光致抗蚀剂层500暴露于由光源提供的光以在光致抗蚀剂层500上形成金属线图案504(框402，图5A)。例如，框402可以包括将光致抗蚀剂层500暴露于由EUV光源提供的EUV光的单次曝光。金属线图案504包括与轨道306(1)至306(8)相对应的多个金属线模板506(1)至506(9)，轨道各自基本上平行于轴线508(图5A)。在该示例中，如图5A所示，金属线模板506(3)和506(4)之间的尖端到尖端距离T约等于三十(30)nm。过程400还包括去除与金属线图案504相对应的光致抗蚀剂层500的一个或多个部分，使得硬掩模层502根据金属线图案504被暴露(框图404，图5A)。过程400进一步包括蚀刻与金属线图案504相对应的硬掩模层502以在硬掩模层502中形成与金属线图案504中的金属线模板506(1)至506(9)相对应的沟槽510(1)至510(9)(框406，图5B)。过程400还包括去除光致抗蚀剂层500(框408，图5B)。
继续参考图4，因为当前尖端到尖端距离T约等于30nm，过程400还包括定向蚀刻与沟槽510(1)至510(9)的第一端部部分512(1)至512(9)相邻的硬掩模层502以沿着轴线508在第一方向514上延伸沟槽510(1)至510(9)的长度(框410，图5C)。例如，这可以包括定向蚀刻硬掩模层502，使得沟槽510(1)至510(9)沿着轴线508在第一方向514上延伸，使得沟槽510(3)和沟槽510(4)之间的尖端到尖端距离T减小。以这种方式，使用框410的单向蚀刻步骤，尖端到尖端距离T可以从约30nm减小到约十(10)nm。然而，在该示例中，框410中的定向蚀刻步骤被配置将尖端到尖端距离T减小到约二十二(22)nm。以这种方式，过程400还可以包括定向蚀刻与沟槽510(1)至510(9)中的每一个的相对于第一端部部分512(1)至512(9)的第二端部部分516(1)至516(9)相邻的硬掩模层502以沿着轴线508在与第一方向514相反的第二方向518上延伸沟槽510(1)至510(9)的长度，使得尖端到尖端距离T减小到10nm(框412，图5D)。此外，过程400可以包括在金属线图案504的对应沟槽510(1)至510(9)中的每一个中设置金属线304(1)至304(9)以形成互连层300(框414，图5E)。应当理解，一旦形成金属线304(1)至304(9)，这些金属线304(1)至304(9)用于互连IC 302内的有源元件。
如上所述，过程400还防止在金属线图案504中形成任何虚设金属线。
虽然图4中的过程400包括框410和412中描述的定向蚀刻步骤，但是替代地可以对光致抗蚀剂层500执行定向蚀刻。例如，可以使用氧蚀刻化学对光致抗蚀剂层500执行这种定向蚀刻。特别地，在其他方面，光致抗蚀剂层500的金属线模板506(1)至506(9)可以在第一方向514或第二方向518上被定向蚀刻，使得尖端到尖端距离T从约30nm减小到约10nm。在这些方面，不对硬掩模层502执行框410和412的定向蚀刻，因为当在框406中蚀刻与金属线图案504相对应的硬掩模层502以形成沟槽510(1)至510(9)时，尖端到尖端距离T形成为期望值。
作为又一可能的变型，可以在第一方向514上对光致抗蚀剂层500执行第一定向蚀刻步骤，然后在第二方向518上对硬掩模层502执行第二定向蚀刻步骤。
为了提供关于图4中的框410和412所参考的定向蚀刻工艺的附加细节，图6A至图6C示出了在定向蚀刻工艺步骤期间的示例性互连层602的示例性硬掩模层600的透视图。在这方面，图6A示出了在蚀刻沟槽604(1)至604(4)以及去除光致抗蚀剂层之后的硬掩模层600。图6B示出了在第一方向606上定向蚀刻之后的沟槽604(1)至604(4)，使得沟槽604(1)至604(4)在第一方向606上延伸(例如，从右到左)。例如，沟槽604(1)至604(4)可以在第一方向606上延伸五(5)到十(10)nm。图6C示出了在第二方向608上定向蚀刻之后的沟槽604(1)至604(4)，使得沟槽604(1)至604(4)在第二方向608上延伸(例如，从左到右)。例如，沟槽604(1)至604(4)可以在第二方向608上延伸5至10nm。图6B和图6C所示的定向蚀刻步骤可以使用各种蚀刻物质来执行，诸如但不限于使用物理溅射蚀刻、化学蚀刻、或物理和化学蚀刻的组合的定向化学反应离子、原子或分子束。
根据本文中公开的各方面的减小IC的互连层中形成的金属线的端部部分之间的尖端到尖端距离可以在任何基于处理器的设备中提供或集成到任何基于处理器的设备中。非限制性地，示例包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身追踪器、眼镜等)、台式计算机、个人数字助理(PDA)、显示器、计算机显示器、电视、调谐器、无线电设备、卫星无线电设备、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、车辆部件、航空电子系统、无人机和多旋翼飞行器。
在这方面，图7示出了可以采用采用了图3所示的互连层300的IC的基于处理器的系统700的示例。在该示例中，基于处理器的系统700包括一个或多个中央处理单元(CPU)702，每个中央处理单元包括一个或多个处理器704。CPU 702可以具有耦合到处理器704以用于快速访问临时存储的数据的高速缓存存储器706。CPU 702耦合到系统总线708，并且可以相互耦合基于处理器的系统700中包括的主设备和从设备。众所周知，CPU 702通过经由系统总线708交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 702可以将总线事务请求传送到作为从设备的示例的存储器控制器710。尽管未在图7中示出，但是可以提供多个系统总线708，其中每个系统总线708构成不同的结构。
其他主设备和从设备可以连接到系统总线708。如图7所示，作为示例，这些设备可以包括存储器系统712、一个或多个输入设备714、一个或多个输出设备716、一个或多个网络接口设备718和一个或多个显示控制器720。输入设备714可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备716可以包括任何类型的输出设备，包括但不限于音频、视频、其他可视指示符等。网络接口设备718可以是被配置为允许与网络722进行数据交换的任何设备。网络722可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHTM网络和互联网。网络接口设备718可以被配置为支持期望的任何类型的通信协议。存储器系统712可以包括一个或多个存储器单元724(0)至724(N)。
CPU 702还可以被配置为通过系统总线708访问显示控制器720以控制发送到一个或多个显示器726的信息。显示控制器720向显示器726发送信息以经由一个或多个视频处理器728进行显示，视频处理器728将要显示的信息处理成适合于显示器726的格式。显示器726可以包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
图8示出了包括在IC中形成的射频(RF)部件的无线通信设备800的示例，其中RF部件可以包括采用图3所示的互连层300的IC。在这方面，无线通信设备800可以设置在IC 802中。作为示例，无线通信设备800可以包括或设置在任何上述参考设备中。如图8所示，无线通信设备800包括收发器804和数据处理器806。数据处理器806可以包括用于存储数据和程序代码的存储器。收发器804包括支持双向通信的发射器808和接收器810。通常，无线通信设备800可以包括用于任何数目的通信系统和频带的任何数目的发射器和/或接收器。收发器804的全部或一部分可以在一个或多个模拟IC、RF IC(RFIC)、混合信号IC等上实现。
发射器或接收器可以用超外差架构或直接转换架构来实现。在超外差架构中，信号在RF与基带之间以多级进行频率转换，例如，对于接收器，在一级中从RF到中频(IF)，然后在另一级中从IF到基带。在直接转换架构中，信号在一级中在RF与基带之间进行频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图8中的无线通信设备800中，发射器808和接收器810用直接转换架构实现。
在发射路径中，数据处理器806处理要发射的数据并且将I和Q模拟输出信号提供给发射器808。在示例性无线通信设备800中，数据处理器806包括数模转换器(DAC)812(1)和812(2)以将由数据处理器806生成的数字信号转换成I和Q模拟输出信号(例如，I和Q输出电流)以便进一步处理。
在发射器808内，低通滤波器814(1)和814(2)分别对I和Q模拟输出信号进行滤波，以去除由先前的数模转换引起的不需要的信号。放大器AMP 816(1)和816(2)分别放大来自低通滤波器814(1)和814(2)的信号，并且提供I和Q基带信号。上变频器818使用通过混频器820(1)和820(2)来自TX LO信号发生器822的I和Q发射(TX)本地振荡器(LO)信号对I和Q基带信号上变频，以提供上变频信号824。滤波器826对上变频信号824进行滤波以去除由上变频引起的不期望的信号以及接收频带中的噪声。功率放大器(PA)828放大来自滤波器826的上变频信号824以获取期望的输出功率水平并且提供发射RF信号。发射RF信号通过双工器或开关830被路由，并且通过天线832发射。
在接收路径中，天线832接收由基站发射的信号并且提供接收的RF信号，该RF信号通过双工器或开关830被路由并且提供给低噪声放大器(LNA)834。双工器或开关830被设计为以特定接收(RX)到TX双工器频率分离进行操作，使得RX信号与TX信号隔离。接收的RF信号由LNA 834放大并且由滤波器836滤波以获取期望的RF输入信号。下变频混频器838(1)和838(2)将滤波器836的输出与来自RX LO信号发生器840的I和Q RX LO信号(即，LO_I和LO_Q)混频以生成I和Q基带信号。I和Q基带信号由AMP 842(1)和842(2)放大，并且进一步由低通滤波器844(1)和844(2)滤波以获取I和Q模拟输入信号，这些I和Q模拟输入信号提供给数据处理器806。在该示例中，数据处理器806包括模数转换器(ADC)846(1)和846(2)以将模拟输入信号转换为数字信号以由数据处理器806进一步处理。
在图8中的无线通信设备800中，TX LO信号发生器822生成用于上变频的I和Q TXLO信号，而RX LO信号发生器840生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期信号。TX锁相环(PLL)电路848从数据处理器806接收定时信息，并且生成用于调节来自TX LO信号发生器822的I和Q TX LO信号的频率和/或相位的控制信号。类似地，RXPLL电路850从数据处理器806接收定时信息，并且生成用于调节来自RX LO信号发生器840的I和Q RX LO信号的频率和/或相位的控制信号。
本领域技术人员将进一步了解，结合本文中公开的各方面而描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令、或两者的组合。作为示例，本文中描述的主设备和从设备可以被采用在任何电路、硬件部件、半导体管芯、IC、或IC芯片中。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经在功能方面对各种说明性的部件、块、模块、电路和步骤进行了总体描述。如何实现这样的功能取决于特定应用、设计选择和/或强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实现决策不应当被解释为导致脱离本公开的范围。
结合本文中公开的各方面而描述的各种说明性逻辑块、模块和电路可以利用被设计为执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件部件或其任何组合来实现或执行。处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置)。
本文中公开的各方面可以实施为硬件和存储在硬件中的指令，并且可以驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息以及向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为分立部件驻留在远程站、基站或服务器中。
还应当注意，本文中的任何示例性方面中描述的操作步骤被描述以提供示例和讨论。所描述的操作可以以除了所示顺序之外的很多不同顺序来被执行。此外，在单个操作步骤中描述的操作实际上可以在很多不同的步骤中被执行。另外，在示例性方面中讨论的一个或多个操作步骤可以被组合。应当理解，流程图中示出的操作步骤可以进行很多不同的修改，这对于本领域技术人员来说是很清楚的。本领域技术人员还将理解，信息和信号可以使用各种不同技术和技艺中的任何一种来表示。例如，在整个以上描述中可以参考的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。
提供先前对本公开的描述是为了使得本领域技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本发明不旨在限于本文中描述的示例和设计，而是符合与本文中公开的原理和新颖特征相一致的最宽范围。
Claims (20)
1.一种用于在集成电路(IC)的互连层中形成金属线图案的方法，包括：
将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在所述光致抗蚀剂层上形成金属线图案，所述金属线图案包括与各自基本上平行于轴线的多个轨道相对应的多个金属线模板；
去除与所述金属线图案相对应的所述光致抗蚀剂层的一个或多个部分，使得所述硬掩模层根据所述金属线图案被暴露；
蚀刻与所述金属线图案相对应的所述硬掩模层，以在所述硬掩模层中形成与所述金属线图案中的所述多个金属线模板相对应的多个沟槽；
去除所述光致抗蚀剂层；以及
定向蚀刻与至少一个沟槽的第一端部部分相邻的所述硬掩模层，以沿着所述轴线在第一方向上延伸所述至少一个沟槽的长度。
2.根据权利要求1所述的方法，进一步包括：定向蚀刻与所述至少一个沟槽的第二端部部分相邻的所述硬掩模层，以沿着所述轴线在与所述第一方向相反的第二方向上延伸所述至少一个沟槽的所述长度，所述第二端部部分与所述第一端部部分相对。
3.根据权利要求1所述的方法，其中定向蚀刻所述硬掩模层包括：定向蚀刻所述硬掩模层，使得一个或多个沟槽沿着所述轴线在所述第一方向上延伸，使得与轨道相对应的所述一个或多个沟槽的所述第一端部部分和与所述轨道相对应的另一沟槽的端部部分之间的尖端到尖端距离减小。
4.根据权利要求1所述的方法，其中将设置在所述硬掩模层之上的所述光致抗蚀剂层暴露于所述光包括：将所述光致抗蚀剂层暴露于由极紫外(EUV)光源提供的极紫外(EUV)光的单次曝光。
5.根据权利要求1所述的方法，进一步包括：在所述金属线图案的每个对应沟槽中设置多个金属线。
6.根据权利要求1所述的方法，进一步包括：防止在所述金属线图案中形成残留的虚设金属线。
7.根据权利要求5所述的方法，进一步包括：使用所述多个金属线中的至少一些金属线连接IC内的一个或多个有源元件。
8.一种集成电路(IC)，包括：
一个或多个互连层，所述一个或多个互连层中的每个互连层包括多个极紫外(EUV)曝光形成的金属线，所述金属线与多个轨道相对应并且以限定节距形成；
其中与轨道相对应的金属线的尖端从与所述轨道相对应的另一金属线的尖端分开的距离小于所述限定节距的一半。
9.根据权利要求8所述的IC，其中所述多个EUV曝光形成的金属线不包括未电耦合到所述IC中的另一金属线、所述互连层或有源区的虚设金属线。
10.根据权利要求8所述的IC，被集成在半导体管芯中。
11.根据权利要求8所述的IC，被集成在选自以下组的设备中，所述组包括：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；无线电设备；卫星无线电设备；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；汽车；车辆部件；航空电子系统；无人机；以及多旋翼飞行器。
12.根据权利要求8所述的IC，其中所述多个EUV曝光形成的金属线没有虚设金属线。
13.一种用于在集成电路(IC)的互连层中形成金属线图案的方法，包括：
将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在所述光致抗蚀剂层上形成金属线图案，所述金属线图案包括与各自基本上平行于轴线的多个轨道相对应的多个金属线模板；
去除与所述金属线图案相对应的所述光致抗蚀剂层的一个或多个部分，使得所述硬掩模层根据所述金属线图案被暴露；
定向蚀刻所述光致抗蚀剂层的所述多个金属线模板中的至少一个金属线模板，以沿着所述轴线在第一方向上延伸所述至少一个金属线模板的长度；
蚀刻与所述金属线图案相对应的所述硬掩模层，以在所述硬掩模层中形成与所述金属线图案中的所述多个金属线模板相对应的多个沟槽；以及
去除所述光致抗蚀剂层。
14.根据权利要求13所述的方法，进一步包括：沿着所述轴线在与所述第一方向相反的第二方向上定向蚀刻与所述多个沟槽中的至少一个沟槽的端部部分相邻的所述硬掩模层。
15.根据权利要求13所述的方法，进一步包括：沿着所述轴线在与所述第一方向相反的第二方向上定向蚀刻所述光致抗蚀剂层的所述多个金属线模板中的至少第二金属线模板。
16.根据权利要求13所述的方法，其中将设置在所述硬掩模层之上的所述光致抗蚀剂层暴露于所述光包括：将所述光致抗蚀剂层暴露于由极紫外(EUV)光源提供的极紫外(EUV)光的单次曝光。
17.根据权利要求13所述的方法，进一步包括：在所述金属线图案的每个对应沟槽中设置多个金属线。
18.根据权利要求13所述的方法，进一步包括：防止在所述金属线图案中形成残留的虚设金属线。
19.根据权利要求17所述的方法，进一步包括：使用所述多个金属线中的至少一些金属线连接IC内的一个或多个有源元件。
20.一种用于在集成电路(IC)的互连层中形成金属线图案的方法，包括：
将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在所述光致抗蚀剂层上形成金属线图案，所述金属线图案包括与各自基本上平行于轴线的多个轨道相对应的多个金属线模板；
去除与所述金属线图案相对应的所述光致抗蚀剂层的一个或多个部分，使得所述硬掩模层根据金属线图案被暴露；
防止在所述金属线图案中形成任何虚设金属线；以及
去除所述光致抗蚀剂层。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762448059P | 2017-01-19 | 2017-01-19 | |
| US62/448,059 | 2017-01-19 | ||
| US15/825,231 US10347579B2 (en) | 2017-01-19 | 2017-11-29 | Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC) |
| US15/825,231 | 2017-11-29 | ||
| PCT/US2017/063937 WO2018136155A1 (en) | 2017-01-19 | 2017-11-30 | Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (ic) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110192271A true CN110192271A (zh) | 2019-08-30 |
Family
ID=62841673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780083872.0A Pending CN110192271A (zh) | 2017-01-19 | 2017-11-30 | 减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10347579B2 (zh) |
| CN (1) | CN110192271A (zh) |
| TW (1) | TW201830474A (zh) |
| WO (1) | WO2018136155A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022226875A1 (zh) * | 2021-04-29 | 2022-11-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10347579B2 (en) | 2017-01-19 | 2019-07-09 | Qualcomm Incorporated | Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC) |
| US20210265166A1 (en) * | 2020-02-20 | 2021-08-26 | International Business Machines Corporation | Via-via spacing reduction without additional cut mask |
| US11854807B2 (en) * | 2020-03-02 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Line-end extension method and device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081814A1 (en) * | 2000-12-21 | 2002-06-27 | Ning Xian J. | Self-aligned double-sided vertical MIMcap |
| CN102543851A (zh) * | 2010-12-15 | 2012-07-04 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN102832165A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 经过改进的用于双镶嵌工艺的间隙填充方法 |
| CN104280999A (zh) * | 2013-07-01 | 2015-01-14 | 格罗方德半导体公司 | 用于连接装置的层间贯孔的光学邻近校正 |
| CN104979278A (zh) * | 2014-04-02 | 2015-10-14 | 应用材料公司 | 用于形成互连的方法 |
| WO2015191102A1 (en) * | 2014-06-13 | 2015-12-17 | Intel Corporation | Unidirectional metal on layer with ebeam |
| US20160056104A1 (en) * | 2014-08-20 | 2016-02-25 | Globalfoundries Inc. | Self-aligned back end of line cut |
| TW201635471A (zh) * | 2014-12-24 | 2016-10-01 | 英特爾股份有限公司 | 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7413981B2 (en) | 2005-07-29 | 2008-08-19 | Micron Technology, Inc. | Pitch doubled circuit layout |
| US9157980B2 (en) | 2012-11-19 | 2015-10-13 | International Business Machines Corporation | Measuring metal line spacing in semiconductor devices |
| US8669180B1 (en) | 2012-11-26 | 2014-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same |
| US9048299B2 (en) | 2013-03-12 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning approach to reduce via to via minimum spacing |
| US20140357080A1 (en) | 2013-06-04 | 2014-12-04 | Tokyo Electron Limited | Method for preferential shrink and bias control in contact shrink etch |
| US9312204B2 (en) | 2013-09-27 | 2016-04-12 | Intel Corporation | Methods of forming parallel wires of different metal materials through double patterning and fill techniques |
| US9859210B2 (en) | 2015-06-19 | 2018-01-02 | Qualcomm Incorporated | Integrated circuits having reduced dimensions between components |
| US10008384B2 (en) | 2015-06-25 | 2018-06-26 | Varian Semiconductor Equipment Associates, Inc. | Techniques to engineer nanoscale patterned features using ions |
| CN107731737B (zh) | 2016-08-12 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US10347579B2 (en) | 2017-01-19 | 2019-07-09 | Qualcomm Incorporated | Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC) |
-
2017
- 2017-11-29 US US15/825,231 patent/US10347579B2/en not_active Expired - Fee Related
- 2017-11-30 WO PCT/US2017/063937 patent/WO2018136155A1/en active Application Filing
- 2017-11-30 CN CN201780083872.0A patent/CN110192271A/zh active Pending
- 2017-11-30 TW TW106141817A patent/TW201830474A/zh unknown
-
2019
- 2019-02-11 US US16/271,995 patent/US10504840B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081814A1 (en) * | 2000-12-21 | 2002-06-27 | Ning Xian J. | Self-aligned double-sided vertical MIMcap |
| CN102543851A (zh) * | 2010-12-15 | 2012-07-04 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN102832165A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 经过改进的用于双镶嵌工艺的间隙填充方法 |
| CN104280999A (zh) * | 2013-07-01 | 2015-01-14 | 格罗方德半导体公司 | 用于连接装置的层间贯孔的光学邻近校正 |
| CN104979278A (zh) * | 2014-04-02 | 2015-10-14 | 应用材料公司 | 用于形成互连的方法 |
| WO2015191102A1 (en) * | 2014-06-13 | 2015-12-17 | Intel Corporation | Unidirectional metal on layer with ebeam |
| US20160056104A1 (en) * | 2014-08-20 | 2016-02-25 | Globalfoundries Inc. | Self-aligned back end of line cut |
| TW201635471A (zh) * | 2014-12-24 | 2016-10-01 | 英特爾股份有限公司 | 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022226875A1 (zh) * | 2021-04-29 | 2022-11-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10504840B2 (en) | 2019-12-10 |
| TW201830474A (zh) | 2018-08-16 |
| WO2018136155A1 (en) | 2018-07-26 |
| US10347579B2 (en) | 2019-07-09 |
| US20190189554A1 (en) | 2019-06-20 |
| US20180204794A1 (en) | 2018-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110192271A (zh) | 减小集成电路(ic)的互连层中形成的金属线的端部部分之间的尖端到尖端距离 | |
| CN110036478B (zh) | 采用电耦合到金属分流器的电压轨以减少或避免电压降的增加的标准单元电路 | |
| EP3095120B1 (en) | Nested through glass via transformer | |
| US11756894B2 (en) | Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods | |
| JP6985366B2 (ja) | 低減された抵抗のために高アスペクト比電圧レールを採用する標準セル回路 | |
| US20160240485A1 (en) | Middle-of-line integration methods and semiconductor devices | |
| TWI661514B (zh) | 在用於路由之第一金屬層中採用金屬線之互補金氧半導體標準單元電路及其相關方法 | |
| US10651122B1 (en) | Integrated circuit (IC) interconnect structure having a metal layer with asymmetric metal line-dielectric structures supporting self-aligned vertical interconnect accesses (VIAS) | |
| US9343399B2 (en) | Thick conductive stack plating process with fine critical dimension feature size for compact passive on glass technology | |
| US10418244B2 (en) | Modified self-aligned quadruple patterning (SAQP) processes using cut pattern masks to fabricate integrated circuit (IC) cells with reduced area | |
| US9287347B2 (en) | Metal-insulator-metal capacitor under redistribution layer | |
| US11791320B2 (en) | Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods | |
| DE102020106732A1 (de) | Metalloxycarbid-resists als zurückzulassende plugs | |
| US20230238325A1 (en) | Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods | |
| US11295991B2 (en) | Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication | |
| US20240107665A1 (en) | Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods | |
| US20200006122A1 (en) | Integrated circuits (ics) made using extreme ultraviolet (euv) patterning and methods for fabricating such ics | |
| US20230085846A1 (en) | Three-dimensional (3d) metal-insulator-metal capacitor (mimcap) including stacked vertical metal studs for increased capacitance density and related fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190830 |
|
| WD01 | Invention patent application deemed withdrawn after publication |