CN104253034A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104253034A
CN104253034A CN201310261394.1A CN201310261394A CN104253034A CN 104253034 A CN104253034 A CN 104253034A CN 201310261394 A CN201310261394 A CN 201310261394A CN 104253034 A CN104253034 A CN 104253034A
Authority
CN
China
Prior art keywords
semiconductor device
encapsulant layer
manufacture method
semiconductor substrate
porous ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310261394.1A
Other languages
English (en)
Other versions
CN104253034B (zh
Inventor
李广宁
沈哲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310261394.1A priority Critical patent/CN104253034B/zh
Publication of CN104253034A publication Critical patent/CN104253034A/zh
Application granted granted Critical
Publication of CN104253034B publication Critical patent/CN104253034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，包括步骤一：提供一半导体衬底，所述半导体衬底上至少具有一个硅通孔结构；步骤二：对所述半导体衬底进行电解抛光；以及步骤三：对所述步骤二后的半导体衬底进行化学机械研磨。采用本发明的半导体器件的制造方法，可以有效减少因为凹陷而导致的不良，从而提高良率，并且能够有效降低步骤三中化学机械研磨的负担，从而降低生产成本。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件的制造方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度，更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸越小。MP3、移动电话、数码相机这些对存储要求越来越严苛的产品，正寻求更小的封装尺寸和更高的存储密度。高端处理器也要求数据进出存储器的速度更快。为适应对性能和存储密度的要求，半导体产业已从2D封装转向电连接更短的3D封装。
3D晶圆层叠代表晶圆级封装技术，其中，诸如逻辑、存储器、传感器、A/D转换器、控制器等具体组件被制造在单独的晶圆平台上，然后使用硅通孔（Through Silicon Via，TSV）及相关技术被集成在单个晶圆规模或者芯片规模的封装上以提供3D层叠中元件之间的电气互连。因为这些器件在垂直轴上被互连，因而组件之间的电信号路径变短，导致寄生损耗减小，功耗减小而且系统性能更好。
通常，采用在通孔内电镀沉积的方法完成TSV的制造。尽管已经使用诸如金、多晶硅、锡和锡-铅焊料之类的数种导电材料作为互连材料，然而铜仍然是最好而且是最优选的选择，因为铜的导电性和抗电迁移性更高。为了将金属铜沉积在通孔中，电镀铜是最广泛使用的工艺。
在TSV电镀填孔过程中，由于通孔开口部分的电场不均匀、各添加剂的配比及时间设置等因素的影响。在TSV电镀填孔后，如图1所示，表面铜层101在通孔102开口的两端会出现凹陷103，而且在晶圆表面的铜还会出现过电镀。表面铜层101过电镀后会引起表面铜过厚，会给后续的化学机械抛光（CMP）工艺带来额外负担，造成生产成本的上升，而且会给CMP工艺带来比较大的挑战。另外，由于通孔开口的两端的凹陷103，即使在CMP后，上述凹陷103也不会消失，最终导致形成缺陷引起不良率的上升。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中的表面铜层存在凹陷导致不良率上升的问题，从而达到提高良率的目的。
本发明的另一目的在于，解决表面铜层过厚导致的CMP负担过重的问题，从而实现降低生产成本的目的。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：
步骤一：提供一半导体衬底，所述半导体衬底上至少具有一个硅通孔结构；
步骤二：对所述半导体衬底进行电解抛光；以及
步骤三：对所述步骤二后的半导体衬底进行化学机械研磨。
可选的，所述硅通孔结构包括通孔以及填充所述通孔的填充材料层，并且所述填充材料层覆盖所述半导体衬底表面。
可选的，所述填充材料层的材料为铜。
可选的，所述步骤二包括：
将所述半导体衬底放入一电解槽内，所述电解槽内盛有电解液；
以预定速度移动所述半导体衬底，使所述填充材料层接触到所述电解液；以及
当所述填充材料层被电解到目标厚度时，停止电解抛光。
可选的，所述目标厚度为1.5μm～2.5μm。
可选的，在所述步骤一和步骤二之间，还包括：
扫描所述填充材料层的形貌以及原始厚度；以及
根据所述填充材料层的形貌、原始厚度以及目标厚度，计算电解终点以及电解抛光条件。
可选的，所述电解槽还包括设置于所述电解液内的阴极。
可选的，所述阴极为金属陶瓷复合多孔阴极。
可选的，所述电解槽还包括设置于所述金属陶瓷复合多孔阴极上的多孔陶瓷衬垫。
可选的，所述金属陶瓷复合多孔阴极的厚度为3mm～5mm，所述多孔陶瓷衬垫的厚度为1mm～2mm。
可选的，在所述步骤二中，将所述半导体衬底设置为阳极，并使所述填充材料层面向所述多孔陶瓷衬垫。
可选的，在所述步骤二中，对所述电解液施加一从下往上的压力，使所述电解液完全渗透至所述多孔陶瓷衬垫中，并不溢出所述多孔陶瓷衬垫。
可选的，在所述步骤二中，所述填充材料层与所述多孔陶瓷衬垫接触。
采用本发明的半导体器件的制造方法，在对具有硅通孔结构的半导体衬底进行化学机械研磨前，增加了对半导体衬底的电解抛光步骤。通过电解抛光步骤，可以使原来硅通孔表面的凹陷得到一定程度抚平，减轻硅通孔表面的凹陷程度，从而减少因为凹陷而导致的不良，以实现提高良率的目的。
另一方面，在电解抛光步骤中，覆盖在半导体衬底表面的过厚的表面铜层因为受到电解而达到减薄，同时过厚的表面铜层通过电解抛光，其表面的均匀一性也会得到改善，因此能够有效降低步骤三中化学机械研磨的负担，从而降低了生产成本。
附图说明
图1为现有技术中的硅通孔的结构示意图；
图2为本发明一实施例的半导体器件的制造方法的流程图；
图3至图4为发明一实施例的半导体器件的制造方法的步骤S1和步骤S2的执行示意图；
图5为发明另一实施例的半导体器件的制造方法的步骤S2的执行示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例的半导体器件的制造方法的流程图。下面结合图2至图5详细说明本发明的半导体器件的制造方法。
如图2所示，本发明一实施例的半导体器件的制造方法包括：
步骤S1，提供一半导体衬底，所述半导体衬底上至少具有一个硅通孔结构；
步骤S2：对所述半导体衬底进行电解抛光；以及
步骤S3：对所述半导体衬底进行化学机械研磨。
首先，执行步骤S1，如图3所示，提供一半导体衬底200；
具体而言，所述半导体衬底200可以是硅衬底、锗硅衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中所述半导体衬底200为硅衬底。
继续参考图3，在半导体衬底200上形成有半导体器件210，且在半导体衬底200上还形成有覆盖所述半导体器件210的层间介质层220。所述半导体器件210可包括多个单独的电路元件，如：晶体管、二极管、电阻器、电容器、电感器等，也可以是通过多种集成电路制造工艺形成的其他有源和无源半导体器件。图3中以所述半导体器件210为晶体管为例进行说明，其在此不应限制本发明的保护范围。
继续参考图3，在所述半导体衬底200上至少具有一个硅通孔结构201，所述硅通孔结构包括通孔230、绝缘层240和填充材料层250。所述通孔230贯穿所述层间介质层220和部分所述半导体衬底200，所述绝缘层240形成于所述通孔230的侧壁和底部，所述填充材料层250填充与所述通孔230内，并形成于所述绝缘层240上，并且所述填充材料层250覆盖所述层间介质层220的表面。填充材料层250可以选择诸如金、多晶硅、锡和锡-铅焊料等导电材料，在本实施例中，填充材料层250为铜。
如图3所示，通常，采用电镀的办法在通孔230内形成填充材料层250，因为通孔230开口部分存在电场的畸变的情形，因此在填充材料层250在沿着通孔230的开口部分形成一圈凹陷231。在凹陷231部分的填充材料层250的厚度要比其他区域的厚度小的多。
如图3所示，在电镀过程中，因为电镀液中各添加剂的配比及时间设置等因素的影响，整个半导体衬底200在电镀完成后，表面的填充材料层250会出现在整个半导体衬底200表面内的厚度不均一的情形。同时，填充材料层250还会因为过电镀而导致其厚度过厚。通常在电镀完成后，填充材料层250的从层间绝缘层220的上表面到填充材料层250的上表面的厚度为5.5μm～6.6μm。
接着，执行步骤S2，对所述半导体衬底200进行电解抛光；
具体来说，如图4所示，将所述半导体衬底200倒置放入一电解槽300内，所述电解槽300内盛有电解液301和设置于所述电解液301内的阴极302；以预定速度移动所述半导体衬底200，使所述填充材料层250接触到所述电解液301，并将所述半导体衬底200设置为阳极，此时对位于所述半导体衬底200表面的填充材料层250的电解抛光开始；当所述填充材料层250被电解到目标厚度时，停止电解抛光。
在上述电解抛光过程中，只有接触到电解液301的填充材料层250的部分才会发生电解反应，而接触不到电解液301的填充材料层250的部分则不会发生电解反应。为此，以预定速度移动半导体衬底200，使得填充材料层250中的凸出部分先接触到电解液301，并使填充材料层250中凹进部分并接触不到电解液301，因此，只有填充材料层250中的凸出部分才会被电解，而填充材料层250中的凹进部分不会发生电解，以此使得填充材料层250的表面逐步被电解抛光变得更平整。上述半导体衬底200的移动过程会影响最终填充材料层250的电解抛光效果。
如图5所示，为了改善对填充材料层250的电解抛光效果，需要准确控制填充材料层250与电解液301的接触程度。在本发明另一实施例中，可以将阴极302设置为金属陶瓷复合多孔阴极，并在阴极302上增加一多孔陶瓷衬垫303，使得所述填充材料层250面向所述多孔陶瓷衬垫303。因为阴极302和多孔陶瓷衬垫303均为多孔结构，因此在多孔陶瓷衬垫303内会渗透有电解液。可选的，所述金属陶瓷复合多孔阴极的厚度为3mm～5mm，所述多孔陶瓷衬垫的厚度为1mm～2mm。
在本发明另一实施例的步骤S2中，可以以预定速度移动半导体衬底200，使得所述填充材料层250与所述多孔陶瓷衬垫303接触，因为多孔陶瓷衬垫303内渗透有电解液，因此填充材料层250通过多孔陶瓷衬垫303可以接触到电解液301。另外，因为多孔陶瓷衬垫303具有一定的机械支撑能力，只有填充材料层250的凸出部分才能接触到多孔陶瓷衬垫303，而在填充材料层250上的凹进部分并接触不到多孔陶瓷衬垫303。因此，通过多孔陶瓷衬垫303，可以控制只有填充材料层250的凸出部分才能接触到电解液301而发生电解反应，同时可以控制填充材料层250的凹进部分接触不到电解301而不发生电解。也就是说，只要移动半导体衬底200使填充材料层250接触到在多孔陶瓷衬垫303，就能准确控制填充材料层250的凸出部分接触电解液301，并控制填充材料层250的凹进部分接触不到到电解液301，以此准确控制只对填充材料层250的凸出部分进行电解反应，而对填充材料层250的凹进部分并不发生电解反应，当述填充材料层250被电解到目标厚度时，因为其凸出部分被电解反应而凹进部分没有电解反应，而使填充材料层250的表面均匀性得到大幅改善。
为了进一步准确控制多孔陶瓷衬垫303内的电解液301的液面，优选的，对所述电解液301施加一从下往上的压力，使所述电解液301完全渗透至所述多孔陶瓷303中，并通过控制压力使得电解液301并不溢出所述多孔陶瓷衬垫303。
上述填充材料层250的凸出部分既包括在通孔230开口中心部分的凸出部分，也包括填充材料层250在整个间介质层220的表面内的其他凸出部分（图5中仅示出了填充材料层在通孔开口中心部分的凸出部分），同样，填充材料层250的凹进部分既包括沿着通孔230的开口部分形成的一圈凹陷231，也包括填充材料层250在整个间介质层220的表面内的其他凹进部分（图5中仅示出了填充材料层在沿着通孔的开口部分的一圈凹陷231）。也就是说，经过步骤S2的电解抛光后，填充材料层250厚度的整体均一性都可以得到改善。
为了减轻对后续化学机械研磨步骤的负担，可以对填充材料层250进行充分的电解抛光，优选的，可以将电解后的填充材料层250的目标厚度设置为1.5μm～2.5μm。为了精确控制电解后的填充材料层250的目标厚度，可以在步骤S1和步骤S2之间，增加如下测量步骤：
扫描所述填充材料层250的形貌以及原始厚度，具体来说，采用显微镜对半导体衬底200表面的填充材料层250进行扫描，确定填充材料层250的原始形貌和原始厚度；
根据所述填充材料层250的形貌、原始厚度以及目标厚度，计算电解终点以及电解抛光条件。上述计算过程可以采用特定的软件进行，并根据计算得出的电解终点以及电解抛光条件建立电解抛光的条件表（recipe），以提高生产效率并改善电解抛光的效果。
最后，执行步骤S3，对所述半导体衬底200进行化学机械研磨。因为经过电学抛光的半导体衬底200，其表面的填充材料层250的表面均一性已经得到了一定程度的改善，因此该步骤的工艺难度得到了大幅降低。另外，通过控制步骤S2中的填充材料层250的目标厚度，也可以减少该步骤中的化学机械研磨时间，降低了该步骤的工艺负担。
综上所述，在上述半导体器件的制造方法中，在对具有硅通孔结构的半导体衬底进行化学机械研磨前，增加了对半导体衬底的电解抛光步骤。通过电解抛光步骤，可以使原来硅通孔表面的凹陷得到一定程度抚平，减轻硅通孔表面的凹陷程度，从而减少因为凹陷而导致的不良，以实现提高良率的目的。
另一方面，在电解抛光步骤中，覆盖在半导体衬底表面的过厚的表面铜层因为受到电解而达到减薄，同时过厚的表面铜层通过电解抛光，其表面的均匀一性也会得到改善，因此能够有效降低步骤三中化学机械研磨的负担，从而降低了生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，包括：
步骤一：提供一半导体衬底，所述半导体衬底上至少具有一个硅通孔结构；
步骤二：对所述半导体衬底进行电解抛光；以及
步骤三：对所述步骤二后的半导体衬底进行化学机械研磨。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硅通孔结构包括通孔以及填充所述通孔的填充材料层，并且所述填充材料层覆盖所述半导体衬底表面。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述填充材料层的材料为铜。
4.如权利要求2或3所述的半导体器件的制造方法，其特征在于，所述步骤二包括：
将所述半导体衬底放入一电解槽内，所述电解槽内盛有电解液；
以预定速度移动所述半导体衬底，使所述填充材料层接触到所述电解液；以及
当所述填充材料层被电解到目标厚度时，停止电解抛光。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述目标厚度为1.5μm～2.5μm。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤一和步骤二之间，还包括：
扫描所述填充材料层的形貌以及原始厚度；以及
根据所述填充材料层的形貌、原始厚度以及目标厚度，计算电解终点以及电解抛光条件。
7.如权利要求4所述的半导体器件的制造方法，其特征在于，所述电解槽还包括设置于所述电解液内的阴极。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述阴极为金属陶瓷复合多孔阴极。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述电解槽还包括设置于所述金属陶瓷复合多孔阴极上的多孔陶瓷衬垫。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述金属陶瓷复合多孔阴极的厚度为3mm～5mm，所述多孔陶瓷衬垫的厚度为1mm～2mm。
11.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤二中，将所述半导体衬底设置为阳极，并使所述填充材料层面向所述多孔陶瓷衬垫。
12.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤二中，对所述电解液施加一从下往上的压力，使所述电解液完全渗透至所述多孔陶瓷衬垫中，并不溢出所述多孔陶瓷衬垫。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，在所述步骤二中，所述填充材料层与所述多孔陶瓷衬垫接触。
CN201310261394.1A 2013-06-26 2013-06-26 半导体器件的制造方法 Active CN104253034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310261394.1A CN104253034B (zh) 2013-06-26 2013-06-26 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310261394.1A CN104253034B (zh) 2013-06-26 2013-06-26 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104253034A true CN104253034A (zh) 2014-12-31
CN104253034B CN104253034B (zh) 2018-03-06

Family

ID=52187833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310261394.1A Active CN104253034B (zh) 2013-06-26 2013-06-26 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104253034B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211060B1 (en) * 1998-08-18 2001-04-03 United Microelectronics Corp. Method for planarizing a damascene structure
CN1490869A (zh) * 2002-10-16 2004-04-21 联华电子股份有限公司 制作一高密度电容的方法
WO2005062367A1 (en) * 2003-11-18 2005-07-07 International Business Machines Corporation I/o sites for probe test and wire bond
CN102034744A (zh) * 2009-10-05 2011-04-27 瑞萨电子株式会社 半导体装置及用于制造半导体装置的方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211060B1 (en) * 1998-08-18 2001-04-03 United Microelectronics Corp. Method for planarizing a damascene structure
CN1490869A (zh) * 2002-10-16 2004-04-21 联华电子股份有限公司 制作一高密度电容的方法
WO2005062367A1 (en) * 2003-11-18 2005-07-07 International Business Machines Corporation I/o sites for probe test and wire bond
CN1879208A (zh) * 2003-11-18 2006-12-13 国际商业机器公司 用于探针测试和布线接合的i/o位置
CN102034744A (zh) * 2009-10-05 2011-04-27 瑞萨电子株式会社 半导体装置及用于制造半导体装置的方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法

Also Published As

Publication number Publication date
CN104253034B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN105489591B (zh) 半导体封装及其制造方法
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
KR20140039895A (ko) 반도체 장치 및 그 제조방법
CN103779351B (zh) 三维封装结构及其制造方法
TW201509818A (zh) 包含負熱膨脹材料之導電互連結構及相關系統、裝置及方法
US9754906B2 (en) Double plated conductive pillar package substrate
TW201214656A (en) Chip stacked structure and method of fabricating the same
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN105826213A (zh) 晶圆键合方法以及晶圆键合结构
TW202315144A (zh) 基於高密度矽的電容器
CN102280440A (zh) 一种叠层封装结构及制造方法
KR20110139550A (ko) 반도체 소자의 형성방법
TWI518874B (zh) 半導體封裝、半導體封裝單元以及半導體封裝製造方法
CN103956366A (zh) 晶圆级芯片封装结构
CN104253034A (zh) 半导体器件的制造方法
TW201709364A (zh) 具有嵌入式電路圖案之封裝基板、製造其之方法及包含其之半導體封裝
CN103377990B (zh) 硅通孔结构
CN104409421A (zh) 一种垂直型沟道存储器件和控制器件的集成工艺
CN103956367A (zh) 新型封装结构的半导体器件
CN202905706U (zh) 三维封装结构
CN104517921A (zh) 键合基底及其形成方法、三维封装结构及其形成方法
CN203871333U (zh) 晶圆级芯片封装结构
CN213816140U (zh) 一种铜电极结构
CN212907716U (zh) 一种铜电极结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant