CN104247272B - Δς调制器以及δς型a/d变换器 - Google Patents

Δς调制器以及δς型a/d变换器 Download PDF

Info

Publication number
CN104247272B
CN104247272B CN201280072416.3A CN201280072416A CN104247272B CN 104247272 B CN104247272 B CN 104247272B CN 201280072416 A CN201280072416 A CN 201280072416A CN 104247272 B CN104247272 B CN 104247272B
Authority
CN
China
Prior art keywords
integrator
input
deltasigma modulator
quantizer
integrators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280072416.3A
Other languages
English (en)
Other versions
CN104247272A (zh
Inventor
渡边光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104247272A publication Critical patent/CN104247272A/zh
Application granted granted Critical
Publication of CN104247272B publication Critical patent/CN104247272B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H03M3/374—Relaxation of settling time constraints, e.g. slew rate enhancement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及ΔΣ调制器以及ΔΣ型A/D变换器，通过用简易的结构使最终级的积分器的稳定时间常数高速化，使ΔΣ调制器整体中的采样频率高速化。具体而言，在具备级联连接了的多个积分器的ΔΣ调制器中，位于最终级的积分器是未使用放大电路的无源积分器，并且，位于最终级的前一级以及该前一级之前的积分器是使用了放大电路和开关电容器电路的有源SC积分器。另外，各积分器分别通过交替重复对输入信号进行采样而对采样电容器充电的第1动作阶段、和将将采样电容器中充入的电荷转送到积分电容器而实施加法积分的第2动作阶段，进行积分运算。

Description

ΔΣ调制器以及ΔΣ型A/D变换器
技术领域
本发明涉及ΔΣ调制器以及ΔΣ型A/D变换器，特别涉及级联连接了多个积分器的ΔΣ调制器以及使用了该ΔΣ调制器的ΔΣ型A/D变换器。
背景技术
以往，作为高分辨率的A/D变换方式，已知ΔΣ型A/D变换器(例如，参照专利文献1)。ΔΣ型A/D变换器具备在前级设置的ΔΣ调制器、和在后一级设置的数字滤波器。ΔΣ调制器将模拟输入信号变换为用1比特或者几比特的比较粗(coarse)的比特数量化了的输出值(数字信号列)而输出。另外，数字滤波器从作为ΔΣ调制器的输出信号的数字信号列去除量化误差成分，进行最终的数字输出。
ΔΣ调制器具备：差分信号生成器，生成模拟输入信号和反馈信号的差分信号；积分器，对差分信号进行放大而输出；量化器，将积分器的输出信号与预定阈值进行比较而量化；以及D/A变换器，对量化器的输出信号进行数字-模拟变换来生成反馈信号。在上述专利文献1记载的ΔΣ调制器中，积分器由级联连接了的多个积分器构成。各积分器分别是使用了运算放大器和开关电容器电路的有源SC积分器，具有对输入信号进行采样的采样电容器、和向采样电容器转送所冲入的电荷来进行加法积分的积分电容器。在各积分器中，交替重复实施通过采样电容器的采样(采样阶段(sampling phase))和通过积分电容器的积分(积分阶段(integration phase))。如果进行了上述动作，则在积分器中对模拟输入信号和量化了的输出之差进行加法积分。
另外，在例如级联连接有二级的积分器的情况下，在第1级的积分器的积分阶段中，运算放大器的输入端子与第1级的采样电容器连接，另一方面，运算放大器的输出端子从第2级的采样电容器断开。另外，在第2级的积分器的采样阶段中，第1级的运算放大器的输入端子从第1级的采样电容器断开，另一方面，该第1级的运算放大器的输出端子与第2级的采样电容器连接。在上述结构中，如果第1级的采样电容器和第2级的采样电容器交替连接到第1级的积分器的运算放大器，而不产生两个采样电容器向上述积分器的同时连接，则运算放大器的积分动作中的稳定(settling)时间常数和下级采样动作中的稳定时间常数均衡化，所以缓和了运算放大器的驱动能力。
专利文献1：日本特开2009-260605号公报的图6
发明内容
但是，关于如上所述的使用了开关电容器电路和运算放大器的有源SC积分器的稳定时间常数τ，根据运算放大器的反馈环的单位增益频率fu决定，通过下式(1)提供。
τ＝1/(2π·fu)…(1)
为了减小有源SC积分器的稳定时间常数τ来实现高速动作，需要提高单位增益频率fu，但如果单位增益频率fu过高，则由于运算放大器的相位延迟而反馈系统变得不稳定，稳定波形将发生过冲。如果单位增益频率fu进一步升高，则电路将异常振荡，不正常地进行积分器中的电路动作，有对处于同一芯片上的其他电路的稳定性造成影响的担心。关于这一点，在单位增益频率fu中存在根据运算放大器的相位余量而决定的上限值fu_max，因此，在稳定时间常数τ中，也存在最短界限值(最小界限值)τ_min(＝1/(2π·fu_max))。为了在防止稳定波形的过冲的同时使有源SC积分器高速动作，需要在采样阶段时以及积分阶段时这双方中，将运算放大器的反馈环的单位增益频率fu抑制为上述上限值fu_max以下。
以下，为了使有源SC积分器高速动作直至由运算放大器的相位延迟限制的稳定性界限为止，进行定量的考察。另外，运算放大器是使用互导Gm通过下式(2)提供输入电压Vi和输出电流Io的关系的电压输入-电流输出的OTA(Operational TransconductanceAmplifier：跨导运算放大器)。在该情况下，如果将运算放大器的反馈的反馈率以及有效负载电容设为β以及CLeff，则一般通过下式(3)提供运算放大器的反馈环的单位增益频率fu。
Io＝Gm·Vi…(2)
fu＝1/(2π·τ)＝(1/2π)·(Gm·β)/CLeff…(3)
此处，采样阶段以及积分阶段各自的动作中的反馈率β以及有效负载电容CLeff如下式(4-1)、(4-2)、(5-1)以及(5-2)所示。其中，Cs1是第1级的积分器的采样电容器的电容，Cf1是第1级的积分器的积分电容器的电容，Cs2是第2级的积分器的采样电容器的电容，Ci1是第1级的积分器的运算放大器的输入寄生电容，并且，Co1是第1级的积分器的运算放大器的输出寄生电容。另外，为了简化，忽略积分器的各模拟开关的ON电阻以及寄生电容。
β(s)＝Cf1/(Ci1+Cf1)…(4-1)
CLeff(s)＝Co1+Cs2+Cf1·(1-β)＝Co1+Cs2+Cf1·Ci1/(Ci1+Cf1)…(4-2)
β(i)＝Cf1/(Cs1+Ci1+Cf1)…(5-1)
CLeff(i)＝Co1+Cf1·(1-β)＝Co1+Cf1·(Cs1+Ci1)/(Cs1+Ci1+Cf1)…(5-2)
在采样阶段中，在运算放大器的输入端子上不连接采样电容器，所以成为反馈率β增大(如果Ci1<<Cf1成立则β≈1)、有效负载电容CLeff与该反馈率β的增大相应地减少的倾向，但下级的采样电容器作为负载电容连接到运算放大器的输出端子，所以成为有效负载电容CLeff增加的倾向。另外，在积分阶段中，在运算放大器的输入端子上连接采样电容器，所以成为反馈率β减小、有效负载电容CLeff与该反馈率β的减少相应地增大的倾向，但下级的采样电容器从运算放大器的输出端子断开，所以成为有效负载电容CLeff减少的倾向。
因此，通过电路常数的设定，能够设计为采样阶段以及积分阶段各自的单位增益频率fu成为相互大致相同的值，通过以使这些单位增益频率fu都成为由运算放大器的相位余量决定的上限fu_max的方式设定互导Gm等，从而能够使第1级的有源SC积分器以最高速实施稳定动作。关于这一点，在着眼于某个有源SC积分器的情况下，如果是能够在该积分器的输出侧连接下级的采样电容器的构造，则通过本采样电容器(Cs1)和下级的采样电容器(Cs2)交替连接到运算放大器，在采样阶段以及积分阶段中，能够实现运算放大器的反馈环的单位增益频率fu的均衡化，同时实现其最大化。
但是，在级联连接了多个积分器的ΔΣ调制器中，对于最终级的积分器，不存在下级的采样电容器，所以如果最终级的积分器是有源SC积分器，则为了在最终级的积分器的采样阶段中充分地确保运算放大器的相位余量，需要将积分阶段中的稳定速度设为低速。ΔΣ调制器一般使全部积分器以同一时钟同步地动作。因此，如果如上所述最终级的积分器是有源SC积分器，则该最终级的积分器的积分阶段中的动作速度限制ΔΣ调制器整体的动作速度，作为其结果，难以实现ΔΣ调制器整体中的采样频率的高速化。
另外，为了使最终级的积分器的积分阶段中的稳定速度成为高速，例如，考虑在该最终级的积分器上追加连接频带限制用的虚拟负载电容(电容器等)和开关等的手法。但是，在上述结构中，需要在集成电路中准备占据大的面积的电容器等追加元件，所以相应地，芯片面积增加而产生导致成本上升的麻烦。
本发明是鉴于上述点而完成的，其目的在于提供一种通过用简易的结构使最终级的积分器的稳定时间常数高速化，从而能够使ΔΣ调制器整体中的采样频率高速化的ΔΣ调制器以及ΔΣ型A/D变换器。
上述目的通过具备级联连接了的多个积分器的ΔΣ调制器来实现，在该ΔΣ调制器中，位于最终级的所述积分器是未使用放大电路的无源积分器，并且，位于最终级的前一级以及该前一级之前的所述积分器是使用了放大电路和开关电容器电路的有源SC积分器。
另外，“最终级的前一级以及该前一级之前”是指包括“最终级的前一级即最终级的紧前面”的概念。
根据本发明，通过用简易的结构使最终级的积分器的稳定时间常数高速化，从而能够使ΔΣ调制器整体中的采样频率高速化。
附图说明
图1是具备本发明的第1实施例的ΔΣ调制器的ΔΣ型A/D变换器的整体结构图。
图2是本实施例的ΔΣ调制器的框图。
图3是本实施例的ΔΣ调制器的电路图。
图4是示出在本实施例的ΔΣ调制器中采样阶段和积分阶段在不同的时间定时进行的图。
图5是示出本实施例的ΔΣ调制器中的采样阶段中的电路动作和积分阶段中的电路动作的图。
图6是用于说明本实施例的ΔΣ调制器中的电路动作的图。
图7是本发明的第2实施例的ΔΣ调制器的主要部分电路图。
图8是与本实施例对比的对比ΔΣ调制器的主要部分电路图。
图9是本发明的变形例的ΔΣ调制器的主要部分电路图。
图10是本发明的变形例的ΔΣ调制器的电路图。
图11是本发明的变形例的ΔΣ调制器的电路图。
图12是本发明的第3实施例的ΔΣ调制器的框图。
图13是示出图12所示的ΔΣ调制器中的、输入换算热噪声的有效值相对量化器的量化间隔的每个比的、表示最终级的无源积分器的积分器泄漏(leak)(1-c)和闲音振幅的关系的仿真结果的图。
图14是将图12所示的ΔΣ调制器中的、输入换算热噪声的有效值相对量化器的量化间隔之比被固定为1/32时的、表示最终级的无源积分器的积分器泄漏(1-c)和闲音振幅的关系的仿真结果与无输入换算热噪声的情况进行了比较的图。
图15是示出图12所示的ΔΣ调制器中的输入换算热噪声的有效值是零时的闲音波形的时间变化的仿真结果。
图16是示出图12所示的ΔΣ调制器中的输入换算热噪声的有效值被固定为预定值时的闲音波形的时间变化的仿真结果。
图17是本发明的变形例的ΔΣ调制器的框图。
(符号说明)
10、100、500：ΔΣ调制器；12：ΔΣ型A/D变换器；14：数字滤波器；16：差分信号生成器；18：积分器；18_1、300、400：第1积分器(有源SC积分器)；18_2、102、200、302、304：第2积分器(无源积分器)；20：量化器；22：D/A变换器；40：运算放大器；44：比较器；Vin：模拟输入电位；Vref：基准电位；Cs：采样电容器；Cf：积分电容器；Dout：ΔΣ调制器输出；：采样阶段；：积分阶段。
具体实施方式
以下，使用附图，说明本发明的ΔΣ调制器以及ΔΣ型A/D变换器的具体的实施方式。
实施例1
图1示出具备本发明的第1实施例的ΔΣ调制器10的ΔΣ型A/D变换器12的整体结构图。本实施例的ΔΣ型A/D变换器12是使用ΔΣ调制器10，将输入的模拟输入信号变换为数字数据的模拟-数字变换装置。ΔΣ型A/D变换器12用于在例如车辆电子控制中使用的传感器检测、马达/螺线管电流检测、负载短路/开路检测等。
如图1所示，ΔΣ型A/D变换器12具备在前级设置的ΔΣ调制器10、和在后一级设置的数字滤波器14。对ΔΣ调制器10输入模拟输入信号。ΔΣ调制器10将输入的模拟输入信号变换为用预定比特数量化了的数字信号列而输出。对ΔΣ调制器10的输出连接了数字滤波器14的输入。数字滤波器14从由ΔΣ调制器10供给的数字信号列去除量化误差成分来进行最终的数字数据的输出。
ΔΣ调制器10具备差分信号生成器16、积分器18、量化器20、以及D/A变换器22。积分器18由级联连接了的多个(n(≥2)个)积分器构成。以下，在级联连接了的n个积分器中，将第1级的积分器设为第1积分器18_1，将第2级的积分器设为第2积分器18_2，将第n级的积分器设为第n积分器18_n。ΔΣ调制器10是级联连接了2个以上的n个积分器18_1～18_n的n次ΔΣ调制器。ΔΣ调制器10使全部积分器18_1～18_n以同一时钟同步地动作。
差分信号生成器16由多个加减法器构成。关于加减法器，设置有与级联连接的积分器18的相同数量的n个。以下，将第1级的加减法器设为第1加减法器16_1，将第2级的加减法器设为第2加减法器16_2，将第n级的加减法器设为第n加减法器16_n。从外部向第1加减法器16_1输入模拟输入信号，并且输入后述反馈信号。第1加减法器16_1生成表示输入的模拟输入信号与反馈信号的差分的差分信号，具体而言，生成从模拟输入信号减去反馈信号而得到的差分信号。
对第1加减法器16_1的输出连接了乘法器24_1的输入。乘法器24_1用预定系数a1乘以来自第1加减法器16_1的差分信号。对乘法器24_1的输出连接了第1积分器18_1的输入。第1积分器18_1对来自乘法器24_1的信号进行积分。对第1积分器18_1的输出连接了第2加减法器16_2的输入。还经由乘法器26_2对第2加减法器16_2输入后述反馈信号。乘法器26_2用预定系数b2乘以反馈信号而输出到第2加减法器16_2。第2加减法器16_2生成表示来自第1积分器18_1的模拟输入信号与来自乘法器26_2的反馈信号的差分的差分信号，具体而言生成从来自第1积分器18_1的模拟输入信号减去来自乘法器26_2的反馈信号而得到的差分信号。
对第2加减法器16_2的输出连接了乘法器24_2的输入。乘法器24_2用预定系数a2乘以来自第2加减法器16_2的差分信号。对乘法器24_2的输出连接了第2积分器18_2的输入。第2积分器18_2对来自乘法器24_2的信号进行积分。对第2积分器18_2的输出连接了第3加减法器16_3的输入。第3加减法器16_3执行与上述第2加减法器16_2的处理相同的处理。然后，第n加减法器16_n生成表示来自第(n-1)积分器18_(n-1)的模拟输入信号与来自乘法器26_n的反馈信号的差分的差分信号，具体而言生成从来自第(n-1)积分器18_(n-1)的模拟输入信号减去来自乘法器26_n的反馈信号而得到的差分信号。
然后，对第n加减法器16_n的输出连接了乘法器24_n的输入。乘法器24_n用预定系数an乘以来自第n加减法器16_n的差分信号。对乘法器24_n的输出连接了第n积分器18_n的输入。第n积分器18_n对来自乘法器24_n的信号进行积分。对第n积分器18_n的输出经由延迟电路28连接了量化器20的输入。延迟电路28使在第n积分器18_n中积分了的信号延迟预定时间。量化器20通过将来自第n积分器18_n的信号与预定阈值进行比较，从而将用1比特或者几比特的预定比特数量化了的数字信号列作为ΔΣ调制器10的输出而输出。
对量化器20的输出连接了数字滤波器14的输入，并且连接了D/A变换器22的输入。另外，也可以在量化器20的输出与D/A变换器22的输入之间设置延迟电路30。与上述延迟电路28一起或者代替该延迟电路28而设置该延迟电路30。数字滤波器14通过针对来自量化器20的数字信号列进行移动平均滤波处理等滤波而去除量化误差成分，输出最终的数字数据。
D/A变换器22将来自量化器20的数字信号列变换为模拟的反馈信号。对D/A变换器22的输出连接了差分信号生成器16的输入。差分信号生成器16生成从模拟输入信号减去来自D/A变换器22的反馈信号或者用乘法器26_2、…、26_n等放大后的来自D/A变换器22的反馈信号而得到的差分信号。
图2示出本实施例的ΔΣ调制器10的框图。另外，图3示出本实施例的ΔΣ调制器10的电路图。另外，以下，设为n＝2成立，设为ΔΣ调制器10是具有级联连接了的2级的积分器18_1、18_2的二次ΔΣ调制器。
ΔΣ调制器10是单端输出的ΔΣ调制器。ΔΣ调制器10具有开关电容器。即，ΔΣ调制器10针对积分器18_1、18_2的每一个，具备能够对输入的模拟电位进行采样的采样电容器Cs1、Cs2。与第1级的第1积分器18_1对应地设置了第1采样电容器Cs1，并且，与第2级的第2积分器18_2对应地设置了第2采样电容器Cs2。
对第1采样电容器Cs1的输入侧端子经由开关S11连接了输入端子32。向输入端子32输入在ΔΣ调制器10中成为A/D变换的对象的模拟输入电位Vin。开关S11是对第1采样电容器Cs1的输入侧端子和上述输入端子32进行导通/切断的开关，具体而言，在不应对输入到输入端子32的模拟输入电位Vin进行采样时成为OFF以进行其切断，另一方面，在应该对该模拟输入电位Vin进行采样时成为ON以进行其导通。
第1采样电容器Cs1在开关S11处于ON状态时，能够积蓄依照经由该开关S11而输入的模拟输入电位Vin的输入电荷，通过该输入电荷的积蓄，进行模拟输入电位Vin的采样。
对第1采样电容器Cs1的输入侧端子还经由开关S12连接了第1基准端子34以及第2基准端子36。开关S12是对第1基准端子34和第1采样电容器Cs1的输入侧端子进行导通/切断的开关，并且，是对第2基准端子36和第1采样电容器Cs1的输入侧端子进行导通/切断的开关。开关S12将第1采样电容器Cs1的输入侧端子对第1基准端子34或者第2基准端子36连接或断开。
向第1基准端子34供给第1基准电位Vref+，并且，向第2基准端子36供给第2基准电位Vref-。第1基准电位Vref+是正侧的电源电位，例如是5伏特。另外，第2基准电位Vref-是负侧的电源电位，例如是零伏特。第1以及第2基准电位Vref+、Vref-都作为从D/A变换器22输出的模拟的反馈信号发挥作用。
开关S12在应转送第1采样电容器Cs1中积蓄了的电荷并进行加法积分时使第1基准端子34或者第2基准端子36与第1采样电容器Cs1的输入侧端子导通，并且，在不应转送第1采样电容器Cs1的电荷且不应进行加法积分时将第1以及第2基准端子34、36都从采样电容器Cs1的输入侧端子断开。另外，关于在第1采样电容器Cs1的电荷转送时应与其输入侧端子导通的基准端子34、36，根据作为ΔΣ调制器10的数字信号列的输出电位Dout决定。
第1采样电容器Cs1在开关S12使第1基准端子34或者第2基准端子36与第1采样电容器Cs1的输入侧端子导通时，能够将经由该开关S12输入的基准电位Vref+、Vref-作为基准进行电荷转送。
ΔΣ调制器10具备与第1积分器18_1对应地设置了的运算放大器40。即，第1积分器18_1具有运算放大器40。运算放大器40将对输入电位进行放大而得到的电位作为第1积分器18_1的输出电位Vo1输出。运算放大器40具有充分高的增益，具有在输出电压范围内几乎无积分器泄漏的理想的积分器特性。运算放大器40是如下放大器：被设计成输出阻抗充分低，并且即使对输出连接了下级的负载(电容、电阻等)，只要从稳定开始经过充分的时间，则自身的积分器特性也几乎不会受到影响。
对上述第1采样电容器Cs1的输出侧端子经由开关S13连接了运算放大器40的反转输入端子。开关S13是对第1采样电容器Cs1的输出侧端子和运算放大器40的反转输入端子进行导通/切断的开关，具体而言，在应转送第1采样电容器Cs1的电荷来实施加法积分时成为ON以进行其导通，另一方面，在不应进行该电荷转送且不应进行加法积分时成为OFF以进行其切断。
对第1采样电容器Cs1的输出侧端子还经由开关S14连接了第3基准端子42，并且连接了运算放大器40的非反转输入端子。向第3基准端子42输入预定的输入共模电位Vicm。因此，向运算放大器40的非反转输入端子输入有输入共模电位Vicm。输入共模电位Vicm是用于使运算放大器40动作的适当的电压，例如是0.8伏特等。运算放大器40输出对反转输入端子的电位Vi-和非反转输入端子的电位Vi+(＝Vicm)的差进行放大而得到的电位Vo1。
开关S14是对第1采样电容器Cs1的输出侧端子与第3基准端子42进行导通/切断的开关，在不应利用第1采样电容器Cs1进行采样时成为OFF以进行其切断，另一方面，在应利用第1采样电容器Cs1进行采样时成为ON以进行其导通。
在运算放大器40的反转输入端子与输出端子之间，连接了电容器Cf1。电容器Cf1是被转送在上述第1采样电容器Cs1中积蓄的电荷的临时存储电容器。以下，将电容器Cf1称为第1积分电容器Cf1。另外，第1积分电容器Cf1的电容被设定为比上述第1采样电容器Cs1的电容大的值。以下，为便于说明，用与电容器的符号相同的符号表示该电容器的电容。第1积分器18_1的增益是上述a1，用Cs1/Cf1表示(a1＝Cs1/Cf1)。
另外，对第2采样电容器Cs2的输入侧端子经由开关S21连接了运算放大器40的输出端子以及第1积分电容器Cf1。开关S21是对第2采样电容器Cs2的输入侧端子和运算放大器40的输出端子即第1积分电容器Cf1进行导通/切断的开关，具体而言，在不应该对运算放大器40即第1积分器18_1的输出电位Vo1进行采样时成为OFF以进行其切断，另一方面，在应该对该输出电位Vo1进行采样时成为ON以进行其导通。
第2采样电容器Cs2在开关S21处于ON状态时，能够积蓄依照经由该开关S21输入的第1积分器18_1的输出电位Vo1的输入电荷，通过该输入电荷的积蓄进行第1积分器18_1的输出电位Vo1的采样。
对第2采样电容器Cs2的输入侧端子还经由开关S22连接了第1基准端子34以及第2基准端子36。开关S22是对第1基准端子34与第2采样电容器Cs2的输入侧端子进行导通/切断的开关，并且，是对第2基准端子36和第2采样电容器Cs2的输入侧端子进行导通/切断的开关。开关S22将第2采样电容器Cs2的输入侧端子对第1基准端子34或者第2基准端子36连接或者断开。
开关S22在应转送在第2采样电容器Cs2中积蓄的电荷来实施加法积分时使第1基准端子34或者第2基准端子36与第2采样电容器Cs2的输入侧端子导通，并且，在不应转送第2采样电容器Cs2的电荷且不应进行加法积分时将第1以及第2基准端子34、36都从采样电容器Cs2的输入侧端子断开。另外，关于在第2采样电容器Cs2的电荷转送时应与其输入侧端子导通的基准端子34、36，根据作为ΔΣ调制器10的数字信号列的输出电位Dout决定。
第2采样电容器Cs2在开关S22使第1基准端子34或者第2基准端子36与第2采样电容器Cs2的输入侧端子导通时，能够将经由该开关S22输入的基准电位Vref+、Vref-作为基准进行电荷转送。
ΔΣ调制器10具备作为量化器20的比较器44。比较器44通过将输入电位与预定阈值进行比较来输出数字信号列。对上述第2采样电容器Cs2的输出侧端子经由开关S23连接了比较器44的反转输入端子。开关S23是对第2采样电容器Cs2的输出侧端子与比较器44的反转输入端子进行导通/切断的开关，具体而言，在应转送第2采样电容器Cs2的电荷来实施加法积分时成为ON以进行其导通，另一方面，在不应进行该电荷转送且不应进行加法积分时成为OFF以进行其切断。
对第2采样电容器Cs2的输出侧端子还经由开关S24连接了第3基准端子42，并且连接了比较器44的非反转输入端子。向第3基准端子42输入预定的输入共模电位Vicm，所以向比较器44的非反转输入端子输入有输入共模电位Vicm。输入共模电位Vicm作为用于进行比较器44中的比较处理的阈值发挥功能。
在比较器44的反转输入端子与非反转输入端子之间连接了电容器Cf2。电容器Cf2是被转送在上述第2采样电容器Cs2中积蓄的电荷的临时存储电容器。以下，将电容器Cf2称为第2积分电容器Cf2。另外，第2积分电容器Cf2的电容被设定为比上述第2采样电容器Cs2的电容大的值。第2积分器18_2的增益是上述a2，用Cs2/Cf2表示(a2＝Cs2/Cf2)。
比较器44将在第2采样电容器Cs2的输出侧端子中出现的第2积分器18_2的输出电位Vo2与作为阈值的输入共模电位Vicm进行比较，输出1比特或者几比特的数字信号列。对比较器44连接了D触发器(D-FF)46。关于D触发器46，D触发器46的输出还被用于开关S12、S22中的选择。
图4是示出在本实施例的ΔΣ调制器10中采样阶段和积分阶段在不同的时间定时进行的图。另外，图5是示出本实施例的ΔΣ调制器10中的采样阶段中的电路动作和积分阶段中的电路动作的图。另外，在图5中，示出了运算放大器40的输入寄生电容Ci1以及输出寄生电容Co1。
在本实施例的ΔΣ调制器10中，在第1积分器18_1中进行模拟输入信号Vin的采样时(采样阶段时)，开关S11、S14都成为ON，并且，开关S12、S13都成为OFF。如果开关S11、S14都成为ON、并且开关S12、S13都成为OFF，则对第1采样电容器Cs1的两端，施加输入到输入端子32的模拟输入电位Vin与输入共模电位Vicm的电位差(输入电压)，所以积蓄与以输入共模电位Vicm为基准的模拟输入电位Vin对应的电荷(输入电荷)。因此，在采样阶段中，在第1采样电容器Cs1中将输入共模电位Vicm作为基准进行模拟输入电位Vin的采样。
如果第1采样电容器Cs1中的模拟输入电位Vin的采样完成而在该电容器Cs1中积蓄了依照该模拟输入电位Vin的输入电荷，则接下来进行将该第1采样电容器Cs1中积蓄的电荷转送到第1积分电容器Cf1的加法积分。在进行该加法积分时(积分阶段时)，开关S11、S14都成为OFF，并且开关S12、S13都成为ON，并且开关S21成为OFF。另外，采样阶段中的采样和积分阶段中的积分分别在相互不同的时间定时进行，采样阶段和积分阶段时间上不重叠地交替重复。
如果开关S11、S14都成为OFF、并且开关S12、S13都成为ON、并且开关S21成为OFF，则在对第1采样电容器Cs1的输入侧端子施加了基准电位Vref+或者Vref-之后，该第1采样电容器Cs1、和从第2积分器18_2断开了的第1积分电容器Cf1连接。
在该情况下，以Vref+或者Vref-作为基准电位，将与第1采样电容器Cs1中积蓄的模拟输入电位Vin对应的电荷转送到第1积分电容器Cf1。因此，在积分阶段中，在第1积分电容器Cf1的两端产生的电压成为与第1采样电容器Cs1以及第1积分电容器Cf1的电容和模拟输入电位Vin对应的电压，所以在运算放大器40的输出端子处，作为第1积分器18_1的输出电位Vo1出现与第1采样电容器Cs1以及第1积分电容器Cf1的电容和模拟输入电位Vin对应的、以输入共模电位Vicm为基准的模拟电位。
另外，在接下来的采样阶段时，按照与上述同样的手法进行第1积分器18_1中的采样，并且，进而在第2积分器18_2中进行第1积分器18_1的输出电位Vo1的采样。即，ΔΣ调制器10的各积分器18_1、18_2分别同时进行采样，在相同的采样阶段中对模拟输入电位Vin或者第1积分器18_1的输出电位Vo1进行采样。
具体而言，在采样阶段中，在第2积分器18_2中，开关S21、S24都成为ON，并且开关S22、S23都成为OFF。如果开关S21、S24都成为ON、并且开关S22、S23都成为OFF，则向第2采样电容器Cs2的两端施加第1积分器18_1的输出电位Vo1与输入共模电位Vicm的电位差(输入电压)，所以积蓄以输入共模电位Vicm为基准的与第1积分器18_1的输出电位Vo1对应的电荷(输入电荷)。因此，在采样阶段中，在第2采样电容器Cs2中以输入共模电位Vicm作为基准进行第1积分器18_1的输出电位Vo1的采样。
另外，在接下来的积分阶段时，按照与上述同样的手法，进行第1积分器18_1中的与从第1采样电容器Cs1向第1积分电容器Cf1的电荷转送相伴的积分，并且，进而在第2积分器18_2中进行与从第2采样电容器Cs2向第2积分电容器Cf2的电荷转送相伴的积分。即，ΔΣ调制器10的各积分器18_1、18_2分别同时进行积分处理，在相同的积分阶段中进行与从采样电容器Cs向积分电容器Cf的电荷转送相伴的积分处理。
具体而言，在积分阶段中，在第2积分器18_2中，开关S21、S24都成为OFF，并且开关S22、S23都成为ON。如果开关S21、S24都成为OFF、并且开关S22、S23都成为ON，则在向第2采样电容器Cs2的输入侧端子施加了基准电位Vref+或者Vref-的基础上，该第2采样电容器Cs2与第2积分电容器Cf2连接。
在该情况下，将基准电位Vref+或者Vref-作为基准，向第2积分电容器Cf2转送与第2采样电容器Cs2中积蓄的第1积分器18_1的输出电位Vo1对应的电荷。如果进行了上述转送，则在第2积分电容器Cf2的两端产生的电压成为与第2采样电容器Cs2以及第2积分电容器Cf2的电容和第1积分器18_1的输出电位Vo1对应的电压。因此，在积分阶段中，将输入共模电位Vicm作为基准，将与第2采样电容器Cs2以及第2积分电容器Cf2的电容和第1积分器18_1的输出电位Vo1对应的模拟电位作为第2积分器18_2的输出电位Vo2，而输入到比较器44的反转输入端子。
比较器44把将施加到反转输入端子的第2积分器18_2的输出电位Vo2与输入共模电位Vicm进行比较而得到的结果作为数字信号列输出，然后，D触发器46将使从比较器44输出的数字信号列延迟而得到的数字信号列作为ΔΣ调制器10的输出电位Dout输出。这样，ΔΣ调制器10将模拟输入电位Vin变换为数字信号列。
本实施例的ΔΣ调制器10是级联连接了2个以上的n个积分器18_1～18_n的n次ΔΣ调制器(另外，在图2以及图3中，是n＝2成立的二次ΔΣ调制器)。在ΔΣ调制器10中，在n个积分器18_1～18_n中，位于最终级的第n积分器18_n是未使用运算放大器等放大电路的无源积分器，并且位于该最终级的前级的第(n-1)积分器18_(n-1)是使用了基于运算放大器40的放大电路和基于开关以及电容器的开关电容器电路的有源SC积分器。
另外，第1积分器18_1～第(n-2)积分器18_(n-2)也可以分别是有源SC积分器，但如果在下级存在采样电容器，则可以是任意的积分器。另外，以下，以n＝2成立的二次ΔΣ调制器为例子，将第1积分器18_1称为有源SC积分器18_1，将第2积分器18_2称为无源积分器18_2。
在本实施例中，位于最终级的前级的有源SC积分器18_1与自己具有的第1采样电容器Cs1和下级(无源积分器18_2)的第2采样电容器Cs2交替连接。具体而言，在有源SC积分器18_1中，在进行积分处理的积分阶段中，其输入连接到第1采样电容器Cs1，另一方面，其输出从第2采样电容器Cs2断开。另外，在进行采样的采样阶段中，其输入从第1采样电容器Cs1断开，另一方面，其输出连接到第2采样电容器Cs2。
这样，在本实施例中，有源SC积分器18_1(另外，在三次以上的ΔΣ调制器中，是除了最终级的无源积分器以外的其他的包括有源SC积分器的全部积分器。以下相同)被交替连接到自己具有的采样电容器Cs和下级的采样电容器Cs，所以能够通过ΔΣ调制器10内的电路设计，将采样阶段以及积分阶段各自的、运算放大器40的反馈环的单位增益频率fu都维持为用运算放大器40的相位余量决定的上限fu_max，能够在实现该单位增益频率fu的均衡化的同时实现其最大化。因此，根据本实施例，能够使有源SC积分器18_1的稳定时间常数τ成为最短，使有源SC积分器18_1以最高速稳定动作，能够使采样以由运算放大器40的性能决定的最高频率动作。
另外，在本实施例中，位于最终级的积分器18_2是未使用放大电路的无源积分器，且由开关电容器构成。在无源积分器中，无运算放大器的反馈环，所以本质上完全没有振荡稳定性的问题。因此，通过作为最终级的积分器18_2使用无源积分器，能够避免在采样阶段中最终级的积分器18_2的振荡稳定性受损。
无源积分器18_2的稳定时间常数由基于开关S21、S22、S23的开关电阻和电容器Cs2、Cf2的电容器电容的时间常数决定，但开关电阻通过变更开关尺寸而变化。具体而言，开关电阻通过构成开关S21、S22、S23的例如MOS晶体管的栅极宽度/栅极长度(W/L)增大而降低。关于这一点，如果增大开关S21、S22、S23的开关尺寸来降低其开关电阻，则能够缩短无源积分器18_2的稳定时间常数。因此，根据本实施例，能够使无源积分器18_2的稳定动作高速化，并且，在使该无源积分器18_2的稳定动作高速化的基础上无需在最终级的积分器中追加连接频带限制用的虚拟负载电容(电容器等)等，所以能够简易地实现该无源积分器18_2的稳定动作的高速化，能够用简易的结构使最终级的积分器18_2的稳定时间常数高速化。
因此，根据本实施例，能够使构成ΔΣ调制器10的全部积分器18_1、18_2按照由运算放大器40的最高的单位增益频率fu_max决定的最快稳定时间常数动作，作为其结果，能够使ΔΣ调制器10整体中的采样频率高速化至最大限。
另外，在本实施例中，最终级的积分器18_2是未使用放大电路的无源积分器，所以相比于是使用了放大电路的有源SC积分器的情况，能够削减ΔΣ调制器10具有的运算放大器，作为其结果，能够缩小电路规模，实现小芯片面积，并且实现低功耗。
另外，在本实施例中，对ΔΣ调制器10中的最终级的积分器的后一级连接量化器20(即，比较器44)。作为上述比较器44，有时使用与时钟同步地在其上升沿边缘或者其下降沿边缘进行比较动作的锁存比较器。该锁存比较器根据时钟输入从开始比较动作到确定输出值(高或者低)位为止，需要一定程度的动作时间。特别在差动输入小时，有时在输出确定中花费大量的时间(亚稳定)。为了避免亚稳定所引起的ΔΣ调制器的误动作，需要充分确保直至锁存比较器的输出确定为止的动作时间，需要在最终级的积分器中的积分动作完成之后进行该最终级积分器的后一级的比较器44中的比较动作。关于这一点，在ΔΣ调制器中，如果设为全部积分器由同一结构构成，则即使各积分器中的积分动作完成，仍需要用于进行比较器44中的比较动作的运算时间，所以存在ΔΣ调制器整体中的动作速度受到限制的担心。
图6是用于说明本实施例的ΔΣ调制器10中的电路动作的图。另外，一般，未使用放大电路的无源积分器的增益被设定为比使用放大电路的有源SC积分器的增益小，所以无源积分器的输出振幅比有源SC积分器的输出振幅小，但在图6中，为了利用无源积分器和有源SC积分器比较输出稳定波形，所以示出了对无源积分器的输出振幅(纵轴)进行了放大的图。
相对于此，在本实施例中，ΔΣ调制器10的最终级的积分器18_2是未使用放大电路的无源积分器，前级的积分器18_1是使用放大电路的有源SC积分器。在未使用放大电路的无源积分器中，如上所述，无运算放大器的反馈环，所以无振荡稳定性的制约，且几乎无运算放大器的最大输出变化(转换速率(slew rate))所致的动作速度界限(另外，虽然存在由MOS晶体管等构成的开关的饱和电流所致的动作速度界限，但要看开关尺寸(MOS晶体管尺寸(＝纵横比W/L)等)的设计而定的充分高速化是容易的)。因此，与有源SC积分器相比，无源积分器能够实现非常高速的稳定动作。
因此，在本实施例的结构中，通过将最终级的积分器18_2设为无源积分器，如图6所示，能够使最终级的积分器18_2的稳定动作在其他积分器(有源SC积分器)18_1的稳定动作的完成前完成，作为其结果，能够在其他积分器(有源SC积分器)18_1的稳定动作的完成前(在时刻t1)开始后一级的比较器44的比较动作，能够在其他积分器(有源SC积分器)18_1的稳定动作的完成时(时刻t2)确定基于量化器20(比较器44)的比较动作的输出值。
因此，根据本实施例的ΔΣ调制器10，能够在比较器44中的输出确定与D/A变换器22中的输出定时之间确保时间上的余量，能够缓和比较器44以及D/A变换器22中的动作速度要求，并且，能够避免比较器44中的亚稳定，作为其结果，能够使ΔΣ调制器整体更高速并且更稳定地动作。
另外，在上述第1实施例中，运算放大器40相当于权利要求书中记载的“放大电路”，采样阶段相当于权利要求书中记载的“第1动作阶段”，积分阶段相当于权利要求书中记载的“第2动作阶段”，差分信号生成器16相当于权利要求书中记载的“差分信号生成器”，积分器18相当于权利要求书中记载的“积分单元”，量化器20以及比较器44相当于权利要求书中记载的“量化器”，D/A变换器22相当于权利要求书中记载的“D/A变换器”。
实施例2
在上述第1实施例中，ΔΣ调制器10的最终级的积分器(无源积分器)18_2由单端电路构成。相对于此，在本发明的第2实施例中，最终级的积分器(无源积分器)由输入以及输出都被设为差动结构的全差动电路构成。
一般，在ΔΣ调制器的有源SC积分器中，如果在积分阶段中运算放大器的增益充分高，则在稳定动作后，运算放大器的差动输入((Vi-)-(Vi+))成为大致零，采样电容器Cs中积蓄的电荷的大致全部被转送到积分电容器Cf，所以有源SC积分器成为几乎无积分器泄漏的理想的积分器。
另一方面，在无源积分器中，在积分阶段中，发生并不是采样电容器Cs中积蓄的电荷的大致全部转送到积分电容器Cf，而是在采样电容器Cs中电荷残留的积分器泄漏，所以无源积分器不成为理想的积分器。如果发生的积分器泄漏大，则有时无法获得理想的噪声整形特性，产生频带内量化噪声增加等性能降低。
在无源积分器中，积分器泄漏是在一次的积分动作之后从积分器泄漏的比例，如果忽略寄生电容等，则使用在一次的积分动作之后从采样电容器转送到积分电容器的电荷的比例c(其中，c＝Cf/(Cs+Cf)成立。另外，图2示出该c)，通过(1-c)来表示。另外，最终级的无源积分器的增益a通过Cs/(Cs+Cf)表示。
1-c＝a＝Cs/(Cs+Cf)＝1/(1+(Cf/Cs))…(10)
关于这一点，在最终级的无源积分器中，关于积分器泄漏，如果忽略寄生电容等，则如上述(10)式所示，与积分器的输出/输入增益成比例或者一致。在上述无源积分器中，为了减小积分器泄漏而接近理想积分器，需要相对采样电容器Cs的电容值充分地增大积分电容器Cf的电容值，并减小积分器自身的增益。
此处，如上述第1实施例所示，为了在前级的有源SC积分器的采样阶段以及积分阶段中实现单位增益频率的均衡化以及最大化，需要使后一级的无源积分器的采样电容器Cs成为某种程度大的电容值，无法将该无源积分器的采样电容器Cs的电容值设定为太小的值。为了相对向该无源积分器的采样电容器Cs提供的电容值增大(Cf/Cs)比，需要增大积分电容器Cf的电容值。
在集成电路中，一般，关于电容器，占有芯片面积与电容值的大小成比例地增大，所以在大电容的电容器中芯片面积将增大。进而，在全差动电路的结构中，需要设置一对(2个)各元件，所以元件面积需要约2倍。关于这一点，在由全差动电路构成的无源积分器中，为了减小积分器泄漏需要设置一对(2个)大电容的积分电容器，所以积分电容器占据大的芯片面积，成本变高。
图7示出本发明的第2实施例的ΔΣ调制器100的主要部分电路图。本实施例是在上述第1实施例的ΔΣ型A/D变换器12中，使用输入以及输出都为差动结构的ΔΣ调制器100实现的ΔΣ型A/D变换器的例子。
向本实施例的ΔΣ调制器100输入设为差动结构的一对模拟输入信号(模拟输入电位)。ΔΣ调制器100具备位于最终级的无源积分器102。向无源积分器102输入从位于该无源积分器102的前级的有源SC积分器输出的差动模拟电位Vin+、Vin-。无源积分器102具有能够对输入的模拟电位Vin+、Vin-进行采样的一对采样电容器Csp、Csn。一对采样电容器Csp、Csn具有大致相等的电容。
对采样电容器Csp的输入侧端子经由开关Sp1连接了输入端子104。另外，对采样电容器Csn的输入侧端子经由开关Sn1连接了输入端子106。向输入端子104输入来自有源SC积分器的模拟输入电位Vin+，并且，向输入端子106输入来自有源SC积分器的模拟输入电位Vin-。开关Sp1是对采样电容器Csp的输入侧端子与输入端子104进行导通/切断的开关，并且，开关Sn1是对采样电容器Csn的输入侧端子与输入端子106进行导通/切断的开关。
采样电容器Csp在开关Sp1处于ON状态时，能够积蓄依照经由该开关Sp1输入的来自前级有源SC积分器的模拟输入电位Vin+的输入电荷，通过该输入电荷的积蓄，进行来自前级有源SC积分器的模拟输入电位Vin+的采样。另外，采样电容器Csn在开关Sn1处于ON状态时，能够积蓄依照经由该开关Sn1输入的来自前级有源SC积分器的模拟输入电位Vin-的输入电荷，通过该输入电荷的积蓄，进行来自前级有源SC积分器的模拟输入电位Vin-的采样。
对采样电容器Csp的输入侧端子还经由开关Sp2连接了基准端子108，并且对采样电容器Csn的输入侧端子还经由开关Sn2连接了基准端子110。开关Sp2是对基准端子108与采样电容器Csp的输入侧端子进行导通/切断的开关，将采样电容器Csp的输入侧端子对基准端子108连接或者断开。开关Sn2是对基准端子110与采样电容器Csn的输入侧端子进行导通/切断的开关，将采样电容器Csn的输入侧端子对基准端子110连接或者断开。
开关Sp2在应转送采样电容器Csp中积蓄的电荷并实施加法积分时成为ON而使基准端子108与采样电容器Csp的输入侧端子导通，并且，在不应转送采样电容器Csp的电荷且不应进行加法积分时成为OFF而将基准端子108从采样电容器Csp的输入侧端子断开。另外，开关Sn2在应转送采样电容器Csn中积蓄的电荷并实施加法积分时成为ON而使基准端子110与采样电容器Csn的输入侧端子导通，并且，在不应转送采样电容器Csn的电荷且不应进行加法积分时成为OFF而将基准端子110从采样电容器Csn的输入侧端子断开。
向基准端子108以及基准端子110供给输出共模电位Vocm(或者基准电位Vref)。该供给电位作为从ΔΣ调制器100的D/A变换器输出的模拟的反馈信号发挥作用。采样电容器Csp、Csn分别在开关Sp2、Sn2处于ON状态时，能够将经由该开关Sp2、Sn2输入的输出共模电位Vocm(或者基准电位Vref)作为基准，进行电荷转送。
ΔΣ调制器100具备作为位于无源积分器102的后一级的量化器的比较器(未图示)。从无源积分器102输出的差动模拟电位Vo+、Vo-被输入到该比较器的差动输入端子。具体而言，对上述采样电容器Csp的输出侧端子经由开关Sp3连接了比较器的反转输入端子。另外，对上述采样电容器Csn的输出侧端子经由开关Sn3连接了比较器的反转输入端子。开关Sp3是对采样电容器Csp的输出侧端子与比较器的反转输入端子进行导通/切断的开关，并且，开关Sn3是对采样电容器Csn的输出侧端子与比较器的非反转输入端子进行导通/切断的开关。
在比较器的反转输入端子与非反转输入端子之间(即，无源积分器102的差动输出端子间)，连接了电容器Cfd。电容器Cfd由相互反向并联连接了的2个电容器Cfd1、Cfd2构成。电容器Cfd(即，电容器Cfd1以及Cfd2)是被转送上述采样电容器Csp、Csn中积蓄的电荷的临时存储电容器。以下，将电容器Cfd称为积分电容器Cfd。另外，积分电容器Cfd的电容被设定为比上述采样电容器Csp、Csn的电容大的值。另外，积分电容器Cfd1的电容和积分电容器Cfd2的电容大致相同。
对采样电容器Csp的输出侧端子还经由开关Sp4连接了基准端子112。另外，对采样电容器Csn的输出侧端子还经由开关Sn4连接了基准端子114。向基准端子112、114输入预定的共模电位Vcm。
在本实施例的ΔΣ调制器100中，在无源积分器102中进行差动模拟输入电位(即，前级的有源SC积分器的差动模拟输出电位)Vin+、Vin-的采样时(采样阶段时)，开关Sp1、Sn1、Sp4、Sn4都成为ON，并且，开关Sp2、Sn2、Sp3、Sn3都成为OFF。如果针对各开关实现了上述ON/OFF状态，则向采样电容器Csp的两端施加输入到输入端子104的模拟输入电位Vin+与共模电位Vcm的电位差(输入电压)，并且向采样电容器Csn的两端，施加输入到输入端子106的模拟输入电位Vin-和共模电位Vcm的电位差(输入电压)。
在该情况下，在采样电容器Csp中积蓄以共模电位Vcm为基准的与模拟输入电位Vin+对应的电荷(输入电荷)，并且，在采样电容器Csn中积蓄以共模电位Vcm为基准的与模拟输入电位Vin-对应的电荷(输入电荷)。因此，在采样阶段中，在采样电容器Csp中将共模电位Vcm作为基准进行模拟输入电位Vin+的采样，并且，在采样电容器Csn中将共模电位Vcm作为基准进行模拟输入电位Vin-的采样。
如果采样电容器Csp、Csn中的模拟输入电位Vin+、Vin-的采样完成而在这些电容器Csp、Csn中积蓄了依照该模拟输入电位Vin+、Vin-的输入电荷，则接下来，进行将这些采样电容器Csp、Csn中积蓄的电荷转送到积分电容器Cfd的加法积分。
在进行向积分电容器Cfd的加法积分的积分阶段时，开关Sp1、Sn1、Sp4、Sn4都成为OFF，并且开关Sp2、Sn2、Sp3、Sn3都成为ON。另外，采样阶段中的采样和积分阶段中的积分分别在相互不同的时间定时进行，采样阶段和积分阶段时间上不重叠地交替重复。
如果针对各开关实现了上述ON/OFF状态，则在向采样电容器Csp、Csn的输入侧端子施加了输出共模电位Vocm(或者基准电位Vref)的基础上，这些采样电容器Csp、Csn都连接到积分电容器Cfd，在这些采样电容器Csp、Csn的输出侧端子之间连接积分电容器Cfd的两端。另外，在该积分阶段中，也可以是采样电容器Csp、Csn的输入侧端子之间通过开关相互连接的结构。
在该情况下，将输出共模电位Vocm(或者基准电位Vref)作为基准，将采样电容器Csp、Csn中积蓄的与前级的有源SC积分器的输出电位Vin+、Vin-对应的电荷转送到积分电容器Cfd。如果进行了上述转送，则在积分电容器Cfd的两端产生的电压成为与采样电容器Csp、Csn以及积分电容器Cfd的电容和前级的有源SC积分器的输出电位Vin+、Vin-对应的电压。因此，在积分阶段中，将与采样电容器Csp、Csn以及积分电容器Cfd的电容和前级的有源SC积分器的输出电位Vin+、Vin-对应的差动模拟电位作为无源积分器102的输出电位Vo+、Vo-而输入到比较器的差动输入端子。
位于无源积分器102的后一级的比较器将输入到差动输入端子的差动模拟电位Vo+、Vo-的大小结果作为数字信号列输出而供给到D触发器(未图示)。因此，ΔΣ调制器100将差动模拟输入电位变换为数字信号列。
在本实施例中，ΔΣ调制器100也是级联连接了2个以上的n个积分器的n次ΔΣ调制器，在最终级具有未使用放大电路的无源积分器102，并且，在最终级的前级具有使用了放大电路和开关电容器的有源SC积分器。该有源SC积分器交替连接到自己具有的采样电容器Cs和下级的采样电容器Cs。因此，与上述第1实施例同样地，能够使有源SC积分器的稳定时间常数τ成为最短，使有源SC积分器以最高速实施稳定动作，能够使采样以由运算放大器的性能决定的最高频率动作。
另外，最终级的积分器102是无源积分器。因此，与上述第1实施例同样地，能够避免在采样阶段中最终级的积分器102的振荡稳定性受损，同时能够简易地实现无源积分器102的稳定动作的高速化。因此，在本实施例中，也能够使构成ΔΣ调制器100的全部积分器以由运算放大器的最高的单位增益频率fu_max决定的最快稳定时间常数动作，作为其结果，能够使ΔΣ调制器100整体中的采样频率高速化至最大限。
另外，在本实施例中，也与上述第1实施例同样地，通过将最终级的积分器102设为无源积分器，能够削减ΔΣ调制器100具有的运算放大器，作为其结果，能够缩小电路规模，实现小芯片面积，并且，实现低功耗。进而，能够使最终级的积分器102的稳定动作在其他积分器(有源SC积分器)的稳定动作完成前完成，在其他积分器(有源SC积分器)的稳定动作的完成前开始后一级的量化器20(比较器44)的比较动作，所以能够使ΔΣ调制器整体更高速并且稳定地动作。
但是，在集成电路中形成的电容器一般由下部电极和上部电极构成。在下部电极与基板(衬底)之间，构造上介有寄生电容，所以如果设为单一的电容器连接于积分器的差动输出之间的结构，则各电极的寄生电容不平衡而成为非对称。该现象在全差动电路中不优选。
因此，在本实施例中，最终级的无源积分器102的积分电容器Cfd被分割为2个积分电容器Cfd1、Cfd2。这些积分电容器Cfd1的电容和积分电容器Cfd2的电容大致相同，积分电容器Cfd1、Cfd2相互反向并联连接。因此，能够使ΔΣ调制器100具有的无源积分器102在全差动电路的正侧和负侧之间平衡，能够实现全差动电路中的期望的动作。
进而，本实施例的ΔΣ调制器100具有以下所示的效果。以下，与图8所示的对比ΔΣ调制器150对比地说明本实施例的ΔΣ调制器100的效果。另外，在图8中，针对与图7所示的结构相同的部分，附加同一符号而省略其说明。将从无源积分器的差动输出Vo+、Vo-侧观察到的采样电容器Cs以及积分电容器Cf的有效的电容分别设为Cs(eff)、Cf(eff)。
设为对比ΔΣ调制器150具有位于最终级的对比无源积分器152。对比无源积分器152与本实施例的ΔΣ调制器100的无源积分器102不同，不具有连接在比较器的反转输入端子与非反转输入端子之间(即，无源积分器102的差动输出端子之间)的积分电容器，而具有2个积分电容器Cfcp、Cfcn。积分电容器Cfcp连接于比较器的反转输入端子与输入共模电位Vcm的基准端子154之间。另外，积分电容器Cfcn连接于比较器的非反转输入端子与输入共模电位Vcm的基准端子156之间。
在本实施例的无源积分器102和对比Δ调制器150的对比无源积分器152中，在采样阶段中，在从差动输出Vo+、Vo-侧观察时，采样电容器Csp、Csn这2个元件都被串联连接。在该情况下，采样电容器Csp、Csn的有效电容Cs(eff)是这些采样电容器Csp、Csn的串联合成电容，通过各采样电容器Csp、Csn的电容值的倒数的总和的倒数提供。
如果作为各采样电容器Csp、Csn的电容值，Csp＝Csn＝Cs0成立，则在无源积分器102以及对比无源积分器152中，有效电容Cs(eff)都如下式(11)所示，成为一对采样电容器Csp、Csn的电容值Cs0的1/2倍。
Cs(eff)＝1/((1/Csp)+(1/Csn))
＝(1/2)·Cs0…(11)
另一方面，在本实施例的无源积分器102和对比无源积分器152中，在积分阶段中，电路的连接相互不同，所以从差动输出Vo+、Vo-侧观察到的积分电容器Cf的有效电容Cf(eff)相互不同。
在对比无源积分器152中，在积分阶段中，在从差动输出Vo+、Vo-侧观察时，积分电容器Cfcp、Cfcn被串联连接。因此，如果作为各积分电容器Cfcp、Cfcn的电容值而Cfcp＝Cfcn＝Cfc0成立，则从差动输出Vo+、Vo-侧观察到的积分电容器Cf的有效电容Cf(eff)如下式(12)所示，成为一对积分电容器Cfcp、Cfcn的电容值Cfc0的1/2倍。
Cf(eff)＝1/((1/Cfcp)+(1/Cfcn))
＝(1/2)·Cfc0…(12)
另外，在无源积分器102中，在积分阶段中，在从差动输出Vo+、Vo-侧观察时，积分电容器Cfd1、Cfd2被并联连接。因此，如果作为各积分电容器Cfd1、Cfd2的电容值而Cfd1＝Cfd2＝Cfd0成立，则从差动输出Vo+、Vo-侧观察到积分电容器Cf的有效电容Cf(eff)如下式(13)所示，成为一对积分电容器Cfd1、Cfd2的电容值Cfc0的和(2倍)。
Cf(eff)＝Cfd1+Cfd2＝2·Cfd0…(13)
即，在比较了积分电容器由相互相同的元件面积并且相同的元件数构成的本实施例的ΔΣ调制器100和对比ΔΣ调制器150的情况下，在本实施例的ΔΣ调制器100中，从差动输出Vo+、Vo-侧观察到的无源积分器102的积分电容器Cf的有效电容Cf(eff)相对对比ΔΣ调制器150中的有效电容Cf(eff)实质上成为4倍。
无源积分器即使由全差动电路构成，通过等价地增大积分电容器Cf的电容值相对采样电容器Cs的电容值之比(＝Cf/Cs)，能够减小积分器泄漏。在本实施例的无源积分器102和对比无源积分器152中，如果忽略寄生电容等，则积分器泄漏都等于积分器的输出/输入增益。在该情况下，对比无源积分器152的积分器泄漏如下式(14)所示，本实施例的无源积分器102的积分器泄漏如下式(15)所示。
(1-c)＝(1/2)·Cs0/((1/2)·Cs0+(1/2)·Cfc0)＝Cs0/(Cs0+Cfc0)…(14)
(1-c)＝(1/2)·Cs0/((1/2)·Cs0+2·Cfd0)＝Cs0/(Cs0+4·Cfd0)…(15)
因此，根据本实施例的无源积分器102，为了实现相同的积分器泄漏，只要将积分电容器的电容值相比于对比无源积分器152设为1/4就足够了。即，相比于对比无源积分器152，能够将积分器泄漏以及积分器增益抑制得较小，特别在Cs0<<Cfc0＝Cfd0成立时，能够用相同的尺寸的积分电容器将积分器泄漏抑制为大致1/4。因此，根据本实施例的ΔΣ调制器100，相比于对比无源积分器152，能够通过约4倍的积分电容器的面积效率降低积分器泄漏以及积分增益，能够实现电路装置的小型化。
另外，在上述第2实施例中，采样电容器Csp、Csn相当于权利要求书中记载的“一对采样电容器”，积分电容器Cfd、Cfd1、Cfd2相当于权利要求书中记载的“积分电容器”。
但是，在上述第2实施例中，在比较器的反转输入端子与非反转输入端子之间(即，无源积分器102的差动输出端子之间)连接积分电容器Cfd1、Cfd2，但也可以如图9所示，在无源积分器200的差动输出端子之间连接积分电容器Cfd1、Cfd2，并且，进而在该无源积分器200的差动输出端子的各个与共模之间连接电容器，即，也可以在无源积分器200的反转输出端子(比较器44的反转输入端子)与共模(基准端子202)之间连接电容器Cfcp，并且在无源积分器200的非反转输出端子(比较器44的非反转输入端子)与共模(基准端子204)之间连接电容器Cfcn。另外，向基准端子202、204都输入预定的共模电位Vcm。
在上述变形例的无源积分器200中，电容器Cfcp、Cfcn具有使无源积分器的输出的共模电位稳定化的作用。一般，集成电路中形成的电容器在下部电极与基板(衬底)之间存在几十％的寄生电容，所以能够使共模电位某种程度稳定化，但通过进一步追加连接上述电容器Cfcp、Cfcn，能够使该共模电位的稳定性进一步提高。另外，如果在该无源积分器200中，Cfcp＝Cfcn＝Cfc0成立，则积分器泄漏(1-c)如下式(16)所示。因此，根据上述无源积分器200，相比于上述第2实施例的无源积分器102，能够将积分器泄漏以及积分器增益抑制得更小。
(1-c)＝Cs0/(Cs0+4·Cfd0+Cfc0)…(16)
另外，在上述第2实施例中，用对模拟输入电位Vin+、Vin-进行采样的采样电容器Csp、Csn，兼作根据量化器的输出对各积分器反馈加减运算基准电压Vref的D/A变换器。但是，本发明不限于此，也可以如图10以及图11所示，针对各积分器的每一个，与采样电容器Csp、Csn独立地，设置对基准电位vref+、Vref-进行采样的基准电压用采样电容器Crefp、Crefn(在前级的有源SC积分器300、400中为基准电压用采样电容器Cref1p、Cref1n，以及在后一级的无源积分器302、402中为基准电压用采样电容器Cref2p、Cref2n)。
另外，在图10以及图11中，前级的有源SC积分器300、400的采样电容器是Cs1p、Cs1n，积分电容器是Cf1p、Cf1n，差动输出是Vo1+、Vo1-。另外，后一级的无源积分器302、402的采样电容器是Cs2p、Cs2n，积分电容器是Cfd1、Cfd2，差动输出是Vo2+、Vo2-。
在图10所示的变形例的结构中，在采样阶段中，基准电压用采样电容器Crefp、Crefn连接到被输入作为基准电位Vref+与基准电位Vref-的中点的基准电压用共模电位Vrefcm的端子，所以进行该共模电位Vrefcm的采样。另一方面，在积分阶段中，根据比较器输出选择性地连接到被输入基准电位Vref+的端子和被输入基准电位Vref-的端子，所以将基准电位Vref+、Vref-作为基准，将基准电压用采样电容器Crefp、Crefn中积蓄的与基准电压用共模电位Vrefcm对应的电荷转送到积分电容器Cf(具体而言，Cf1p、Cf1n、Cfd1、Cfd2)，从而进行积分。
另外，在图11所示的变形例的结构中，不使用图10所示的变形例的结构中使用的基准电压用共模电位Vrefcm，根据比较器输出，在采样阶段和积分阶段之间切换基准电压用采样电容器Crefp、Crefn的连接。根据上述变形例，与图10所示的变形例不同，能够去掉基准电压用共模电位Vrefcm。另外，基准电压Vref(＝(Vref+)-(Vref-))被设为2倍而进行加减运算，所以在输入换算中，基准电压等价地成为2·(Cref/Cs)·Vref。
另外，在图11所示的变形例的结构中，在前级的有源SC积分器400中设置电容器Cos1p、Cos1n。该电容器Cos1p、Cos1n在积分阶段中，介于运算放大器404的差动输入端子与采样电容器Cs1p、Cs1n以及基准电压用采样电容器Cref1p、Cref1n之间。另外，在采样阶段中，在输入共模电位Vicm与运算放大器输出Voi+、Voi-之间与积分电容器Cf1p、Cf1n串联连接。根据上述变形例，通过电容器Cos1p、Cos1n的存在，能够消除电路偏置，所以能够使有源SC积分器400在维持高增益的差动输出的电压范围内动作。
实施例3
但是，在ΔΣ型A/D变换器中，在作为模拟输入电位Vin而施加了一定的有理数(u＝x/y)附近的DC值时，ΔΣ调制器输出周期性的序列，从而有可能发生不期望的周期信号(闲音)。关于该闲音，特别，在一次、二次的比较低次的ΔΣ调制器中，在作为模拟输入电位Vin施加了“0”、“1/2”、“1/3”那样的简单的有理数值的附近的DC值时易于产生，并且，在有积分器泄漏的无源积分器中易于发生。如果闲音具有的频率成分包含于模拟输入电位Vin的信号频带内，则无法在位于ΔΣ调制器的后一级的数字滤波器中去除该闲音，产生信噪比(SNR；Signal-to-NoiseRatio)恶化等特性降低。
在最终级设置了无源积分器的ΔΣ型A/D变换器中，为了降低上述闲音，考虑(a)通过减小无源积分器的积分器泄漏而得到更接近理想的噪声整形特性、(b)使用更高次的ΔΣ调制器。但是，为了在无源积分器中减小积分器泄漏，需要将积分电容器设计得极其大，所以在上述(a)的手法中，无源积分器占据大的芯片面积，导致高成本。另外，在上述(b)的手法中，积分器的级数比较多，所以电路规模增大，导致高成本。
图12示出本发明的第3实施例的ΔΣ调制器500的框图。另外，图12示出二次的ΔΣ调制器500。另外，在图12中，针对与图2所示的结构相同的部分，附加同一符号而省略或者简化其说明。本实施例的ΔΣ调制器500具有与在上述第1或者第2实施例中示出的ΔΣ调制器10、100等相同的结构，并且通过进行预定的常数设计来实现。
在本实施例中，如式(20)所示，ΔΣ调制器500以使对向第1积分器18_1的反馈D/A变换器22的量化间隔(Quantization Interval)Vinterval乘以各积分器18_1～18_n的增益之积(a1×a2×…×an)而得到的结果成为量化器20的输入换算热噪声的有效值Vcomp(rms；root-mean-square)的32倍以下的方式，实施常数设计。特别，在量化器20是由单一的比较器构成的1比特量化器，且D/A变换器22根据该量化器20的输出而以(+Vref)和(-Vref)切换输出的情况下，以满足式(21)的方式，实施常数设计。其原因为，在该情况下，Vinterval＝(+Vref)-(-Vref)＝2·Vref成立。
(a1×a2×…×an)Vinterval≤32·Vcomp(rms)…(20)
(a1×a2×…×an)·(2·Vref)≤32·Vcomp(rms)…(21)
以下，在本实施例的ΔΣ调制器500中，说明进行上述常数设计的理由。另外，设为ΔΣ调制器500是二次的ΔΣ调制器，量化器20是1比特量化器。
在构成量化器的比较器电路中，存在偏置、电路元件噪声等各种误差主要原因。如果通过减小最终级的无源积分器的增益，其输出信号振幅以及量化器的量化间隔成比例地变小，则由该输出信号振幅和该量化间隔决定的量化误差(以下称为量化噪声)成为接近量化器的比较器电路的误差的水平，该误差对ΔΣ调制器的特性造成影响。比较器电路的主要的误差主要原因根据输入换算特性被分类为偏置、迟滞(hysteresis)、作为低频噪声的闪烁噪声、以及作为白噪声的热噪声。以下，针对这些分类的每一个，考察对ΔΣ调制器的影响。
[偏置]
一般，利用CMOS电路的比较器有时具有几十毫伏特程度的偏置。在量化器是1比特量化器的情况下，即使比较器具有DC性的偏置误差，最终级的无源积分器的输出以及前级的有源SC积分器的输出在DC上仅偏移校正该偏置误差的量，所以只要前级的有源SC积分器具有容许该校正量的充分大的输出振幅范围，则偏置不会对ΔΣ调制器的输入-输出特性造成影响。
[迟滞]
一般，如果在比较动作前对电路内部进行复位之后使用详述的锁存比较器，则比较器电路的迟滞充分变小，并非在通常的设计中成为问题的量。因此，迟滞不会对ΔΣ调制器的输入-输出特性造成影响。
[闪烁噪声]
MOS晶体管的闪烁噪声那样的低频噪声的成分，通过ΔΣ调制器的噪声整形特性被大幅衰减。在前级具有有源SC积分器的二次以上的ΔΣ调制器中，通过噪声整形特性，信号频带成分被大幅衰减。因此，闪烁噪声不会对ΔΣ调制器的输入-输出特性造成影响。
[热噪声]
热噪声是频谱均匀的随机的噪声，其振幅通过有效值rms(root-mean-square:均方根)表示。CMOS锁存比较器的热噪声有效值通常比较地小至几百微伏特(即使大，也是几毫伏特以下)。在比较器的热噪声振幅比量化噪声充分小的情况下，热噪声对ΔΣ调制器的输入-输出特性造成的影响小。但是，如果积分器增益降低而量化噪声变小，比较器的热噪声振幅相对地成为无法忽略的水平，则热噪声对ΔΣ调制器的输入-输出特性造成的影响增大。
关于比较器电路的输入部的热噪声，与量化噪声同样地，通过ΔΣ调制器实施噪声整形而衰减，但在远大于量化噪声的振幅中，信噪比SNR恶化。或者，如果前级的有源积分部的输出振幅增大而超过运算放大器的正常动作范围，则ΔΣ调制器的线性、噪声特性也有时降低。另一方面，在比较器电路的热噪声振幅处于一定的范围内的情况下，通过该热噪声作为高频脉动(dither)发挥功能，产生降低闲音的效果。
此处，量化器的量化噪声与量化间隔大致成比例。关于量化器的输入(最终级的积分器的输出)中的量化间隔，能够考虑为对连接到最前级的积分器(第1积分器)的反馈D/A变换器的量化间隔Vinterval乘以各积分器增益之积(a1×a2×…×an)而得到的结果。
实际上，为了通过比较器电路的微小的自热噪声而产生闲音降低效果，需要以将量化噪声降低至微小水平的方式，将积分器增益之积(a1×a2×…×an)设定得较小。另外，在二次ΔΣ调制器中，如果过于降低前级的积分器增益a1，则该级中的噪声仅通过直至前级积分器为止的一次噪声整形效果而被衰减，所以该前级的积分器的输出信号振幅变小而信噪比SNR降低。因此，为了减小积分器增益之积(a1×a2×…×an)，需要将最终级的积分器增益a2设定得充分小。
相对于此，本实施例的ΔΣ调制器500具有与在上述第1或者第2实施例中示出的ΔΣ调制器10、100等相同的结构。即，在前级的有源SC积分器18_1中，无需将积分器增益以及信号振幅都降低而实现几乎无积分器泄漏的理想的积分器，所以能够确保充分的噪声整形特性以及信噪比SNR。另外，在后一级(最终级)的无源积分器18_2中，如上所述，能够通过增大(Cf/Cs)比而将积分器泄漏以及积分器增益都充分降低。
另外，在ΔΣ调制器500中，即使对量化器20的比较器电路施加了热噪声，该热噪声与量化噪声同样地被进行噪声整形而衰减，所以只要该热噪声在不超过量化噪声的条件范围内，则能够得到降低闲音的效果。
进而，如果本实施例的ΔΣ调制器500的无源积分器如上述第2实施例所示，是由全差动电路构成的无源积分器，则能够以与以往相比约4倍的面积效率实现积分电容器，不仅能够高效地降低积分器泄漏，而且能够高效地降低积分器增益。因此，能够以小芯片面积实现抑制了闲音的ΔΣ调制器。
图13示出图12所示的ΔΣ调制器500中的、输入换算热噪声的有效值Vcomp(rms)相对量化器20的量化间隔Vinterval的每个比的、表示最终级的无源积分器18_2的积分器泄漏(1-c)和闲音振幅的关系的仿真结果。图14是将图12所示的ΔΣ调制器500中的、输入换算热噪声的有效值Vcomp(rms)相对量化器20的量化间隔Vinterval之比被固定为1/32时的、表示最终级的无源积分器18_2的积分器泄漏(1-c)和闲音振幅的关系的仿真结果与无输入换算热噪声的情况比较了的图。图15示出图12所示的ΔΣ调制器500中的输入换算热噪声的有效值Vcomp(rms)＝0成立时的表示闲音波形的时间变化的仿真结果。另外，图16示出图12所示的ΔΣ调制器500中的输入换算热噪声的有效值Vcomp(rms)被固定为预定值时的表示闲音波形的时间变化的仿真结果。
另外，图13所示的仿真结果是指，使前级的有源SC积分器18_1的增益a1成为“1”、使最终级的无源积分器18_2的增益a2成为“1”、使从D/A变换器22向最终级的无源积分器18_2的增益b成为“2”、作为模拟输入电位Vin而施加零附近(例如，-0.0005·Vref～+0.0005·Vref)的DC值、作为内部噪声对量化器20的输入施加与比较器自热噪声相当的白色噪声之后，作为ΔΣ调制器500的后一级的数字滤波器而使用256采样移动平均滤波器的三级级联连接，并且，使该量化器20的输入换算热噪声的有效值Vcomp(rms)分别变化为量化噪声Vinterval(＝2·Vref)的零倍(即不施加)、1/32倍、1/16倍、1/8倍、3/16倍以及1/4倍时的结果。
根据该图13所示的仿真结果示出以下情况。在未对量化器20施加热噪声时，闲音振幅与最终级的无源积分器18_2的积分器泄漏(1-c)大致成比例。如果对量化器20施加热噪声并使该热噪声逐渐增大，则在有效值Vcomp(rms)≤(1/64)·Vinterval成立的范围内，在闲音振幅中未发现太显著的变化，但如果使热噪声大到其以上，则闲音振幅开始降低，而且，在Vcomp(rms)≥(1/32)·Vinterval成立的范围内，闲音振幅大幅降低。另外，在该条件下，量化器20的输入换算热噪声的有效值Vcomp(rms)为量化间隔Vinterval的1/8～1/4倍，包含闲音的噪声振幅(peak-to-peak)成为最小。
另外，图14所示的仿真结果是，在使前级的有源SC积分器18_1的增益a1成为“1”、使从D/A变换器22向最终级的无源积分器18_2的增益b成为“2”、将量化器20的输入换算热噪声的有效值Vcomp(rms)固定为量化噪声Vinterval(＝2·Vref)的1/32倍之后，使最终级的无源积分器18_2的增益a2伴随积分器泄漏(1-c)成比例地变化了的情况(a2＝(1/2)·(1-c))的结果。
根据该图14所示的仿真结果示出以下情况。如果降低最终级的无源积分器18_2的积分器泄漏(1-c)，则闲音振幅变小，但在量化器20的输入换算热噪声是零的情况下，该闲音振幅与该积分器泄漏(1-c)成比例地变小。另一方面，在存在量化器20的输入换算热噪声的情况下，进一步地，随着该积分器泄漏(1-c)减小，最终级的无源积分器18_2的增益a2成比例地降低，所以作为整体，闲音加速地变小(比较器电路的自热噪声所致的闲音降低效果)。
进而，图15以及图16所示的仿真结果是，使二次的ΔΣ调制器的模拟输入电位Vin成为(1/4000)·Vref、使前级的有源SC积分器18_1的增益a1成为“1/2”、使最终级的无源积分器18_2的增益a2成为“1/35”、使从D/A变换器22向最终级的无源积分器18_2的增益b成为“1”、使最终级的无源积分器18_2的积分器泄漏(1-c)成为“2/35”，并且作为ΔΣ调制器500的后一级的数字滤波器而使用了256采样移动平均滤波器的三级级联连接时的结果。另外，图15所示的仿真结果是使量化器20的输入换算热噪声的有效值Vcomp(rms)成为零时的结果。进而，图16所示的仿真结果是使量化器20的输入换算热噪声的有效值Vcomp(rms)成为(1/8)·(a1·a2)·(2·Vref)＝(1/8)·(1/70)·(2·Vref)时的结果。
根据该图15以及图16所示的仿真结果可知，在向量化器20输入了热噪声的情况下，相比于未输入的情况，闲音振幅被较小地抑制为1/3以下。
在本实施例中，关于ΔΣ调制器500，如上所述，以使对向第1积分器18_1的反馈D/A变换器22的量化间隔Vinterval乘以各积分器18_1～18_n的增益之积(a1×a2×…×an)而得到的结果成为量化器20的输入换算热噪声的有效值Vcomp(rms；root-mean-square)的32倍以下的方式(以使上述式(20)成立的方式)，实施常数设计。特别，在量化器20是由单一的比较器构成的1比特量化器、且D/A变换器22根据该量化器20的输出而以(+Vref)和(-Vref)切换输出的情况下，以使式(21)成立的方式，实施常数设计。
例如，在如图3所示的二次的ΔΣ调制器的结构中，向第1积分器18_1的量化器20(比较器44)的量化间隔Vinterval是Vref(＝(Vref+)-(Vref-))，第1积分器18_1的增益a1是(Cs1/Cf1)，并且，第2积分器18_2的增益a2是(Cs2/Cf2)。因此，在该结构中，依照(a1·a2)·Vinterval≤32·Vcomp(rms)，以使下式(22)成立的方式，进行电路设定。
Cs1/Cf1)·(Cs2/Cf2)·Vref≤32·Vcomp(rms) …(22)
另外，如图10所示，在二次的ΔΣ调制器的结构中，Cs1p＝Cs1n(＝Cs10)、Cref1p＝Cref1n(＝Cref10)、Cf1p＝Cf1n(＝Cf10)、Cs2p＝Cs2n(＝Cs20)、Cref2p＝Cref2n(＝Cref20)、Cfd1＝Cfd2(＝Cfd0)成立。另外，在该结构中，在无源积分器18_2由全差动电路构成、量化器20是由单一的比较器44构成的1比特量化器、D/A变换器22根据该量化器20的输出而以(+Vref)和(-Vref)切换输出的情况下，在向第1积分器18_1的比较器44的量化间隔Vinterval是2·Vref、并且与采样电容器Cs独立地设定基准电压用采样电容器Cref的情况下，基准电压Vref通过模拟输入电位Vin换算成为(Cref/Cs)倍。
Vinterval＝2·(Cref10/Cs10)·Vref
a1＝(Cs10/Cf10)
a2＝Cs20/(Cs20+Cref20+4·Cfd0)
因此，在图10所示的二次的ΔΣ调制器的结构中，依照(a1·a2)·Vinterval≤32·Vcomp(rms)，以使下式(23)成立的方式，进行电路设定。其中，Vref＝(Vref+)-(Vref-)成立。
(Cs10/Cf10)·(Cs20/(Cs20+Cref20+4·Cfd0))·(2·(Cref10/Cs10)·Vref)＝(Cref10/Cf10)·(Cs20/(Cs20+Cref20+4·Cfd0))·(2·Vref)≤32·Vcomp(rms)…(23)
例如，在Cref10/Cf10＝1/2、Vref＝256mV以及Vcomp(rms)＝0.5mV成立时，将第2积分器(最终级的无源积分器)18_2的增益a2设定为“1/16”以下即可。
根据上述ΔΣ调制器500的结构，能够高效地降低闲音。因此，能够将最终级的无源积分器18_2的积分电容器的电容值设定为比仅根据积分器泄漏(1-c)而理论上预测的电容值更小，所以不需要准备尺寸极其大的积分电容器，能够进一步降低芯片尺寸以及成本。另外，根据ΔΣ调制器500的结构，无需为了降低闲音而设置专用的高频脉动发生施加电路。因此，能够实现能够高效地抑制闲音的ΔΣ调制器，能够实现电路规模、成本的削减。
因此，根据具备本实施例的ΔΣ调制器500的ΔΣ型A/D变换器，能够以小芯片面积实现A/D变换的宽频带/高分辨率。
另外，在量化器20是由单一的比较器44构成的1比特量化器的情况下，比较器44仅判定并输出正/负中的某一个，所以即使最终级的无源积分器18_2的积分电容器具有非线性性，仍维持ΔΣ调制器的线性性。因此，作为最终级的无源积分器18_2的积分电容器，能够使用栅极酸化膜MOS电容器、PN结电容器等电容/面积效率高的电容器，能够以小芯片面积实现高效的ΔΣ调制器。
但是，在上述第1～第3实施例中，将ΔΣ调制器中的最终级的无源积分器设为通过由开关和电容器构成的开关电容器电路构成的无源SC积分器，但本发明不限于此，也可以设为将电容器置换为电阻的无源RC积分器。
另外，在上述第1～第3实施例中，主要使用了级联连接了2个积分器的二次ΔΣ调制器，但还能够应用于级联连接了3个以上的积分器的三次以上的ΔΣ调制器。
另外，在上述第1～第3实施例中，ΔΣ调制器具备级联连接的多个积分器、和与最终级的积分器(无源积分器)的输出连接的唯一一个量化器。但是，如图17所示，也可以将本发明应用于ΔΣ调制器600具备级联连接的多个(n个)积分器、与位于最终级的第n积分器(无源积分器)602的前级的第(n-1)积分器(有源SC积分器)604的输出连接的第1量化器606、以及与位于最终级的积分器(无源积分器)602的输出连接的第2量化器608，并且将两个量化器606、608的输出用作ΔΣ调制器600的输出Dout1、Dout2的MASH(Multi StageNoise Shaping：多级噪声整形)方式的ΔΣ调制器。在上述变形例中，也能够得到与上述实施例同样的效果。
进而，在上述第1～第3实施例中，将使用了放大电路和开关电容器电路的有源SC积分器18_1设为位于最终级的无源积分器18_2、102的前级，但本发明不限于此，也可以位于最终级的无源积分器18_2、102的前第二级或前第二级以前。即，使有源SC积分器18_1位于至少最终级的无源积分器18_2、102的前一级以及该前一级以前即可。另外，该“最终级的无源积分器的前一级以及该前一级以前”是包括“最终级的前一级即最终级的紧前面”的概念。

Claims (13)

1.一种ΔΣ调制器，具备级联连接的多个积分器，所述积分器由全差动电路构成，该全差动电路的输入以及输出都被差动构成，该ΔΣ调制器的特征在于，
位于最终级的所述积分器是如下的无源积分器：不使用放大电路，具有积分电容器和一对采样元件，所述一对采样元件对差动输入信号的每一个进行采样，所述积分电容器连接于差动输出端子之间，被转送充入到所述一对采样元件中的电荷，并且，
位于最终级的前一级以及该前一级之前的所述积分器是使用了放大电路和开关电容器电路的有源SC积分器。
2.根据权利要求1所述的ΔΣ调制器，其特征在于，
各积分器的每一个通过交替重复第1动作阶段和第2动作阶段而进行积分运算，所述第1动作阶段对输入信号进行采样而对采样元件充电，所述第2动作阶段将被充入到所述采样元件中的电荷转送给积分电容器而进行加法积分。
3.根据权利要求2所述的ΔΣ调制器，其特征在于，
所述有源SC积分器在所述第2动作阶段中将所述采样元件连接到放大电路的输入端子而进行积分运算，并且在所述第1动作阶段中将所述采样元件从所述放大电路的输入端子断开并将该放大电路的输出端子连接到下级的所述积分器的所述采样元件。
4.根据权利要求1至3中的任意一项所述的ΔΣ调制器，其特征在于，
所述无源积分器的所述积分电容器包括并联连接在差动输出端子之间的、具有相同电容值的2个电容器。
5.根据权利要求1至3中的任意一项所述的ΔΣ调制器，其特征在于，
具备连接在所述无源积分器的差动输出端子的每一个与共模之间的稳定化电容器。
6.根据权利要求1至3中的任意一项所述的ΔΣ调制器，其特征在于，具备：
差分信号生成器，生成表示模拟输入信号与反馈信号的差分的差分信号；
积分单元，包括所述多个积分器，对所述差分信号进行放大而输出；
量化器，将所述积分单元的输出信号与规定阈值比较并量化；以及
D/A变换器，对所述量化器的输出信号进行数字-模拟变换而输出所述反馈信号。
7.根据权利要求6所述的ΔΣ调制器，其特征在于，
所述量化器包括对所述无源积分器的输出信号进行量化的最终级用量化器、以及对所述有源SC积分器的输出信号进行量化的前级用量化器。
8.根据权利要求6所述的ΔΣ调制器，其特征在于，
对连接到位于最前级的所述积分器的所述D/A变换器的量化间隔乘以各积分器的增益之积而得到的值是所述量化器的输入换算热噪声的有效值的32倍以下。
9.一种ΔΣ调制器，具备：
差分信号生成器，生成表示模拟输入信号与反馈信号的差分的差分信号；
积分单元，包括级联连接的多个积分器，对所述差分信号进行放大而输出；
量化器，将所述积分单元的输出信号与规定阈值比较并量化；以及
D/A变换器，对所述量化器的输出信号进行数字-模拟变换而输出所述反馈信号，
所述ΔΣ调制器的特征在于，
位于最终级的所述积分器是不使用放大电路的无源积分器，并且 位于最终级的前一级以及该前一级之前的所述积分器是使用了放大电路以及开关电容器电路的有源SC积分器，
并且，所述量化器在所述无源积分器中的稳定动作完成之后、所述有源SC积分器中的稳定动作完成之前，开始该无源积分器的输出信号的量化。
10.根据权利要求9所述的ΔΣ调制器，其特征在于，
所述量化器包括对所述无源积分器的输出信号进行量化的最终级用量化器、以及对所述有源SC积分器的输出信号进行量化的前级用量化器。
11.根据权利要求9或10所述的ΔΣ调制器，其特征在于，
对连接到位于最前级的所述积分器的所述D/A变换器的量化间隔乘以各积分器的增益之积而得到的值是所述量化器的输入换算热噪声的有效值的32倍以下。
12.一种ΔΣ调制器，具备：
差分信号生成器，生成表示模拟输入信号与反馈信号的差分的差分信号；
积分单元，包括级联连接的多个积分器，对所述差分信号进行放大而输出；
量化器，将所述积分单元的输出信号与规定阈值比较并量化；以及
D/A变换器，对所述量化器的输出信号进行数字-模拟变换而输出所述反馈信号，
所述ΔΣ调制器的特征在于，
位于最终级的所述积分器是不使用放大电路的无源积分器，并且位于最终级的前一级以及该前一级之前的所述积分器是使用了放大电路以及开关电容器电路的有源SC积分器，
并且，对连接到位于最前级的所述积分器的所述D/A变换器的量化间隔乘以各积分器的增益之积而得到的值是所述量化器的输入换算热噪声的有效值的32倍以下。
13.一种ΔΣ型A/D变换器，其特征在于，具备：
权利要求1至12中的任意一项所述的ΔΣ调制器；以及
数字滤波器，对所述ΔΣ调制器的输出信号进行数字滤波处理。
CN201280072416.3A 2012-04-19 2012-04-19 Δς调制器以及δς型a/d变换器 Expired - Fee Related CN104247272B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/060619 WO2013157127A1 (ja) 2012-04-19 2012-04-19 Δς変調器及びδς型ａ／ｄ変換器

Publications (2)

Publication Number Publication Date
CN104247272A CN104247272A (zh) 2014-12-24
CN104247272B true CN104247272B (zh) 2017-06-13

Family

ID=49383109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280072416.3A Expired - Fee Related CN104247272B (zh) 2012-04-19 2012-04-19 Δς调制器以及δς型a/d变换器

Country Status (5)

Country Link
US (1) US9136867B2 (zh)
EP (1) EP2840715A4 (zh)
JP (1) JP5754550B2 (zh)
CN (1) CN104247272B (zh)
WO (1) WO2013157127A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2930851B1 (en) * 2014-04-09 2018-09-12 Ams Ag Capacitance-to-digital converter and method for providing a digital output signal
US9411987B2 (en) * 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
JP6156339B2 (ja) 2014-11-26 2017-07-05 トヨタ自動車株式会社 Δς変調器
US10128866B2 (en) * 2015-10-16 2018-11-13 Sony Semiconductor Solutions Corporation Fast current mode sigma-delta analog-to-digital converter
JP6643709B2 (ja) * 2016-01-12 2020-02-12 オンキヨー株式会社 信号変調回路
US10061415B2 (en) * 2016-06-30 2018-08-28 Synaptics Incorporated Input device receiver with delta-sigma modulator
KR102653887B1 (ko) * 2017-01-31 2024-04-02 삼성전자주식회사 가변 피드백 이득을 갖는 델타 변조기, 이를 포함하는 아날로그-디지털 변환기 및 통신 장치
JP6753330B2 (ja) * 2017-02-15 2020-09-09 株式会社デンソー Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器
US10162467B2 (en) * 2017-03-08 2018-12-25 Cypress Semiconductor Corporation Ratiometric mutual-capacitance-to-code converter
IT201700045616A1 (it) * 2017-04-27 2018-10-27 St Microelectronics Srl Circuito per il trattamento di segnali, dispositivo sensore ed apparecchiatura corrispondenti
JP7074446B2 (ja) * 2017-09-28 2022-05-24 エイブリック株式会社 Δς変調器
JP6616485B2 (ja) * 2017-12-26 2019-12-04 旭化成エレクトロニクス株式会社 デルタシグマ変調器およびデルタシグマ変換器
CN108063608B (zh) * 2018-01-31 2021-04-09 上海贝岭股份有限公司 无源采样网络的高速比较器
US10511323B1 (en) * 2018-09-26 2019-12-17 Apple Inc. Loop filter initialization technique
JP7183724B2 (ja) * 2018-10-04 2022-12-06 株式会社デンソー Ｄ／ａ変換回路およびａ／ｄ変換回路
JP7124653B2 (ja) * 2018-11-13 2022-08-24 株式会社デンソー Δς変調器、δς変調型ａ／ｄ変換器およびインクリメンタルδς変調型ａ／ｄ変換器
EP3739761A4 (en) * 2019-03-12 2021-11-17 Shenzhen Goodix Technology Co., Ltd. ANALOG-DIGITAL CONVERTER AND ASSOCIATED CHIP
CN110166054A (zh) * 2019-05-08 2019-08-23 上海大学 一种不接入时钟信号的σ-δ调制器
US11063602B1 (en) * 2020-02-05 2021-07-13 Analog Devices International Unlimited Company Switched capacitor circuits
JP7458215B2 (ja) 2020-03-17 2024-03-29 日清紡マイクロデバイス株式会社 デルタシグマａｄｃ回路
US11442578B2 (en) * 2020-08-31 2022-09-13 Cypress Semiconductor Corporation Ratio-metric multi-sensing convertor
US11444635B2 (en) * 2020-10-02 2022-09-13 Texas Instruments Incorporated Delta sigma modulator
CN113029207B (zh) * 2021-03-17 2022-06-28 上海睿奈电子科技有限公司 一种高灵敏和可配置的传感器驱动和信号处理集成电路
US11467693B1 (en) * 2021-08-06 2022-10-11 Cypress Semiconductor Corporation Impedance sensing methods
US11621722B2 (en) 2021-08-27 2023-04-04 Analog Devices, Inc. Multi quantizer loops for delta-sigma converters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994774A (en) * 1988-02-19 1991-02-19 U.S. Philips Corporation Integrated low-pass filter arrangement
US6653967B2 (en) * 2001-02-27 2003-11-25 Asahi Kasei Microsystems Co., Ltd. Fully differential sampling circuit
JP2006191168A (ja) * 2004-12-28 2006-07-20 Sharp Corp スイッチング増幅回路
JP2009260605A (ja) * 2008-04-16 2009-11-05 Toyota Motor Corp Δς変調器及びδς型ａｄ変換器
CN101779518A (zh) * 2007-07-16 2010-07-14 高通股份有限公司 用于在通信系统中解决导频伪随机噪声码冲突的方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683150B2 (ja) * 1987-02-26 1994-10-19 日本電信電話株式会社 量子化器
US5870048A (en) * 1997-08-13 1999-02-09 National Science Council Oversampling sigma-delta modulator
US6445331B1 (en) * 2001-08-14 2002-09-03 National Semiconductor Corporation Apparatus and method for common-mode regulation in a switched capacitor circuit
US7768433B2 (en) 2007-07-16 2010-08-03 Qualcomm Incorporated Dynamic slew rate control based on a feedback signal
US7564389B1 (en) * 2008-05-13 2009-07-21 Texas Instruments Incorporated Discrete-time, single-amplifier, second-order, delta-sigma analog-to-digital converter and method of operation thereof
US8106809B2 (en) * 2009-05-12 2012-01-31 Qualcomm Incorporated Sigma-delta converters and methods for analog-to-digital conversion
US7924194B2 (en) * 2009-08-27 2011-04-12 Texas Instruments Incorporated Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding
JP2011101247A (ja) 2009-11-06 2011-05-19 Rohm Co Ltd Δς型アナログデジタル変換器およびそれを用いた電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994774A (en) * 1988-02-19 1991-02-19 U.S. Philips Corporation Integrated low-pass filter arrangement
US6653967B2 (en) * 2001-02-27 2003-11-25 Asahi Kasei Microsystems Co., Ltd. Fully differential sampling circuit
JP2006191168A (ja) * 2004-12-28 2006-07-20 Sharp Corp スイッチング増幅回路
CN101779518A (zh) * 2007-07-16 2010-07-14 高通股份有限公司 用于在通信系统中解决导频伪随机噪声码冲突的方法和装置
JP2009260605A (ja) * 2008-04-16 2009-11-05 Toyota Motor Corp Δς変調器及びδς型ａｄ変換器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A Third-Order 9-Bit 10-MHz CMOS Modulator With One Active Stage";Ramy Yousry 等;《IEEE Transactions on Circuits and Systems I: Regular Papers》;20081031;第55卷(第9期);第2470页第1栏第1段-第2472页第1栏最后1段，第2475页第1栏最后1段-第2476页第2栏第3段，附图2-5,13-14 *

Also Published As

Publication number Publication date
US9136867B2 (en) 2015-09-15
JP5754550B2 (ja) 2015-07-29
EP2840715A1 (en) 2015-02-25
EP2840715A4 (en) 2015-06-03
WO2013157127A1 (ja) 2013-10-24
US20150102951A1 (en) 2015-04-16
JPWO2013157127A1 (ja) 2015-12-21
CN104247272A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104247272B (zh) Δς调制器以及δς型a/d变换器
Yao et al. Low-power low-voltage sigma-delta modulators in nanometer CMOS
US7102557B1 (en) Switched capacitor DAC
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
CN104467841B (zh) A/d转换系统
US10581453B1 (en) Precision current-to-digital converter
CN103312333A (zh) 适用于Sigma-Delta ADC电路的零点优化积分器电路
US9419643B2 (en) Delta sigma modulator
US9628101B1 (en) Methods and apparatus for an analog-to-digital converter
CN103312334B (zh) 适用于Sigma-Delta ADC电路的积分器电路
CN111669177B (zh) 一种模数转换器
CN203278797U (zh) 零点优化积分器电路
Prasad et al. A 120db 300mw stereo audio a/d converter with 110db thd+ n
TW201025275A (en) LCD source driver
CN116260467A (zh) 一种应用于高精度低功耗模数转换器的调制器
CN203278793U (zh) 积分器电路
CN101621298A (zh) 一种能提高信噪比的δ-σ调制器
JP2020174303A (ja) Ｄａ変換装置
TWI527366B (zh) Eliminating Memory Effects of Separating Operational Amplifier Sharing Technology Circuits
Kareppagoudr et al. Switched-Capacitor Integrator with Slew-Rate Enhancement and Low Distortion
US20170250703A1 (en) Analog to digital converters with oversampling
Sabouhi et al. A 60-µW, 98-dB SNDR and 100-dB Dynamic Range Continuous Time Delta Sigma Modulator for Biological Signal Processing in 0.18-µm CMOS
Xiong et al. A Continuous-Time Sigma-Delta Modulator With Continuous-Time Delay-Based Integrator
LAAJIMI et al. Design of A high performance low-power consumption discrete time Second order Sigma-Delta modulator used for Analog to Digital Converter
KR101691714B1 (ko) 능동 저항을 포함하는 필터 및 이를 이용하는 용량성 마이크로 가속도 센서의 시그마 델타 변조기 리플 평활 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170613

Termination date: 20200419