CN104246991A - 晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法 - Google Patents

晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法 Download PDF

Info

Publication number
CN104246991A
CN104246991A CN201380012136.8A CN201380012136A CN104246991A CN 104246991 A CN104246991 A CN 104246991A CN 201380012136 A CN201380012136 A CN 201380012136A CN 104246991 A CN104246991 A CN 104246991A
Authority
CN
China
Prior art keywords
wafer
end effector
etching
gate valve
conveying chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380012136.8A
Other languages
English (en)
Inventor
柳基龙
朴生万
内山昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rorze Systems Corp
Original Assignee
Rorze Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rorze Systems Corp filed Critical Rorze Systems Corp
Publication of CN104246991A publication Critical patent/CN104246991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种晶片蚀刻系统和使用该晶片蚀刻系统的晶片蚀刻方法，所述晶片蚀刻系统和晶片蚀刻方法能够平稳地制造和输送薄晶片。本发明包括：晶片磨削装置，所述晶片磨削装置用于机械蚀刻晶片；对准器，所述对准器用于将来自晶片磨削装置的蚀刻晶片对准；干蚀刻装置，所述干蚀刻装置用于再次蚀刻通过对准器对准的晶片；晶片输送装置，所述晶片输送装置用于在对准器与干蚀刻装置之间输送晶片；和贴带装置，所述贴带装置用于在具有由干蚀刻装置完成蚀刻的晶片上执行贴带。

Description

晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法
技术领域
本发明涉及一种晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法，并且更具体而言，涉及下述的一种晶片蚀刻系统，所述晶片蚀刻系统通过在传统的晶片磨削器与贴带装置之间串联地安装干蚀刻室和输送室能够平稳地制造和输送薄晶片，所述贴带装置连接到用于保护和运送晶片的保护带并连接到用于切割晶片的带。
背景技术
电子装置的小型化和高功能性应该通过集成电路的制造工艺来支持，并且薄晶片的制造工艺基本上是为了该目的而需要的。
通常，为了将晶片的厚度减小到30μm或者更薄，首先执行机械方法中的磨削电路板背面的背面磨削工序，并且执行化学机械抛光(CMP)工序以减小晶片的厚度。
然而，所述方法不仅具有由于机械接触和摩擦热造成晶片破裂、翘曲和热损坏的问题，而且在施加小撞击时还具有造成破裂的表面残余应力。
此外，随着晶片的厚度减小，诸如晶片运送、过程复杂等的问题会引起制造成本的增加。
因此，正在研发下述方法，根据该方法，在保护膜以特定厚度(即，100μm至200μm)连接到晶片的具有电路的表面的同时执行机械磨削，然后执行干刻蚀以减小厚度。
根据通常的干刻蚀工序，在几豪托(mTorr)至几百豪托的低压力下使用为CxFy气体或SxFy气体的主反应气体和为N2、Ar、O2等的副气体的等离子源被应用于上部区域，并且几十KHz至GHz的RF功率单独地施加到下部夹头，以产生引起化学反应的等离子，从而执行晶片刻蚀工序。
然而，通过传统设备执行的上述蚀刻工序为低压力工序，使得对厚晶片的蚀刻速度低，而降低生产率。
另外，用于使晶片非常薄的蚀刻工序中的一个重要因素是蚀刻工序中产生的高温。在传统的蚀刻工序中，为了冷却在所述工序中被加热的晶片，使用静电夹头(ESC)。在该蚀刻工序中，用于冷却晶片的技术在每一个工序中的指标均不同，使得对于每一个晶片蚀刻设备应用不同的夹头设计。
传统地，夹头具有圆盘形状，所述圆盘形状具有多个沟槽或者具有多个孔，以经由沟槽或多孔施加氦气，以便冷却加热的晶片。
另一方面，当通过将RF功率施加到传统夹头上产生等离子时，存在在晶片与微小多孔或沟槽之间的空间中产生不希望有的等离子的问题，从而频繁损坏晶片。
另外，与厚晶片不同，在薄晶片的情况下，使用起模针夹紧和松开的传统方法会导致局部损坏问题。
此外，当输送晶片时，存在晶片翘曲或下陷而使得晶片的输送更加困难的问题。
发明内容
[本发明的目的]
因此，本发明的目的是提供一种晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法，所述晶片蚀刻系统能够完成贴带过程，以使得具有贴附有保护膜的集成电路的晶片的背面被机械磨削之后容易输送，并将晶片输送到等离子蚀刻设备，且蚀刻晶片以使晶片更薄。
本发明的另一个目的是提供一种晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法，所述晶片蚀刻系统能够运送具有厚度减薄的磨削晶片，以便在输送磨削后的晶片时不会损坏磨削的晶片。
[技术方案]
根据本发明的晶片蚀刻系统可以包括：晶片磨削装置，所述晶片磨削装置机械蚀刻晶片；对准器，所述对准器对准通过晶片磨削装置蚀刻的晶片；干蚀刻装置，所述干蚀刻装置再次蚀刻通过对准器对准的晶片；晶片输送装置，所述晶片输送装置在对准器与干蚀刻装置之间输送晶片；贴带装置，所述贴带装置对通过干蚀刻装置蚀刻的晶片执行贴带工序，使得晶片蚀刻系统能够在消除机械蚀刻所产生的残留在晶片中的应力的同时减小晶片的厚度。
另一方面，干蚀刻装置可以包括：加工室，所述加工室能够快速地保持真空状态；第一闸阀，所述第一闸阀被构造成打开和关闭要连接到晶片输送装置的加工室；夹头，所述夹头安装在加工室中以支承通过晶片输送装置输送的晶片；等离子装置，所述等离子装置连接到加工室，以快速蚀刻由夹头支承的大面积的晶片。夹头可以包括：被构造成施加静电的静电部件；冷却气体提供部件，所述冷却气体提供部件通过贯穿静电部件的冷却气孔提供冷却气体；真空形成部件，所述真空形成部件被构造成通过冷却气孔形成真空；开/关阀，所述开/关阀被构造成被打开/关闭，以将冷却气体提供部件和真空形成部件连接到冷却气孔；调节阀，所述调节阀调节真空形成部件的真空度并调节冷却气体提供部件的冷却气体的量。夹头还可以包括掩模环和升降装置，所述掩模环用于在晶片在通过贴带装置完成贴带之后被干蚀刻时保护贴附于晶片的UV带，所述升降装置使掩模环升起和下降。
另一方面，等离子装置可以包括第一等离子单元和第二等离子单元，所述第一等离子单元与加工室相连接以将高压的第一股蚀刻气体投入加工室中，以便快速地蚀刻具有大面积的晶片，所述第二等离子单元与加工室相连接以将低压的第二股蚀刻气体投入加工室中，以便消除晶片的应力并获得晶片所需的粗糙度。
另一方面，晶片输送装置可以包括：快速保持真空状态的输送室；第二闸阀，所述第二闸阀打开或关闭输送室；输送臂，所述输送臂安装在输送室中以输送晶片；和末端执行器，所述末端执行器连接到能够附着晶片的输送臂的端部。在这种情况下，末端执行器可以为粘附式末端执行器，所述粘附式末端执行器上具有以规则图案散布的胶粘剂。另外，末端执行器可以为能够施加静电的静电式末端执行器。此外，末端执行器可以为粘附式/静电式末端执行器，所述末端执行器能够施加静电和其上具有以规则图案散布的胶粘剂。晶片输送装置可以还包括防止晶片落下装置，所述防止晶片落下装置安装在输送室中，以用于防止晶片在形成真空时从末端执行器掉落。
根据本发明的通过晶片蚀刻设备进行的晶片蚀刻方法包括以下步骤：首先通过晶片磨削装置磨削晶片；将晶片输送到对准器；通过晶片输送装置的末端执行器附着晶片；将附着到末端执行器的晶片输送到输送室中；关闭第二闸阀以将输送室抽成真空；当输送室的真空状态变得等于加工室的真空状态时打开第一闸阀，以将输送室中的晶片输送到加工室内的夹头上；通过将静电施加到夹头并通过真空形成部件形成真空将晶片与末端执行器分离；关闭第一闸阀以使加工室形成高度真空以蚀刻晶片；当完成蚀刻时，将被蚀刻的晶片附着到末端执行器；打开第一闸阀和第二闸阀以将晶片输送到对准器；和将晶片输送到贴带装置以执行贴带。
另一方面，用于蚀刻在其上通过贴带装置完成贴带的晶片的晶片蚀刻方法包括以下步骤：首先通过晶片磨削装置磨削晶片；将晶片输送到对准器；将晶片输送到贴带装置以执行贴带；将具有带的晶片输送到对准器并由晶片输送装置的末端执行器附着晶片；将附着到末端执行器的晶片输送到输送室中；关闭第二闸阀以将输送室抽成真空；当输送室的真空状态变得等于加工室的真空状态时打开第一闸阀，以将输送室中的晶片输送到加工室内的夹头上；通过将静电施加到夹头并通过真空形成部件形成真空将晶片与末端执行器分离；降低掩模环以用于保护晶片上的贴带部分；关闭第一闸阀以使加工室形成高度真空以蚀刻晶片；当完成蚀刻时升起掩模环；将被蚀刻的晶片附着到末端执行器；和打开第一闸阀和第二闸阀以将晶片输送到对准器。
[有益效果]
根据所述晶片蚀刻系统和所述晶片蚀刻方法，晶片在晶片磨削之后通过线上自动化系统被输送到输送室，输送到加工室以进行干蚀刻，并然后再次输送到输送室以被运送到晶片安装器，从而增加生产率。
此外，磨削工序中产生的表面残余应力在干蚀刻期间通过使用等离子被消除，以增强表面强度并预先防止晶片破裂。
根据用于晶片输送的粘性夹头，晶片的所有表面粘附到粘性夹头以被输送，从而可防止在晶片通过传统方法输送时产生的晶片翘曲和晶片下陷，其中在所述传统方法中，晶片的下表面被升起并输送。
此外，根据静电夹头，输送到腔室时由于表面污染造成的误夹持被最小化，并且由于施加较低电压，因此晶片电路损坏被最小化。
另外，蚀刻具有框架的晶片的晶片蚀刻方法可防止输送时出现晶片翘曲和晶片的下陷，并且在蚀刻时通过贴附在框架与晶片之间的带的张力减小晶片变形，使得将晶片装载到夹头上时晶片变形所引起的静电力减小可被预先检测到。
附图说明
图1是显示根据本发明实施例的晶片蚀刻系统的整个结构的示意图；
图2是显示根据本发明实施例的晶片蚀刻系统的粘附式末端执行器的视图；
图3是显示根据本发明实施例的晶片蚀刻系统的静电式末端执行器的视图；
图4是显示根据本发明实施例的晶片蚀刻系统的由粘附式末端执行器和静电式末端执行器组成的混合式末端执行器的视图；
图5是根据本发明实施例的晶片蚀刻系统的夹头的结构的视图；
图6是显示根据本发明实施例的晶片蚀刻系统的具有掩模环的夹头的结构的视图；以及
图7是显示根据本发明实施例的晶片蚀刻系统中的晶片输送装置的输送工序的视图。
具体实施方式
本发明可以具体表现为许多不同形式，并且在下文中参照附图更充分地说明本发明，在附图中显示本发明的示例性实施例。然而，本发明不应该被解释为限于在此所述的实施例，而应该理解本发明包括在本发明的概念和技术内的所有变形、等效形式或替换形式。
数字术语，例如“第一”、“第二”等，可以用作用于指示不同结构元件的顺序号数，然而，结构元件不应该受限于所述术语。术语仅用于将一个结构元件与另一个结构元件区别开。例如，如果不超出范围，则第一结构元件也可被命名为第二结构元件，这同样适用于曾被命名为第一结构元件的第二结构元件。
本申请中使用的术语仅用于说明具体的实施例，而不意指限制本发明。除非以其它方式明确说明，否则术语“一种”、“一”和“所述”均表示“一个或多个”。术语“包括”、“包含”等指示申请中的部件、数字、过程、结构元件、零件和组合部件，并且应该理解为不排除一个或多个不同的部件、数字、过程、结构元件、零件和组合部件。
如果没有做不同限定，则在下文中说明的包括技术或学术术语的所有术语具有本领域技术人员所理解的相同含义。
如果没有清楚地限定，则传统词典中限定的术语应该被解释为具有与相关技术领域中理解的含义相同的含义，并且不应该被理想地或者超过常规地来理解。
在下文中将说明本发明的实施例。
图1是显示根据本发明实施例的晶片蚀刻系统的整个结构的示意图。
参照图1，根据本发明实施例的晶片蚀刻系统包括晶片磨削装置100、对准器200、干蚀刻装置300、晶片输送装置400和贴带装置500。
磨削装置100通过背面磨削工序将750μm厚的晶片的背面磨削成具有几十μm至几百μm的厚度。该厚度使由机械磨削工序中施加到晶片的物理力所产生的晶片的破裂、翘曲等问题最小化并可防止晶片损坏。
对准器200对准通过磨削装置蚀刻的晶片。在传统方法中，晶片通过对准器被输送到贴带装置500。
干蚀刻装置300蚀刻已被磨削的晶片，使所术晶片变得更薄。干蚀刻装置300包括加工室310、第一闸阀320、夹头330和等离子装置340。加工室310与干式泵和涡轮泵相连接，以用于快速达到真空并在蚀刻晶片时保持真空。所述加工室310可以实现快速保持真空。当晶片被输送到加工室中时，第一闸阀320打开，而在晶片被蚀刻时关闭以保持加工室300的真空。
图2是显示根据本发明实施例的晶片蚀刻系统的夹头的结构的视图。图3为根据本发明实施例的具有晶片蚀刻系统的带掩模环的夹头的结构的视图。
参照视图，夹头330安装在加工室310内，以分离和支撑输送的晶片。接着，夹头330可以在干蚀刻工序期间紧固晶片。为了紧固晶片，本发明使用静电夹头，所述静电夹头包括能够产生静电的静电部件。另外，所述夹头可支撑晶片并水平地紧固晶片，并且所述夹头包括冷却气体提供部件331和真空形成部件332，所述冷却气体提供部件331用于在完成蚀刻时通过冷却气体冷却晶片，所述真空形成部件332用于使晶片与末端执行器容易分离。当连接到末端执行器的晶片位于夹头上时，真空形成部件332可以通过用于真空抽吸空气的压力将晶片与末端执行器分离。
另一方面，当如图3所示使用具有连接有框架的晶片时，框架和带部分通过使用为基于陶瓷的材料的掩模环350来保护，以用于防止蚀刻过程中出现电弧并防止烧伤带。掩模环350通过掩模环升降装置350被升高，并且在具有框架的晶片位于夹头上之前处于向上状态，而当具有框架的晶片位于夹头上时，掩模环350下降以保护框架和带部分。
等离子装置340通过使用等离子快速蚀刻夹头上的晶片。等离子装置340包括第一等离子单元341和第二等离子单元342，所述第一等离子单元与加工室相连接以将高压的第一股蚀刻气体投入加工室310中，以便大面积地快速蚀刻晶片，所述第二等离子单元与加工室310相连接以将低压的第二股-蚀刻气体投入加工室310中，以便消除晶片的应力并获得晶片需要的粗糙度。
晶片输送装置400将在对准器200中对准的晶片输送到干蚀刻装置300。晶片输送装置400包括输送室410、第二闸阀420、输送臂430和末端执行器440。输送室410与加工室连接，输送室410还连接到干式泵，并且输送室410包括第二闸阀，以在将晶片输送到腔室中之后将腔室抽成真空。输送臂430安装在输送室410中以输送晶片。能够吸取晶片的末端执行器440连接到输送臂430的端部。末端执行器440形成为使得末端执行器440能够附着晶片，以用于在没有损坏的情况下输送具有薄厚度的晶片。末端执行器440可以以各种方法输送晶片。
图4是显示根据本发明实施例的晶片蚀刻系统的粘附式末端执行器的视图。图5是显示根据本发明实施例的晶片蚀刻系统的静电式末端执行器的视图。图6是显示根据本发明实施例的晶片蚀刻系统的由粘附式末端执行器和静电式末端执行器组成的混合式末端执行器的视图。
参照图4，具有以规则图案散布以用于贴附晶片的胶粘剂的粘附式末端执行器可以用作末端执行器440。通过胶粘剂贴附到粘附式末端执行器的要输送的晶片放置在加工室内的夹头上。粘附式末端执行器的胶粘剂可以形成为具有突起的图案并水平地贴附到末端执行器。粘附式末端执行器的胶粘剂可以由聚氨酯橡胶、硅橡胶等形成。
对于另一个示例，参照图5，静电式末端执行器可以用作末端执行器440，产生静电的静电部件442连接到所述静电式末端执行器。静电式末端执行器将±极施加到静电零件以产生静电，并且晶片通过静电被附着以进行输送。
对于又一个示例，参照图6，由粘附式末端执行器和静电式末端执行器组成的混合式末端执行器可以用作末端执行器。胶粘剂以规则图案粘附于产生静电的静电末端执行器以用于增强贴附，使得可以获得更稳定的输送。
另一方面，如图7中所示，晶片输送装置400还可以包括防止晶片掉落装置450。防止晶片掉落装置450安装在输送室中，并且可防止晶片从夹头掉落，同时使输送室为真空。防止晶片落下装置450可以具有圆柱形形状，并且可防止在输送臂430输送末端执行器440以将末端执行器设置在防止晶片掉落装置450上和腔室被抽至真空之后由于压力变化引起晶片掉落。
贴带装置500对通过干蚀刻装置蚀刻的晶片进行贴带。
在下文中，将根据本发明实施例的晶片蚀刻系统的工序作如下说明。
晶片蚀刻系统的工序包括：首先通过晶片磨削装置磨削晶片；将晶片输送到对准器；通过晶片输送装置的末端执行器附着晶片；将附着到末端执行器的晶片输送到输送室中；关闭第二闸阀以将输送室抽成真空；当输送室的真空状态变得等于加工室的真空状态时打开第一闸阀，以将输送室中的晶片输送到加工室内的夹头上；通过将静电施加到夹头并通过真空形成部件形成真空将晶片与末端执行器分离；关闭第一闸阀以使加工室形成高度真空以蚀刻晶片；当完成蚀刻时，将已蚀刻的晶片附着到末端执行器；打开第一闸阀和第二闸阀以将晶片输送到对准器；和将晶片输送到贴带装置以执行贴带。
另一方面，蚀刻连接有框架的晶片的方法包括：首先通过晶片磨削装置磨削晶片；将晶片输送到对准器；将晶片输送到贴带装置以执行贴带；将贴有带的晶片输送到对准器并通过晶片输送装置的末端执行器附着晶片；将附着到末端执行器的晶片输送到输送室中；关闭第二闸阀以将输送室抽成真空；当输送室的真空状态变得等于加工室的真空状态时打开第一闸阀，以将输送室中的晶片输送到加工室内的夹头上；通过将静电施加到夹头并通过真空形成部件形成真空将晶片与末端执行器分离；关闭第一闸阀以使加工室形成高度真空以蚀刻晶片；当完成蚀刻时升起掩模环；将被蚀刻的晶片附着到末端执行器；以及打开第一闸阀和第二闸阀以将晶片输送到对准器。
如上所述，晶片蚀刻可以被分成如下情况，即，仅有晶片设置在加工室中以被蚀刻；和附着有UV或其它粘合带的晶片设置在加工室中以被蚀刻。利用连接框架的加工方法是一种用于防止晶片翘曲和用于在输送的同时防止下陷的方法，而晶片翘曲是形成薄晶片中的问题。
在真空下执行晶片的输送，并且粘附式末端执行器或静电式末端执行器用作仅在输送薄晶片时用于输送的末端执行器。当输送连接有框架的晶片时，使用仅用于框架输送的机器人。
当通过使用粘附式末端执行器将晶片装载到加工室中的静电夹头上时，静电夹持表面的冷却气孔形成真空，并且在这种情况下，腔室中的真空高于晶片与冷却气孔之间的真空。另一方面，当通过使用粘附式末端执行器将晶片从加工室中的静电夹头松开时，气体被提供到冷却气孔，以使在静电夹头离开时留下的静电夹持表面的粘住现象最小化。
当通过使用静电式末端执行器将晶片装载到加工室内的静电夹头上时，静电夹持表面的冷却气孔形成真空，静电夹头被关掉，并且在这种情况下，腔室中的真空高于晶片与冷却气孔之间的真空。另一方面，当通过使用静电式末端执行器将晶片从加工室内的静电夹头松开时，气体被提供到冷却气孔，以使在静电夹头离开时留下的静电夹持表面的粘住现象最小化。静电式末端执行器被驱动并在低于加工室中的夹头的电压的电压下使用。
在晶片具有框架的情况下，框架和带部分通过使用陶瓷掩模环而被保护，以便在蚀刻工序期间防止电弧和带烧伤。在晶片具有框架的情况下，机器人臂支撑框架以移动晶片。
根据所述晶片蚀刻系统和所述晶片蚀刻工序，晶片在晶片磨削之后通过线上自动化系统被输送到输送室，输送到加工室以进行干蚀刻，并然后再次输送到输送室以被运送到晶片安装器，从而增加生产率。
此外，磨削工序中产生的表面残余应力在干蚀刻期间通过使用等离子被消除，以增强表面强度并防止晶片预先破裂。
根据用于晶片输送的粘性夹头，晶片的所有表面粘附到粘性夹头以被输送，从而可防止在晶片通过传统方法输送时产生的晶片翘曲和晶片下陷，其中在所述传统方法中，晶片的下表面被升起并输送。
此外，根据静电夹头，输送到腔室时由于表面污染造成的误夹持被最小化，并且由于施加较低电压，因此晶片电路损坏被最小化。
另外，蚀刻具有框架的晶片的晶片蚀刻工序可防止输送时出现晶片翘曲和晶片的下陷，并且在蚀刻时通过贴附在框架与晶片之间的带的张力减小晶片变形，使得预先检测到将晶片装载到夹头上时晶片变形所引起的静电力的减小。
在说明书中，关于优选实施例说明本发明。然而，对本领域的技术人员显而易见的是在不背离如下所述的权利要求中说明的本发明的精神或保护范围的情况下可以对本发明做出各种变形和改变。

Claims (11)

1.一种晶片蚀刻系统，所述晶片蚀刻系统能够在消除机械蚀刻所产生的残留在晶片中的应力的同时减小晶片的厚度，所述晶片蚀刻系统包括：
晶片磨削装置，所述晶片磨削装置机械蚀刻晶片；
对准器，所述对准器对准通过所述晶片磨削装置蚀刻的晶片；
干蚀刻装置，所述干蚀刻装置再次蚀刻通过所述对准器对准的晶片；
晶片输送装置，所述晶片输送装置在所述对准器与所述干蚀刻装置之间输送晶片；
贴带装置，所述贴带装置对通过所述干蚀刻装置蚀刻的晶片执行贴带工序。
2.根据权利要求1所述的晶片蚀刻系统，其中，所述干蚀刻装置包括:
加工室，所述加工室能够快速保持真空状态；
第一闸阀，所述第一闸阀被构造成打开和关闭要连接到晶片输送装置的加工室；
夹头，所述夹头安置在加工室内，用以支承通过晶片输送装置输送的晶片；
等离子装置，所述等离子装置连接到加工室，以快速蚀刻由夹头支承的大面积的晶片。
3.根据权利要求2所述的晶片蚀刻系统，其中，所述夹头包括：
静电部件，所述静电部件被构造成施加静电；
冷却气体提供部件，所述冷却气体提供部件通过贯穿所述静电部件的冷却气孔提供冷却气体；
真空形成部件，所述真空形成部件被构造成通过所述冷却气孔形成真空；
开/关阀，所述开/关阀被构造成打开/关闭，以将所述冷却气体提供部件和所述真空形成部件连接到所述冷却气孔；
调节阀，所述调节阀调节所述真空形成部件的真空度并调节所述冷却气体提供部件的冷却气体的量。
4.根据权利要求3所述的晶片蚀刻系统，其中，所述夹头包括：
掩模环，所述掩模环用于在晶片在由所述贴带装置完成贴带之后被干蚀刻时保护贴附于晶片的UV带；
升降装置，所述升降装置使所述掩模环升起和下降。
5.根据权利要求2所述的晶片蚀刻系统，其中，所述等离子装置包括：
第一等离子单元，所述第一等离子单元与所述加工室相连接以将高压的第一股蚀刻气体投入所述加工室中，以便快速蚀刻具有大面积的晶片；
第二等离子单元，所述第二等离子单元与所述加工室相连接以将低压的第二股蚀刻气体投入所述加工室中，以便消除晶片的应力并获得晶片所需的粗糙度。
6.根据权利要求1所述的晶片蚀刻系统，其中，所述晶片输送装置包括：
输送室，所述输送室快速保持真空状态；
第二闸阀，所述第二闸阀打开或关闭所述输送室；
输送臂，所述输送臂安装在所述输送室中以输送晶片；
末端执行器，所述末端执行器连接到所述输送臂的端部，所述末端执行器上具有以规则图案散布的胶粘剂。
7.根据权利要求1所述的晶片蚀刻系统，其中，所述晶片输送装置包括：
输送室，所述输送室快速保持真空状态；
第二闸阀，所述第二闸阀打开或关闭所述输送室；
输送臂，所述输送臂安装在所述输送室中以输送晶片；
末端执行器，所述末端执行器连接到所述输送臂的端部，所述末端执行器能够施加静电。
8.根据权利要求1所述的晶片蚀刻系统，其中，所述晶片输送装置包括：
输送室，所述输送室快速保持真空状态；
第二闸阀，所述第二闸阀打开或关闭所述输送室；
输送臂，所述输送臂安装在所述输送室中以输送晶片；
末端执行器，所述末端执行器连接到所述输送臂的端部，所述末端执行器能够附着晶片，并且其中能够施加静电的所述末端执行器上具有以规则图案散布的胶粘剂。
9.根据权利要求6所述的晶片蚀刻系统，其中，所述晶片输送装置还包括：
防止晶片落下装置，所述防止晶片落下装置安装在所述输送室中，以用于防止晶片在形成真空时从所述末端执行器掉落。
10.一种晶片蚀刻方法，包括以下步骤：
首先通过晶片磨削装置磨削晶片；
将晶片输送到对准器；
通过晶片输送装置的末端执行器附着晶片；
将附着于所述末端执行器的晶片输送到输送室中；
关闭第二闸阀以将所述输送室抽成真空；
当所述输送室的真空状态变得等于加工室的真空状态时，打开第一闸阀以将所述输送室中的晶片输送到所述加工室中的夹头上；
通过将静电施加到所述夹头并通过真空形成部件形成真空将晶片与所述末端执行器分离；
关闭所述第一闸阀以使所述加工室形成高度真空以蚀刻晶片；
当完成蚀刻时，将已蚀刻的晶片附着到所述末端执行器；
打开所述第一闸阀和所述第二闸阀，以将晶片输送到所述对准器；和
将晶片输送到贴带装置以执行贴带。
11.一种晶片蚀刻方法，包括以下步骤：
首先通过晶片磨削装置磨削晶片；
将晶片输送到对准器；
将晶片输送到贴带装置以执行贴带；
将具有带的晶片输送到所述对准器，并通过晶片输送装置的末端执行器附着晶片；
将附着于所述末端执行器的晶片输送到输送室中；
关闭第二闸阀以将所述输送室抽成真空；
当所述输送室的真空状态变得等于加工室的真空状态时，打开第一闸阀以将所述输送室中的晶片输送到所述加工室中的夹头上；
通过将静电施加到所述夹头并通过真空形成部件形成真空将晶片与所述末端执行器分离；
降低掩模环以用于保护晶片上的贴带部分；
关闭所述第一闸阀以使所述加工室形成高度真空以蚀刻晶片；
当蚀刻完成时，升起所述掩模环；
将蚀刻的晶片附着到所述末端执行器；
打开所述第一闸阀和所述第二闸阀，以将晶片输送到所述对准器。
CN201380012136.8A 2012-11-30 2013-07-09 晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法 Pending CN104246991A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0138084 2012-11-30
KR1020120138084A KR101372805B1 (ko) 2012-11-30 2012-11-30 웨이퍼 식각 시스템 및 이를 이용한 웨이퍼 식각 공정
PCT/KR2013/006076 WO2014084472A1 (ko) 2012-11-30 2013-07-09 웨이퍼 식각 시스템 및 이를 이용한 웨이퍼 식각 공정

Publications (1)

Publication Number Publication Date
CN104246991A true CN104246991A (zh) 2014-12-24

Family

ID=50648284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380012136.8A Pending CN104246991A (zh) 2012-11-30 2013-07-09 晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法

Country Status (5)

Country Link
US (1) US20150262854A1 (zh)
JP (1) JP2015532782A (zh)
KR (1) KR101372805B1 (zh)
CN (1) CN104246991A (zh)
WO (1) WO2014084472A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6319687B2 (ja) * 2014-05-26 2018-05-09 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
JP6399435B2 (ja) * 2014-05-26 2018-10-03 パナソニックＩｐマネジメント株式会社 プラズマ処理方法及び装置
US10515834B2 (en) 2015-10-12 2019-12-24 Lam Research Corporation Multi-station tool with wafer transfer microclimate systems
JP6812264B2 (ja) * 2017-02-16 2021-01-13 東京エレクトロン株式会社 真空処理装置、及びメンテナンス装置
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
US10665494B2 (en) * 2018-01-31 2020-05-26 Applied Materials, Inc. Automated apparatus to temporarily attach substrates to carriers without adhesives for processing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
US20060130967A1 (en) * 2004-12-17 2006-06-22 Disco Corporation Wafer machining apparatus
KR20070121394A (ko) * 2006-06-22 2007-12-27 세메스 주식회사 기판 냉각 챔버 및 방법, 그리고 상기 챔버를 구비하는플라즈마 처리장치 및 방법
CN101114592A (zh) * 2006-07-27 2008-01-30 三洋电机株式会社 半导体装置及其制造方法
CN101546724A (zh) * 2008-03-28 2009-09-30 东京毅力科创株式会社 静电卡盘及其制造方法
WO2009127738A1 (en) * 2008-04-18 2009-10-22 Electro Scientific Industries, Inc. A method of dicing wafers to give high die strength
KR20110055977A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
KR20120086093A (ko) * 2011-01-25 2012-08-02 로체 시스템즈(주) 정전척 및 이를 갖는 기판 가공 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008894A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 멀티 챔버를 구비한 반도체 제조 장비
KR101099605B1 (ko) * 2010-05-24 2011-12-29 피에스케이 주식회사 반도체 소자 제조 장치 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
US20060130967A1 (en) * 2004-12-17 2006-06-22 Disco Corporation Wafer machining apparatus
KR20070121394A (ko) * 2006-06-22 2007-12-27 세메스 주식회사 기판 냉각 챔버 및 방법, 그리고 상기 챔버를 구비하는플라즈마 처리장치 및 방법
CN101114592A (zh) * 2006-07-27 2008-01-30 三洋电机株式会社 半导体装置及其制造方法
CN101546724A (zh) * 2008-03-28 2009-09-30 东京毅力科创株式会社 静电卡盘及其制造方法
WO2009127738A1 (en) * 2008-04-18 2009-10-22 Electro Scientific Industries, Inc. A method of dicing wafers to give high die strength
KR20110055977A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
KR20120086093A (ko) * 2011-01-25 2012-08-02 로체 시스템즈(주) 정전척 및 이를 갖는 기판 가공 장치

Also Published As

Publication number Publication date
JP2015532782A (ja) 2015-11-12
KR101372805B1 (ko) 2014-03-19
US20150262854A1 (en) 2015-09-17
WO2014084472A1 (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
CN104246991A (zh) 晶片蚀刻系统和使用所述晶片蚀刻系统的晶片蚀刻方法
US8153475B1 (en) Back-end processes for substrates re-use
EP2534677B1 (en) Thin wafer carrier
US9039867B2 (en) Method for detaching a semiconductor chip from a foil
JP5705873B2 (ja) 自動熱スライド剥離装置
KR101770009B1 (ko) 기판 분리 방법, 반도체 장치의 제조 방법, 기판 분리 장치, 로드 락 장치 및 기판 접합 장치
TWI731482B (zh) 掩模支撐模板、掩模金屬膜支撐模板、掩模支撐模板的製造方法及框架一體型掩模的製造方法
GB2502303A (en) Method of handling a substrate using a pressure variance
US20020026931A1 (en) Semiconductor manufacturing equipment
CN102754199A (zh) 用于薄晶片处理的可移动真空载具
KR20150053775A (ko) 얇은 기판들을 위한 포터블 정전 척 캐리어
KR20070059994A (ko) 서포트 플레이트의 첩합수단과 첩합장치, 및 서포트플레이트의 첩합방법
JP2000208447A (ja) 半導体製造装置及び半導体装置の製造方法
KR102220348B1 (ko) 웨이퍼 분리 장치
JP2012507147A (ja) 高温シート取扱システムおよび方法
KR102544886B1 (ko) 정전 척
JP2009094147A (ja) 半導体ウエハ保持装置
TWI354325B (zh)
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
US9281225B2 (en) Substrate processing apparatus and substrate processing method
US20080092360A1 (en) Thin semiconductor chip pickup apparatus and method
US20230134997A1 (en) Method And System For Transferring Alignment Marks Between Substrate Systems
CN110385527A (zh) 框架一体型掩模的制造装置
KR101334816B1 (ko) 기판 접합 장치 및 그 동작 방법
JP6135113B2 (ja) 基板貼合装置、基板貼合方法および基板貼合プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224