CN104240770A - 半导体装置及测试方法 - Google Patents

Abstract

本发明涉及能检测熔丝的切断不良的半导体装置及其测试方法。本发明在对互补型熔丝的输出端施加具有第1电压或第2电压的测试电压之后，在停止施加该测试电压的状态下，判定来自互补型熔丝的输出端的输出数据与期望值是否一致，将该判定结果作为测试结果进行输出，其中，所述互补型熔丝包括：在一端施加第1电压，而且其另一端成为输出端的第1熔丝；以及在一端施加第2电压，其另一端与上述输出端连接的第2熔丝。

Description

半导体装置及测试方法

技术领域

本发明涉及将熔丝（fuse）作为存储元件来使用的半导体装置及其测试方法。

背景技术

将熔丝作为非易失性存储元件来使用的半导体装置在不断增加。在这样的熔丝的切断方法中，有向熔丝照射激光而通过激光的光能来熔断熔丝的方法。将激光的光能调整到足以熔断熔丝的水平来进行照射。但是，由于激光的光能、照射位置的调整不完备，有可能产生切断目标以外的熔丝也被切断的切断不良。此外，还可想到由于由制造工程中的应力造成的切断、由药液等液体造成的溶断等各种原因而使目标以外的熔丝被切断的不良。于是，在使用这样的熔丝的半导体装置中，确认切断目标的熔丝完全被电切断，即，确认被正常切断成为了课题。

例如，有如下方法，即，从半导体装置外部输入熔丝被正常切断的情况下的期望值，与从熔丝读出的数据进行比较，确认是否正常完成了切断（例如，参照专利文献1）。然而，在这样的半导体装置中，在使用以串联方式连接两个熔丝、将其连接点作为输出端这样的互补型熔丝的情况下，当这两个熔丝都处于切断状态时，电源电压（以下，称为“1”）或接地电位（以下，称为“0”）都不会供给到互补型熔丝的输出端。因此，在互补型熔丝的输出端中，有时不能稳定地读出固定为“1”和“0”中的一方的值，成为不定状态。其结果是，存在如下情况，即，在出库检查时，在从互补型熔丝输出的数据与期望值偶然一致的情况下，出库试验变为合格而进行出库。在这样的半导体装置中，此后，有可能从互补型熔丝输出的数据变为与写入时的值不同的值，最坏情况下导致搭载半导体装置的设备的故障。

现有技术文献

专利文献

专利文献1：特开2012－33232号公报。

发明内容

发明要解决的课题

本发明的目的在于，提供一种能检测互补型熔丝的切断不良的半导体装置及测试方法。

用于解决课题的方案

本发明的半导体装置具有：具有至少一个互补型熔丝的熔丝电路、测试电压施加电路以及比较电路，所述互补型熔丝包括：在一端施加第1电压而且其另一端成为输出端的第1熔丝；以及在一端施加第2电压、其另一端与所述输出端连接的第2熔丝，所述测试电压施加电路在对所述互补型熔丝的输出端的每一个施加具有所述第1电压或所述第2电压的测试电压之后，停止施加所述测试电压，所述比较电路在所述测试电压施加电路停止施加所述测试电压之后，判定来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致，将该判定结果作为测试结果进行输出。

此外，本发明的半导体装置的测试方法是形成有互补型熔丝的半导体装置的测试方法，其中，所述互补型熔丝包括：在一端施加第1电压而且其另一端为输出端的第1熔丝；以及在一端施加第2电压、其另一端与所述输出端连接的第2熔丝，所述半导体装置的测试方法依次执行：在对所述互补型熔丝的输出端施加具有所述第1电压的测试电压之后，比较来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致而得到第1比较结果的第1测试顺序；以及在对所述互补型熔丝的输出端施加具有所述第2电压的测试电压之后，比较来自所述互补型熔丝的所述输出端的所述输出数据与期望值是否一致而得到第2比较结果的第2测试顺序，

在所述第1比较结果和所述第2比较结果都示出一致的情况下，输出示出是合格品的测试结果，另一方面，在所述第1或第2比较结果示出不一致的情况下，输出示出是不良的所述测试结果。

附图说明

图1是示出本发明的半导体装置的结构的一部分的框图。

图2是示出半导体装置的内部结构的电路图。

图3是示出第1测试顺序的时间图。

图4是示出第2测试顺序的时间图。

图5是示出根据本发明的其它实施例的半导体装置的结构的电路图。

具体实施方式

[实施例1]

以下，参照附图，对本发明的半导体装置的结构进行详细说明。

图1示出了作为本发明的实施例1的半导体装置5的框图。在半导体装置5中，设置有测试电压施加电路10、熔丝电路20以及比较回路30。在测试电压施加电路10中，设置有n个数据输出线Lj（j = 0，1，…， n）。另外，n是正整数。

测试电压施加电路10根据外部供给的测试开始信号，在依据测试顺序（后述）的定时，将各种测试电压（后述）施加在数据输出线Lj的每一个。此外，测试电压施加电路10在依据这样的测试顺序的定时，对比较电路30供给促使比较电路30执行比较动作的选通信号STIN。进而，测试电压施加电路10经由电压供给线N3对熔丝电路20的数据电压输入端PV1施加第1电压，例如，施加电源电压VDD，并且经由电压供给线N4对熔丝电路20的数据电压输入端PV2供给作为比第1电压低的电压的第2电压，例如，供给接地电位VSS。以下，将成为第1电压的状态称为“1”，将成为第2电压的状态称为“0”。

熔丝电路20具有以并联方式连接有担负（n+1）比特的量的存储元件的（n+1）个互补型熔丝Fj（j = 0，1，…，n）的结构。互补型熔丝Fj由以串联方式连接的1对熔丝FUj和FDj（j = 0，1，…，n）构成。即，熔丝FUj和FDj各自的一端彼此连接，其连接点成为该互补型熔丝Fj的输出端Qj（j = 0，1，…，n）。每个熔丝FUj的另一端共同连接到数据电压输入端PV1，每个熔丝FDj的另一端共同连接到数据电压输入端PV2。在熔丝电路20中，每个互补型熔丝Fj担负1比特的量的数据存储，通过只切断一对熔丝FUj、FDj中的一方的熔丝而完成“0”或“1”的数据存储。例如，在只切断FUj和FDj中的FUj的情况下，“0”的1比特的量的数据存储于互补型熔丝Fj，在只切断FUj和FDj中的FDj的情况下，“1”的1比特的量的数据存储于互补型熔丝Fj。存储在（n+1）个互补型熔丝Fj的（n+1）比特的数据作为熔丝数据FTj（j = 0，1，…，n）而分别经由上述数据输出线Lj（j = 0，1，…，n）供给到比较电路30以及使用熔丝数据FTj的各种电路（未图示）。比较电路30根据从测试电压施加电路10供给的选通信号STIN来判定上述的（n+1）比特的熔丝数据FTj的值与其期望值ETj（j = 0，1，…，n）是否一致，输出示出该判定结果的测试结果信号RES。此时，比较电路30在两者一致的情况下，输出示出熔丝电路20是“合格品”的测试结果信号RES，另一方面，在两者互不相同的情况下，输出示出熔丝电路20是“不良”的测试结果信号RES。另外，期望值ETj例如是通过内置移位寄存器（未图示）将以并行方式进行外部输入的期望值比特序列变换为串行方式而得到的。

接着，对通过上述的测试电压施加电路10和比较电路30进行的熔丝电路20的切断不良测试进行说明。

测试电压施加电路10根据经由外部端子供给的测试开始指令信号，首先，进行依据以下第1测试顺序的电压施加动作，能在期望值是“0”的情况下，对包括处于切断不良的状态的互补型熔丝Fj的熔丝电路20进行“不良”的判定。

即，测试电压施加电路10经过规定的预充电期间对所有的数据输出线Lj施加与施加在熔丝电路20的数据电压输入端PV1的第1电压相等的电压值的第1测试电压（例如，VDD）。通过施加第1测试电压，对形成在半导体上的数据输出线Lj和输出端Qj所寄生的寄生电容进行充电，数据输出线Lj上的电压值变得与第1测试电压相等。在经过该预充电期间施加第1测试电压之后，测试电压施加电路10停止对所有的数据输出线Lj施加电压。由此，熔丝电路20将与一对熔丝FUj、FDj的切断状态相应的电压，即，与所写入的数据对应的电压施加在数据输出线Lj上。在这样的状态下，测试电压施加电路10将选通信号STIN供给到比较电路30。根据选通信号STIN，比较电路30进行熔丝数据FTj的值与其期望值ETj是否一致的判定。

即，如果两者一致，比较电路30就作为在熔丝电路20中正确写入有数据而得到示出是“合格品”的第1测试结果，另一方面，如果两者不一致，比较电路30就作为在熔丝电路20中未正确写入数据而得到示出是“不良”的第1测试结果。

在此，例如，在互补型熔丝F0中正确写入有“0”的情况下，只有该互补型熔丝F0中的熔丝FU0和FD0中的FU0被切断。由此，在互补型熔丝F0中，经由熔丝FD0对输出端Q0施加第2电压（例如VSS）。因而，互补型熔丝F0读出示出与该第2电压对应的“0”的熔丝数据FT0。此外，在互补型熔丝F1中正确写入有“1”的情况下，只有该互补型熔丝F1中的熔丝FU1和FD1中的FD1被切断。由此，在互补型熔丝F1中，经由熔丝FU1对输出端Q1施加第1电压（例如VDD）。因而，互补型熔丝F1读出示出与该第1电压对应的“1”的熔丝数据FT1。

因而，如上所述，如果只有一对熔丝FUj、FDj中的一方的熔丝被切断，从互补型熔丝Fj读出的熔丝数据FTj就变得与期望值ETj相同。因而，比较电路30就会得到示出该互补型熔丝Fj是“合格品”的第1测试结果。

然而，当产生一对熔丝FUj、FDj这两者都被切断的切断不良时，互补型熔丝Fj的输出端Qj就会变成高阻抗状态，即，输出值不稳定在“0”和“1”中的一方侧的不稳定的状态。因而，当例如在将“0”写入到互补型熔丝Fn时误将熔丝FUn和FDn都切断时，在产品出库时的测试中，存在从该互补型熔丝Fn偶然读出具有与期望值ETn所示的值“0”相同的值的熔丝数据FTn的可能。因而，尽管在互补型熔丝中产生了如上所述的切断不良，但是，读出的熔丝数据FTn的值与期望值ET0所示的值“0”相同，从而做出互补型熔丝Fn是“合格品”的错误的判定。

于是，为了作为数据的写入错误而检测出如上所述的切断不良，在第1测试顺序中，在即将进行从熔丝电路20读出的熔丝数据FTj与期望值ETj的比较之前的预充电期间，对所有的数据输出线Lj施加第1电压（例如VDD）。

因而，在处于一对熔丝FUn和FDn这两者都被切断的切断不良的状态下的互补型熔丝Fn中，因为不会经由熔丝对数据输出线Ln施加电压，所以，在预充电期间之后也将保持在上述的预充电期间中对数据输出线Ln和输出端Qn的寄生电容进行充电的第1测试电压的状态。由此，处于切断不良的状态的互补型熔丝Fn在预充电期间之后也将读出作为与第1测试电压对应的数据而示出“1”的熔丝数据FTn。因而，根据在这样的预充电期间之后从测试电压施加电路10供给的选通信号STIN，比较电路30根据熔丝数据FTn的值“1”与其期望值ETn所示的“0”不一致而判定该互补型熔丝Fn为“不良”。

因而，根据上述的第1测试顺序，在对处于一对熔丝FUj和FDj这两者都被切断的切断不良的状态下的互补型熔丝Fj的期望值是“0”的情况下，能可靠地进行“不良”判定。

接着，测试电压施加电路10进行依据如下所述的第2测试顺序的电压施加动作，能在期望值是“1”的情况下，对包括处于切断不良的状态下的互补型熔丝Fj的熔丝电路20进行“不良”的判定。

即，测试电压施加电路10经过规定的预充电期间对所有的数据输出线Lj施加与施加在熔丝电路20的数据电压输入端PV2的第2电压相等的电压值的第2测试电压（例如，VSS）。通过施加第2测试电压，形成在半导体上的数据输出线Lj和输出端Qj所寄生的寄生电容进行放电，数据输出线Lj上的电压值变得与第2测试电压相等。在经过该预充电期间施加第2测试电压之后，测试电压施加电路10停止对所有的数据输出线Lj施加电压。由此，熔丝电路20在数据输出线Lj上施加与一对熔丝FUj、FDj的切断状态相应的电压，即，与所写入的数据对应的电压。在这样的状态下，测试电压施加电路10将选通信号STIN供给到比较电路30。根据选通信号STIN，比较电路30进行熔丝数据FTj的值与其期望值ETj是否一致的判定。即，如果两者一致，比较电路30就作为在熔丝电路20中正确写入有数据而得到示出是“合格品”的第2测试结果，另一方面，如果两者不一致，比较电路30就作为在熔丝电路20中未正确写入数据而得到示出是“不良”的第2测试结果。

在此，例如，在互补型熔丝F0中正确写入有“0”的情况下，只有该互补型熔丝F0中的熔丝FU0和FD0中的FU0被切断。由此，在互补型熔丝F0中，经由熔丝FD0对输出端Q0施加第2电压（例如VSS）。因而，互补型熔丝F0读出示出与该第2电压对应的“0”的熔丝数据FT0。此外，在互补型熔丝F1中正确写入有“1”的情况下，只有该互补型熔丝F1中的熔丝FU1和FD1中的FD1被切断。由此，在互补型熔丝F1中，经由熔丝FU1对输出端Q1施加第1电压（例如VDD）。因而，互补型熔丝F1读出示出与该第1电压对应的“1”的熔丝数据FT1。

可是，在第2测试顺序中，在即将进行从熔丝电路20读出的熔丝数据FTj与期望值ETj的比较之前的预充电期间，对所有的数据输出线Lj施加第2电压（例如VSS）。

因而，在处于一对熔丝FUn和FDn这两者都被切断的切断不良的状态下的互补型熔丝Fn中，因为不会经由熔丝向数据输出线Ln施加电压，所以，在预充电期间之后也将保持在上述的预充电期间对数据输出线Ln和输出端Qn的寄生电容进行充电的第2测试电压的状态。由此，处于切断不良的状态下的互补型熔丝Fn在预充电期间之后读出作为与第2测试电压对应的数据而示出“0”的熔丝数据FTn。因而，根据在这样的预充电期间之后从测试电压施加电路10供给的选通信号STIN，比较电路30根据熔丝数据FTn的值“0”与其期望值ETn所示的“1”不一致而判定该互补型熔丝Fn为“不良”。

因而，根据上述的第2测试顺序，在对处于一对熔丝FUj和FDj这两者都被切断的切断不良的状态下的互补型熔丝Fj的期望值是“1”的情况下，能可靠地进行“不良”判定。

根据上述的第1和第2测试顺序，能对处于一对熔丝FUj和FDj这两者都被切断的切断不良的状态下的互补型熔丝Fj进行“不良”判定。

于是，比较电路30判定在上述第1测试顺序中得到的第1测试结果和在上述第2测试顺序中得到的第2测试结果是否都示出与期望值一致，在两个结果都是一致的情况下，作为示出是“合格品”的测试结果信号RES进行输出，在任一方的结果示出不一致的情况下，作为示出“不良”的测试结果信号RES进行输出。

[实施例2]

图2示出了作为本发明的实施例2的半导体装置5的电路图。在半导体装置5中，设置有测试电压施加电路10、熔丝电路20以及比较电路30。

在测试电压施加电路10中，设置有倒相电路11～13、模式切换电路14、开关电路SWj（j = 0，1，2，…，n）以及作为P沟道型的MOS（Metal Oxide Semiconductor：金属氧化物半导体）晶体管（以下，称为PMOS元件）的PF。模式切换电路14例如根据来自半导体装置5的外部的测试开始指令而输出作为与测试模式的动作对应的电压的模式切换信号FL、FH。模式切换信号FL经由以串联方式连接的两个倒相电路11和12送出到电压控制线N1。模式切换信号FH供给到倒相电路13。倒相电路13将使该模式切换信号FH反转的反转信号送出到电压控制线N2。

在测试电压施加电路10中，设置有分别与上述的数据输出线Lj对应的开关电路SWj。更详细地说，开关电路SWj由作为PMOS元件的PMj（j = 0，1，2，…，n）和作为NMOS元件的NMj（j = 0，1，2，…，n）构成。PMj的栅极与电压控制线N2连接，NMj的栅极与电压控制线N1连接。此外，在PMj的源极施加有电源VDD，在NMj的源极施加有接地电位VSS。PMj的漏极与NMj的漏极连接。作为PMOS元件的PF在其源极施加有电源VDD，在栅极施加有接地电位VSS。此外，PF的漏极经由电压供给线N3与熔丝电路30的数据电压输入端PV1连接。此外，接地电位VSS经由电压供给线N4施加在数据电压输入端PV2。

另外，因为在图2中，熔丝电路20和比较电路30的结构及其动作与图1所示的相同，所以省略说明。

接着，对图2所示的结构的动作进行说明。

模式切换电路14在上述的第1测试顺序中，首先将模式切换信号FL和FH都设为固定为“0”的状态。接着，模式切换电路14使模式切换信号FH只在如图3所示的预充电期间TCYC0的期间为“1”，在接下来的比较待机期间TCYC1以后为“0”。由此，因为在预充电期间TCYC0的期间，开关电路SWj的PMj全部变为导通，所以如图3所示，在所有的数据输出线Lj施加作为第1测试电压的电源电压VDD。另一方面，因为在比较待机期间TCYC1以后，所有的开关电路SWj变为截止，所以一律不会从测试电压施加电路10侧向数据输出线Lj施加电压。然后，在比较待机期间TCYC1之后，模式切换电路14将促使执行比较动作的选通信号STIN供给到比较电路30。

在上述的第1测试顺序中，实施了检测“1”错误的“1”错误检测模式，所谓“1”错误指的是，虽然期望值是“0”，但是从互补型熔丝Fj的输出端却输出“1”。

接着，在第2测试顺序中，模式切换电路14首先将模式切换信号FL和FH都设为固定为“0”的状态。接着，模式切换电路14使模式切换信号FL只在如图4所示的预充电期间TCYC0的期间为“1”，在接下来的比较待机期间TCYC1以后为“0”。由此，因为在预充电期间TCYC0的期间，开关电路SWj的NMj全部变为导通，所以如图4所示，对所有的数据输出线Lj施加作为第2测试电压的接地电位VSS。另一方面，因为在比较待机期间TCYC1以后，所有的开关电路SWj变为截止，所以一律不会从测试电压施加电路10侧向数据输出线Lj施加电压。然后，在比较待机期间TCYC1之后，模式切换电路14将促使执行比较动作的选通信号STIN供给到比较电路30。

在上述的第2测试顺序中，成为检测“0”错误的“0”错误检测模式，所谓“0”错误指的是，虽然期望值是“1”，但是从互补型熔丝Fj的输出端却输出“0”。

在此，在互补型熔丝Fj中，只提取F0、F1以及Fn来说明根据第1测试顺序的测试动作。

此时，设互补型熔丝F0处于只有一对熔丝FU0和FD0中的FD0被切断的状态，即，数据“1”的写入状态，设互补型熔丝F1处于只有一对熔丝FU1和FD1中的FU1被切断的状态，即，数据“0”的写入状态。进而，设互补型熔丝Fn处于想要写入数据“0”时误将一对熔丝都切断的切断不良状态。

因此，熔丝数据FTj变为与熔丝的切断相应的值，即，熔丝数据FT0变为“1”，熔丝数据FT1变为“0”。因而，虽然在预充电期间TCYC0的期间，强制性地使所有的熔丝数据FTj变为“1”，但是，在经过比较待机期间TCYC1之后，熔丝数据FT0和FT1将回到与各自的熔丝的切断状态相应的值。因而，当在经过比较待机期间TCYC1之后与期望值进行比较时，将判定为一致。

但是，因为关于互补型熔丝Fn，其状态是不定的，所以熔丝数据FTn变成不固定为“0”和“1”的一方的状态。因而，互补型熔丝Fn通过在预充电期间TCYC0施加在数据输出线Lj的第1测试电压而迁移到保持“1”的状态。该保持是根据互补型熔丝Fn的输出端Qn和数据输出线Ln所寄生的电容的充放电进行的。因而，当在此后的比较待机期间TCYC1结束后比较电路30根据从模式切换电路14供给的选通信号STIN对熔丝数据FTj与期望值进行比较时，虽然关于熔丝数据FT0和FT1与各自的期望值一致，但是，熔丝数据FTn保持“1”，与期望值“0”不一致。因而，比较电路30的测试结果信号RES示出“不良”，能作为熔丝的切断不良而避免出库。

接着，在互补型熔丝Fj中，只提取F0、F1以及Fn来说明根据第2测试顺序的测试动作。

此时，设互补型熔丝F0处于只有一对熔丝FU0和FD0中的FD0被切断的状态，即，数据“1”的写入状态，设互补型熔丝F1处于只有一对熔丝FU1和FD1中的FU1被切断的状态，即，数据“0”的写入状态。进而，设互补型熔丝Fn处于想要写入数据“1”时误将一对熔丝都切断的切断不良状态。

因此，熔丝数据FTj变为与熔丝的切断相应的值，即，熔丝数据FT0变为“1”，熔丝数据FT1变为“0”。因而，虽然在预充电期间TCYC0的期间，强制性地使所有的熔丝数据FTj变为“0”，但是，在经过比较待机期间TCYC1之后，熔丝数据FT0和FT1将回到与各自的熔丝的切断状态相应的值。因而，当在经过比较待机期间TCYC1之后与期望值进行比较时，将判定为一致。

但是，关于互补型熔丝Fn，因为其状态是不定的，所以变成熔丝数据FTn不固定为“0”和“1”的一方的状态。因而，互补型熔丝Fn通过在预充电期间TCYC0施加在数据输出线Lj的第2测试电压而迁移到保持“0”的状态。因而，当在此后的比较待机期间TCYC1结束后比较电路30根据从模式切换电路14供给的选通信号STIN对熔丝数据FTj与期望值进行比较时，虽然关于熔丝数据FT0和FT1，与各自的期望值一致，但是，熔丝数据FTn保持“0”，与期望值“1”不一致。因而，比较电路30的测试结果信号RES示出“不良”，能作为熔丝的切断不良而避免出库。

然后，比较电路30判定在上述第1测试顺序中得到的测试结果和在上述第2测试顺序中得到的测试结果是否都示出与期望值一致，在两个结果都一致的情况下，作为示出“合格品”的测试结果信号RES进行输出，在任一方的结果示出不一致的情况下，作为示出“不良”的测试结果信号RES进行输出。

另外，在上述实施例中，在预充电期间TCYC0的期间，开关电路SWj对数据输出线Lj施加了电源电位VDD（“1”错误检测模式的情况）或接地电位VSS（“0”错误检测模式的情况）。因为在“1”错误检测模式的情况下PMj导通，所以根据互补型熔丝的切断，有可能经由PMj和熔丝FDj流过不需要的贯通电流。在实施例2中，经由PM0和熔丝FD0流过不需要的贯穿电流。此外，因为在“0”错误检测模式的情况下NMj导通，所以根据互补型熔丝的切断，有可能经由熔丝FUj、PMOS元件PF流过不需要的贯通电流。在实施例2中，经由熔丝FU1、PMOS元件PF流过不需要的贯穿电流。在图5示出为了削减该不需要的贯穿电流而实施了对策的例子。

在图5中，相对于图2的实施例，不同点如下。作为测试电压施加电路10的PMOS元件的PF的栅极与电压控制线N1连接。此外，作为N沟道MOS元件（以下，称为NMOS元件）的NF的漏极经由电压供给线N4与数据电压输入端PV2连接，其源极接地。由此，当变为预充电期间TCYC0时，在“1”错误检测模式中，虽然PMj导通，但是NF截止，因此，不会经由PMj和NF流过不需要的贯穿电流。此外，在“0”错误检测模式中，虽然NMj导通，但是PF截止，因此，不会经由PF和熔丝FUj流过不需要的贯穿电流。在本实施例的情况下，与前述的实施例相比，因为不会流过不需要的电流，所以，能期待削减功耗的效果。

另外，关于上述的施加第1或第2测试电压期间，即，预充电期间TCYC0，只要是比如下情况下的时间长的时间即可，该情况是，该测试电压对处于互补型熔丝Fj的输出端Qj的寄生电容进行充电或放电，直至熔丝数据FTj变为稳定的电压。

此外，在上述实施例中，关于从停止施加第1或第2测试电压到由比较电路30进行的比较动作开始为止的期间，即，比较待机期间TCYC1，只要是比如下情况下的时间长的时间即可，该情况是，在由测试电压施加电路10施加测试电压后，直至熔丝数据FTj稳定地返回到与该熔丝的切断状态对应的状态。

此外，作为在上述实施例中使用的熔丝，例如，除了铜、多晶硅等以外，还可以采用齐纳击穿熔丝（Zener－zap fuse）。

此外，根据上述实施例，不仅是熔丝FUj和FDj都被切断的状态，对于某一方的熔丝未被确切地切断的情况下的不良、FUj和FDj都未被切断的情况下的不良，也能将其判定为“不良”。

此外，在上述实施例中，虽然通过由比较电路30进行熔丝数据FTj与期望值ETj的比较来判定熔丝电路20是否为合格品，但是，关于如上所述的切断不良，即使不实施与期望值ETj的比较，也能对其进行检测。

例如，通过判定实施依据第1测试顺序（图3）的测试而得到的熔丝数据FTj的值与实施依据第2测试顺序（图4）的测试而得到的熔丝数据FTj的值是否一致，从而检测切断不良。即，因为在产生切断不良的情况下熔丝数据FTj会保持在预充电期间TCYC0施加的电压值，所以，能根据在施加电压不同的第1和第2测试顺序中得到的熔丝数据FTj彼此不同来判断发生了切断不良。

如上所述，在本发明的半导体装置5中，以如下方式对互补型熔丝F进行测试，该互补型熔丝F包括：在一端施加第1电压VDD，而且其另一端成为输出端Q的第1熔丝FU；以及在一端施加第2电压VSS，其另一端与上述输出端连接的第2熔丝FD。即，在对互补型熔丝的输出端Q施加具有第1电压或所述第2电压的测试电压之后，在停止施加该测试电压的状态下，判定来自互补型熔丝的输出端的输出数据与期望值是否一致，将该判定结果作为测试结果进行输出。根据这样的测试，即使对处于一对熔丝FU、FD都被切断的状态下的互补型熔丝的切断不良，也能够通过比较电路检测互补型熔丝的熔丝数据与期望值不一致而可靠地进行不良判定。

附图标记说明

10：测试电压施加电路；

20：熔丝电路；

30：比较电路；

SW0～SWn：开关电路；

FU0～FUn、FD0～FDn：熔丝。

Claims (6)

1.一种半导体装置，其特征在于，具有：

熔丝电路，具有互补型熔丝；

测试电压施加电路；以及

比较电路，

所述互补型熔丝包括：

第1熔丝，在一端施加第1电压，而且其另一端成为输出端；以及

第2熔丝，在一端施加第2电压，其另一端与所述输出端连接，

所述测试电压施加电路在对所述互补型熔丝的输出端的每一个施加具有所述第1电压或所述第2电压的测试电压之后，停止施加所述测试电压，

所述比较电路在所述测试电压施加电路停止施加所述测试电压之后，判定来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致，将该判定结果作为测试结果进行输出。

2.根据权利要求1所述的半导体装置，其特征在于，

所述测试电压施加电路依次执行：

第1测试顺序，在对所述互补型熔丝的所述输出端施加具有所述第1电压的测试电压之后，停止施加所述测试电压；以及

第2测试顺序，在对所述互补型熔丝的输出端的每一个施加具有所述第2电压的测试电压之后，停止施加所述测试电压，

所述比较电路在第1比较结果和第2比较结果都示出一致的情况下，输出示出是合格品的所述测试结果，另一方面，在所述第1或第2比较结果示出不一致的情况下，输出示出不良的所述测试结果，其中，所述第1比较结果是在所述第1测试顺序中停止施加所述测试电压之后比较所述输出数据与所述期望值是否一致而得到的，所述第2比较结果是在所述第2测试顺序中停止施加所述测试电压之后比较所述输出数据与所述期望值是否一致而得到的。

3.根据权利要求1或2所述的半导体装置，其特征在于，包括：

第1开关元件，将所述第1电压施加在所述第1熔丝；以及

第2开关元件，将所述第2电压施加在所述第2熔丝，

所述测试电压施加电路在所述测试电压的整个施加过程中使所述第1和第2开关元件都处于截止状态。

4.根据权利要求2所述的半导体装置，其特征在于，

所述比较电路根据在所述第1测试顺序中从所述互补型熔丝输出的所述输出数据与在所述第2测试顺序中从所述互补型熔丝输出的所述输出数据是否一致，检测所述互补型熔丝的切断不良。

5.一种测试方法，是形成有互补型熔丝的半导体装置的测试方法，该互补型熔丝包括：

第1熔丝，在一端施加第1电压，而且其另一端成为输出端；以及

第2熔丝，在一端施加第2电压，其另一端与所述输出端连接，所述测试方法的其特征在于，依次执行：

第1测试顺序，在对所述互补型熔丝的输出端施加具有所述第1电压的测试电压之后，比较来自所述互补型熔丝的所述输出端的输出数据与期望值是否一致而得到第1比较结果；以及

第2测试顺序，在对所述互补型熔丝的输出端施加具有所述第2电压的测试电压之后，比较来自所述互补型熔丝的所述输出端的所述输出数据与期望值是否一致而得到第2比较结果，

在所述第1比较结果和所述第2比较结果都示出一致的情况下，输出示出是合格品的测试结果，另一方面，在所述第1或第2比较结果示出不一致的情况下，输出示出不良的所述测试结果。

6.根据权利要求5所述的测试方法，其特征在于，

根据在所述第1测试顺序中从所述互补型熔丝输出的所述输出数据与在所述第2测试顺序中从所述互补型熔丝输出的所述输出数据是否一致，检测所述互补型熔丝的切断不良。