CN1041974C - 相移掩模及其制造方法 - Google Patents

相移掩模及其制造方法 Download PDF

Info

Publication number
CN1041974C
CN1041974C CN95118255A CN95118255A CN1041974C CN 1041974 C CN1041974 C CN 1041974C CN 95118255 A CN95118255 A CN 95118255A CN 95118255 A CN95118255 A CN 95118255A CN 1041974 C CN1041974 C CN 1041974C
Authority
CN
China
Prior art keywords
chromium
phase shift
quartz substrate
phase
shift material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95118255A
Other languages
English (en)
Other versions
CN1128897A (zh
Inventor
裵相满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1128897A publication Critical patent/CN1128897A/zh
Application granted granted Critical
Publication of CN1041974C publication Critical patent/CN1041974C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种在相移区具有均匀厚度的相移掩模，它包括：一块设有多个凹槽的石英衬底；在各凹槽与每隔一个位于两个相邻凹槽的那部分石英衬底上所涂镀的铬图形；以及在未被铬图形覆盖的那部分石英衬底上所涂镀的相移材料图形，该相移材料图形与位于未被铬图形覆盖的那部分石英衬底两侧铬图形部分相重叠。通过使铬图形在其边缘与石英衬底平齐形成铬图形来制该相移掩模。

Description

相移掩模及其制造方法
本发明涉及一种在半导体的制造中所用的相移掩模及其制造方法，特别是涉及一种铬掩模，用于防止在相移区所形成的相移材料图形因铬图形拓扑布局所引起的厚度不均匀，以及制造这种铬掩模的方法。
为了在制造256M以上的DRAM(动态随机存取存储器)的高集成度的半导体器件中形成具有临界尺寸的图形，应使用高分辨率的相移掩模。这种高分辨率的相移掩模在相移掩模上淀积相移材料层过程中要求厚度和掩模对准都要精确。
当按常规方法在具有一定拓扑布局的下层图形上涂敷一层相移材料时，由于下层图形的拓扑布局使厚度的均匀变坏。在原版上具有最小图形尺寸的高集成图形的情况下，其厚度的均匀性极大地取决于在图形上所涂敷的相移材料。
图1示出一个常规相移掩模的例子。如图1所示，在石英衬底4上形成多个厚度为d的多个彼此隔开的铬图形3。一个相移材料图形2包括，例如，在石英衬底4上在每隔一个(在两个)铬图形3之间的间隔上形成的SOG(玻璃上旋涂)膜，以使其与铬图3部分重叠。
在此情况下，由于铬图形3的布局使相移材料图形2的厚度不均匀。如图1所示，该相移材料图形2，在其淀积在每个铬图形3的侧壁的部分，其厚度为t＇，而在其淀积在石英衬底4上的部分，其厚度为t。这种相移材料图形2适于使通过图形的入射光束1＇相移180°。但是由于图形厚度不均匀，在光束通过图形2之后，其相移就会彼此不同。其结果，难以制造具有原始设计的图形的相移掩模。当使用具有不精确图形的相移掩模时，在晶片上所形成的图形就会有不同的临界尺寸。
其时，直接通过石英衬底4的入射光束1其相移为0°。
所以，本发明之目的在于提供在相移区具有均匀厚度的相移掩模以及通过在其边缘形成与石英衬底平齐的铬图形的相移掩模的方法，因而能防止与铬图形重叠的相移材料图形由于铬图形的布局引起的厚度不均匀。
根据本发明一个方面，本发明提供一种相移掩模，它包括：设有多个凹槽的石英衬底；在各凹槽和每隔一个位于两个凹槽间的石英衬底部分上涂镀的铬图形；以及在未被铬图形覆盖的石英衬底的部位上涂镀的相移材料图形，该相移材料图形与位于未被铬图形覆盖的那部分石英衬底相对两侧的铬图形部位重叠。
根据本发明的另一方面，本发明提供一种制造一种相移掩模的方法，该方法包括以下各步骤：制备一块石英衬底，然后使用掩模刻蚀石英衬底，因而形成多个凹槽；在石英衬底上淀积一层铬，使铬层填入凹槽，然后使用另一掩模刻蚀铬层的预定部分，因而形成一铬图形，它与各凹槽和每隔一个位于两个凹槽间的石英衬底的部位重叠；以及在铬图形形成后所得的结构上涂镀一层相移材料，然后再使用另一个掩模刻蚀相移材料层，因而形成一相移材料图形，该相移材料图形在相移区身有均匀的厚度。
从下面参照附图对实施例的描述会使本发明的其它目的和方面变得更加清楚。
图1是表示常规相移掩模的剖面图；以及
图(2A～2D)是表示根据本发明的实施例制造相移掩模方法的连续步骤的剖面图。
图2A～2D示出了根据本发明的实施例来制造一相移掩模方法的连续步骤。
根据本发明，在一块石英衬底4上涂敷一光致抗蚀胶材料，然后使用一掩模(未图示)通过曝光和显影工艺刻图，因而形成一光致抗蚀胶图形5，如图2A所示。以该光致抗蚀胶图形5作掩模，然后通过反应离子刻蚀工艺刻蚀石英衬底4，因而形成多个凹槽10。石英衬底4的被刻蚀深度对应于待随后淀积的铬图形的厚度。
然后去掉光致抗蚀胶，如图2B所示。此后，在石英衬底4上淀积一层铬6。然后在铬层6上形成作为铬图形掩模的光致抗蚀胶图形5A。
随后，刻蚀未被光致抗蚀胶图形5A覆盖的那部位铬层6，因而形成与凹槽10相重叠的铬图形6A。然后去掉光致抗蚀胶图形5A。在所得结构上，涂镀一层相移材料7。在该相移材料层7上形成作为相移材料掩模的光致抗蚀胶图形8。
使用该抗蚀胶图形8，刻蚀该相移材料层7，因而形成一相移材料图形7A，如图2D所示。所示，该相移材料图形7A在相移区X具有均匀的厚度。
从以上说明可看出，铬图形是这样形成的，即在铬图形的边缘是与石英衬底平齐的。因而，相移材料层在相移区具有均匀的厚度。所以，使用根据本发明所制造的相移掩模，可使在晶片上形成临界尺寸的光致抗蚀胶图形过程中所呈现的相移效果最大。因为使相移效果最大，达到了改善相移掩模质量的效果。
虽然为了解释目的已公开了本发明的优选实施例，本领域的技术人员将意识到本发明可以有各种各样的改型、补充和替代，而不脱离在所附权利要求中记载的本发明的范畴和精神。

Claims (5)

1．一种相移掩模，具有一石英衬底，涂覆于石英衬底上的铬图形，以及覆盖在石英衬底和铬图形上的相移材料图形，其特征在于：
所述石英衬底设有多个凹槽；
所述铬图形涂覆在各凹槽和每隔一个位于两个凹槽之间的那部分石英衬底上；以及
所述相移材料图形覆盖在未被铬图形覆盖的那部分石英衬底上，该相移材料图形与位于未被铬图形覆盖的那部分石英衬底的相对两侧的铬图形重叠。
2．根据权利要求1的相移掩模，其中的各凹槽的深度与铬图形的厚度相等。
3．一种制造相移掩模的方法，它包括以下各步骤：
制备一块石英衬底，然后使用一掩模刻蚀石英衬底，因而形成多个凹槽；
在石英衬底上淀积一层铬，使铬层填入凹槽，然后使用另一掩模刻蚀铬层的预定部分，因而形成与各凹槽和每隔一个位于两个相邻凹槽之间那部分石英衬底相重叠的铬图形；以及
在铬图形形成后所得到结构上涂镀一层相移材料，然后使用另一掩模刻蚀该相移材料层，因而形成一相移材料图形，该相移材料图形在相移区具有均匀的厚度。
4．根据权利要求3的方法，其中的形成凹槽的步骤是采用反应离子工艺而完成的。
5．根据权利要求3的方法，其中的凹槽深度等于铬图形的厚度。
CN95118255A 1994-10-12 1995-10-12 相移掩模及其制造方法 Expired - Fee Related CN1041974C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94-26083 1994-10-12
KR1019940026083A KR0137977B1 (ko) 1994-10-12 1994-10-12 위상반전마스크 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1128897A CN1128897A (zh) 1996-08-14
CN1041974C true CN1041974C (zh) 1999-02-03

Family

ID=19394939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95118255A Expired - Fee Related CN1041974C (zh) 1994-10-12 1995-10-12 相移掩模及其制造方法

Country Status (5)

Country Link
US (1) US5705300A (zh)
JP (1) JP2854545B2 (zh)
KR (1) KR0137977B1 (zh)
CN (1) CN1041974C (zh)
GB (1) GB2294128B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195333B1 (ko) * 1996-09-02 1999-06-15 구본준 위상반전마스크 및 그 제조방법
KR100215876B1 (ko) * 1996-12-26 1999-08-16 구본준 위상반전 마스크 및 그 제조방법
US6280646B1 (en) 1999-07-16 2001-08-28 Micron Technology, Inc. Use of a chemically active reticle carrier for photomask etching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2177291Y (zh) * 1993-11-22 1994-09-14 中国科学院微电子中心 一种x射线图形掩模

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000091B1 (ko) * 1990-06-20 1995-01-09 후지쓰 가부시끼가이샤 위상 천이기가 있는 레티클과 그 제조방법 및 수정방법
US5532089A (en) * 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
KR970005675B1 (en) * 1994-01-19 1997-04-18 Hyundai Electronics Ind Fabrication method of phase shift mask
KR0151427B1 (ko) * 1994-03-04 1999-02-18 문정환 위상 반전마스크 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2177291Y (zh) * 1993-11-22 1994-09-14 中国科学院微电子中心 一种x射线图形掩模

Also Published As

Publication number Publication date
GB2294128A (en) 1996-04-17
KR960015703A (ko) 1996-05-22
JP2854545B2 (ja) 1999-02-03
KR0137977B1 (ko) 1998-06-15
JPH08195378A (ja) 1996-07-30
GB9520733D0 (en) 1995-12-13
CN1128897A (zh) 1996-08-14
GB2294128B (en) 1998-06-24
US5705300A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
EP0712156A2 (en) Process for producing multilevel metallization in an integrated circuit
US5135609A (en) Quantum lithography mask and fabrication method
CN1041974C (zh) 相移掩模及其制造方法
US6340631B1 (en) Method for laying out wide metal lines with embedded contacts/vias
US7491474B2 (en) Masks for lithographic imagings and methods for fabricating the same
CN1050693C (zh) 半导体器件薄膜的平面化方法
US20010038952A1 (en) Method of fabricating phase shift mask
CN1115044A (zh) 相移掩模及其制造方法
US5563010A (en) Exposure mask
JP2000098593A (ja) ステンシルマスク製造方法
US5576124A (en) Phase shift mask and method for fabricating the same
TW499712B (en) Method for fabricating integrated circuit device
KR100246804B1 (ko) 반도체 소자의 전하저장전극 형성방법
KR960000366B1 (ko) 반도체 장치의 콘택 형성방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR0146254B1 (ko) 게이트 전극 형성방법
KR910006744B1 (ko) 접속창 채움방법
KR19980048210A (ko) 반도체 장치의 미세 패턴 형성 방법
JP2001092107A (ja) マスクパターン補正方法とそれを用いた露光用マスク
KR100291412B1 (ko) 포토레지스트도포방법
KR910006745B1 (ko) 리프트오프 공정을 사용한 접속창 채움방법
KR0146247B1 (ko) 반도체 소자 제조방법
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
KR19980068052A (ko) 반도체 장치의 제조방법
KR960007805B1 (ko) 반도체 집적회로의 패턴 형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19990203

Termination date: 20131012