CN104157574A - 双重图形化鳍式晶体管的鳍结构线顶端切断方法 - Google Patents

双重图形化鳍式晶体管的鳍结构线顶端切断方法 Download PDF

Info

Publication number
CN104157574A
CN104157574A CN201410371037.5A CN201410371037A CN104157574A CN 104157574 A CN104157574 A CN 104157574A CN 201410371037 A CN201410371037 A CN 201410371037A CN 104157574 A CN104157574 A CN 104157574A
Authority
CN
China
Prior art keywords
layer
etching
amorphous carbon
silicon nitride
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410371037.5A
Other languages
English (en)
Other versions
CN104157574B (zh
Inventor
易春艳
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410371037.5A priority Critical patent/CN104157574B/zh
Publication of CN104157574A publication Critical patent/CN104157574A/zh
Priority to PCT/CN2014/092014 priority patent/WO2016015416A1/zh
Priority to US14/764,175 priority patent/US9536987B2/en
Application granted granted Critical
Publication of CN104157574B publication Critical patent/CN104157574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种双重图形化鳍式晶体管的鳍结构线顶端切断方法，先通过氮化硅硬掩模线条形成鱼鳍结构，然后进行鱼鳍线顶端切断的光刻和刻蚀工艺，此时需要切断的深度比较大，使得刻蚀有足够的时间和空间去调整刻蚀菜单以平衡各个层次的刻蚀速率，如平坦化层SOC、氮化硅、二氧化硅、硅衬底，从而使得切断处底部形貌更加平坦并最终完成鳍结构形成，避免刻蚀过程中硅凸起和硅锥的产生，以提高器件的电性能。

Description

双重图形化鳍式晶体管的鳍结构线顶端切断方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种利用侧墙自对准双重图形化鳍式晶体管的鳍结构线顶端切断方法。
背景技术
根据国际半导体技术路线发展蓝图所预测，为了遵循摩尔定律并获得所需的短沟道效应，改善栅极对沟道的控制，提出了新的晶体管结构，即鳍式场效应晶体管FinFET(FinField Effect Transistor，简称鳍式晶体管)。其有源区鱼鳍的形成是一个极具挑战性的工艺，因为在22nm及以下的鳍式场效应晶体管，鳍的宽度约在10～15nm左右，这么小的图形尺寸已经超出目前浸没式光刻机的分辨率极限，为此，需要采用侧墙自对准式双重图形化技术来实现。即首先在已经沉积了各种掩模材料的硅片上，利用浸没式光刻及刻蚀技术产生一个核心牺牲层图形(sacrificial core pattern)，然后在此核心图形上利用原子层沉积技术，沉积一层侧墙材料，然后利用各向异性干法刻蚀形成侧墙，之后将牺牲的核心图形去除，这样就形成了所需要的节距(pitch)减半的鱼鳍(FIN)掩模图形，这里FIN硬掩模的宽度是由原子沉积层的厚度决定的，之后进行鱼鳍结构的线顶端切断的光刻和刻蚀工艺，并利用此硬掩模图形为保护层继续刻蚀形成鳍式场效应晶体管的鳍(FIN)。
图1A至图1O是现有的采用侧墙自对准双重图形化鳍结构及线顶端切断的形成方法。具体地：
首先，如图1A所示，在一个半导体有源器件的硅衬底101上，自下而上依次淀积二氧化硅绝缘层102、氮化硅层103、第一层非晶碳层104、氮化硅刻蚀停止层105、第二层非晶碳层106以及无氮抗反射层107。其中，氮化硅层103是最终鱼鳍结构形成的刻蚀硬掩模。
然后，如图1B所示，在107层顶部旋涂有机抗反射层108以及光刻胶109，然后进行核心牺牲层(sacrificial core layer)光刻。
接着，如图1C所示，利用光刻胶109作为掩模干法刻蚀形成第二非晶碳层106的牺牲核心层线条图形，至此形成了非晶碳牺牲核心图形及其顶部的无氮抗反射层107。此处形成的非晶碳牺牲核心图形线条由于工艺限制并不能形成完全垂直的侧壁形貌，并且在靠近该图形中第二非晶碳层106顶部处可能产生因刻蚀引起的损伤；此损伤会导致后续侧壁隔离硬掩模靠近非晶碳一面的形貌变化，从而影响后续的图形定义。
经过相应的清洗工艺后，如图1D所示，在非晶碳牺牲核心图形及无氮抗反射层107上方淀积一层氧化硅薄膜硬掩模层110。
如图1E所示，利用各向异性干法刻蚀该氧化硅薄膜硬掩模层，并停止于氮化硅刻蚀停止层105上方以形成氧化硅侧墙110。
之后，如图1F所示，利用等离子体干法刻蚀工艺去除牺牲核心层线条图形顶部的无氮抗反射层107，使得无氮抗反射层107下方的牺牲核心层非晶碳暴露出来。
如图1G所示，用干法去胶工艺去除牺牲核心层内的非晶碳。
如图1H所示，继续利用干法刻蚀以二氧化硅侧墙110硬掩模为掩模，依次去除其下方的氮化硅刻蚀停止层105、第一非晶碳层104以及最底部的氮化硅层103，形成节距减半的氮化硅硬掩模111线条图形，并刻蚀停止于二氧化硅绝缘层102上方。
完成必要的湿法清洗工艺之后，如图1I所示，进行鱼鳍线顶端切断光刻工艺，即在氮化硅硬掩模111上方旋涂光刻平坦层112、光刻抗反射层113以及光刻胶层114，并曝光、显影形成需要切断的图形。
如图1J所示，利用干法刻蚀工艺以光刻胶114、光刻抗反射层113以及平坦层112为掩模去除需要切断的氮化硅线条，并刻蚀停止于二氧化硅绝缘层102上。之后利用干法去胶工艺去除氮化硅硬掩模111上方的非晶碳硬掩模，使氮化硅硬掩模111层完全暴露出来。
之后，如图1K所示，利用氮化硅硬掩模111作为硬掩模，刻蚀二氧化硅绝缘层102和硅衬底101以形成鱼鳍结构115。
图1K是理想状态下的结果，即在线顶端切断处，鱼鳍结构刻蚀完成后，底部应该非常平坦。然而，实际工艺过程并非如此，如图1L-1M所示，在进行鱼鳍线顶端切断刻蚀工艺时，由于刻蚀氮化硅和刻蚀平坦层旋涂碳的速率并不一致，导致切断处底部刻蚀形貌并不平坦。如果刻蚀平坦层的刻蚀速度较快，会形成图1L中的硅凸起116，该硅凸起116在后续鱼鳍刻蚀完成后就会产生图1M所示的硅锥117，最终影响器件的电性能。
图1N-1O是对应示意图1L-1M在实际工艺过程的电镜照片。图1N是氮化硅硬掩模111切断刻蚀后的结构，可以清晰看到硅凸起116；图1O是在去除氮化硅硬掩模111顶部各种掩模完成鱼鳍刻蚀后切断处的结构，可以清晰看到硅锥117。
综上所述，现有鱼鳍线顶端切断方法的一个缺点就是，刻蚀过程中会形成硅凸起和硅锥，导致器件电性能的下降；其另一个缺点在于，由于鱼鳍的刻蚀是以氮化硅硬掩模为保护的，要求此氮化硅的厚度足够厚才能保证刻蚀鱼鳍的顺利完成，但是过厚的氮化硅在刻蚀完成后会产生高宽比过大的鱼鳍形貌，影响后续浅槽隔离氧化硅填充性能；而如果氮化硅厚度减薄，又会使得鱼鳍刻蚀工艺需要考虑到刻蚀对氮化硅掩模的刻蚀选择比，使得鱼鳍刻蚀工艺复杂度增加。
此外，上述现有切断方法还会影响到鱼鳍切断光刻的对准，因为该方法是先刻蚀形成氮化硅硬掩模111图形，这里的台阶高度由氮化硅厚度决定，由于侧墙隔离双重图形化方法的采用使得光刻对准的标记图形都是被切割成许多一小段的图形，使得光刻对准更加困难，为此需要增加对准所用标记图形的台阶高度，即氮化硅层的厚度，而这也会产生上述矛盾。
发明内容
本发明的目的在于弥补上述现有技术的不足，提供一种双重图形化鳍式晶体管的鳍结构线顶端切断方法，先形成鱼鳍线条，再刻蚀去除需要切断的鱼鳍线顶端，从而确保切断处底部形貌平坦，提高器件性能。
为实现上述目的，本发明提供一种双重图形化鳍式晶体管的鳍结构线顶端切断方法，其包括以下步骤：
步骤S01，提供一半导体器件衬底，并在该衬底上淀积包括氮化硅层的多层层次；
步骤S02，利用核心牺牲层图形工艺形成的侧墙作为掩模，刻蚀出氮化硅硬掩模线条；
步骤S03，以该氮化硅硬掩模线条作为掩模刻蚀衬底，形成具有硅槽的鳍结构；
步骤S04，在形成的鳍结构上涂布掩模层和光刻胶，图形化光刻胶形成需切断的图形；
步骤S05，通过刻蚀，去除需切断处的氮化硅硬掩模线条及衬底，形成平坦的鳍结构线顶端；
步骤S06，去除步骤S04中涂布的掩模层，得到完成线顶端切断的鳍结构。
进一步地，步骤S05还包括通过调整刻蚀参数，平衡各层次刻蚀速率，使鳍结构线顶端切断处平坦。
进一步地，步骤S04包括依次旋涂含碳平坦化掩模层、抗反射层和光刻胶，步骤S05为干法刻蚀，步骤S06为干法去胶工艺。
进一步地，该多层层次包括衬底上自下而上依次淀积的第一二氧化硅层、第一氮化硅层、第一非晶碳层、第二氮化硅层、第二非晶碳层以及无氮抗反射层。
进一步地，步骤S02包括：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及部分第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上淀积一层第二二氧化硅层；
步骤S024，利用各向异性刻蚀该第二二氧化硅层，露出核心牺牲层图形顶部抗反射层，形成核心牺牲层图形的二氧化硅侧墙；
步骤S025，刻蚀去除该核心牺牲层图形顶部抗反射层；
步骤S026，利用各向异性刻蚀暴露出来的第二非晶碳层，形成由该二氧化硅侧墙及其下方残留第二非晶碳层组成的第一硬掩模线条；
步骤S027，以该第一硬掩模线条为掩模刻蚀该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的第二硬掩模线条，并去除该第二硬掩模线条中氮化硅上方的非晶碳。
进一步地，步骤S022中刻蚀后保留该核心牺牲层图形两侧1/4-1/2厚度的第二非晶碳层。
进一步地，步骤S022为干法刻蚀，步骤S025为干法刻蚀，步骤S026为利用各向异性的等离子体干法刻蚀，步骤S027中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S027中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。
进一步地，步骤S02包括：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上方淀积一层第二二氧化硅层；
步骤S024，刻蚀去除该核心牺牲层图形顶部的第二二氧化硅层，以露出该抗反射层，而保留核心牺牲层图形两侧的第二二氧化硅层；
步骤S025，刻蚀去除该核心牺牲层图形顶部的抗反射层；
步骤S026，刻蚀去除该第二二氧化硅层；
步骤S027，在该核心牺牲层图形上方淀积一层第三二氧化硅层；
步骤S028，利用各向异性刻蚀该第三二氧化硅层，露出核心牺牲层图形内的第二非晶碳层，形成核心牺牲层图形的二氧化硅侧墙，之后，去除核心牺牲层图形内的第二非晶碳层；
步骤S029，以该二氧化硅侧墙为掩模刻蚀该该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的硬掩模线条，并去除该硬掩模线条中氮化硅上方的非晶碳。
进一步地，步骤S022为干法刻蚀，步骤S024为利用等离子体干法反向刻蚀(etchback)，步骤S025为干法刻蚀，步骤S026为湿法刻蚀，步骤S028中形成二氧化硅侧墙为利用各向异性的等离子体干法刻蚀，步骤S028中去除核心牺牲层图形内第二非晶碳层为去胶工艺，步骤S029中形成硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S029中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。
进一步地，步骤S025还包括过刻蚀，以去除抗反射层下方的部分第二非晶碳层。
本发明提供的双重图形化鳍式晶体管的鳍结构线顶端切断方法，先通过氮化硅硬掩模线条形成鱼鳍结构，然后进行鱼鳍线顶端切断的光刻和刻蚀工艺，此时需要切断的深度比较大，使得刻蚀有足够的时间和空间去调整刻蚀菜单以平衡各个层次的刻蚀速率，如平坦化层SOC、氮化硅、二氧化硅、硅衬底，从而使得切断处底部形貌更加平坦并最终完成鳍结构形成，避免刻蚀过程中硅凸起和硅锥的产生。
此外，本发明可以使得鱼鳍切断光刻对准更容易，同时可以减少鱼鳍本身刻蚀工艺的复杂度，即可以不用在刻蚀鱼鳍时考虑该刻蚀工艺对掩模的选择比，使得刻蚀有更大的工艺窗口；本发明也更有利于在鱼鳍图形化工艺完成后的浅槽隔离氧化硅的填充工艺，使得整个工艺更简单，降低工艺开发成本，提高器件的电性能。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1A-图1O是现有鱼鳍结构线顶端切断方法的各步骤示意图；
图2是本发明双重图形化鳍式晶体管的鳍结构线顶端切断方法的流程示意图；
图3A-图3K是本发明制造方法的各步骤示意图。
具体实施方式
请同时参阅图2、图3A至图3K，本发明的双重图形化鳍式晶体管的鳍结构线顶端切断方法，包括以下步骤：
步骤S01，提供一半导体器件衬底201，并在该衬底上淀积包括氮化硅层的多层层次，如图3A所示；
步骤S02，利用核心牺牲层图形工艺形成的侧墙210作为掩模，刻蚀出氮化硅硬掩模线条211，如图3B-3H所示；
步骤S03，以该氮化硅硬掩模线条211作为掩模刻蚀衬底201，形成具有硅槽213的鳍结构；
步骤S04，在形成的鳍结构上涂布掩模层和光刻胶，图形化光刻胶形成需切断的图形，如图2J所示；
步骤S05，通过刻蚀，去除需切断处的氮化硅硬掩模线条及衬底，形成平坦的鳍结构线顶端217，如图2K所示；
步骤S06，去除步骤S04中涂布的掩模层，得到完成线顶端切断的鳍结构。
其中，步骤S05还包括通过调整刻蚀参数，平衡各层次刻蚀速率，使鳍结构线顶端切断处平坦。由于在预先形成的鳍结构上涂布掩模层和光刻胶等，使得具有较大的刻蚀深度，在刻蚀过程中，可以随时调整刻蚀参数，如根据各层次选择刻蚀介质、刻蚀速率、刻蚀时间，以获得平坦的切断处。如图2J所示，光刻胶216图案化之后，依次刻蚀含硅抗反射层215、平坦层SOC214、氮化硅硬掩模线条211以及需切断鱼鳍处的衬底，形成图2K所示的结构。其中，由于该些层次均为现有技术中常用材质，根据实际情况调整的刻蚀参数可根据现有技术，在无需付出创造性劳动的情况下得到，在此不多赘述。
其中，步骤S04包括在鳍结构上依次旋涂含碳平坦化掩模层、抗反射层和光刻胶，本实施例具体是平坦层SOC214、含硅抗反射层215以及光刻胶216；步骤S05为常规干法刻蚀；步骤S06为常规干法去胶工艺，去除平坦层、抗反射层以及光刻胶。
具体地，所述多层层次包括衬底201上自下而上依次淀积的第一二氧化硅层202、第一氮化硅层203、第一非晶碳层204、第二氮化硅层205、第二非晶碳层206以及无氮抗反射层207，如图3A所示。步骤S02可采用包括以下步骤的现有方法：
步骤S021，如图3B所示，在顶层无氮抗反射层207上淀积有机抗反射层208，并在有机抗反射层208上涂布光刻胶209，通过曝光显影工艺，在光刻胶209上制作出待制备核心牺牲层的图形，完成核心牺牲层图形光刻步骤。
步骤S022，如图3C所示，以光刻胶209为掩模刻蚀有机抗反射层208、无氮抗反射层207以及第二非晶碳层206，最终形成具有第二非晶碳层206及其顶部无氮抗反射层207的核心牺牲层图形。其中，本步骤为干法刻蚀，可采用本领域常规手段、气体介质。
步骤S023，如图3D所示，在核心牺牲层图形上淀积一层第二二氧化硅层210。
步骤S024，如图3E所示，利用各向异性刻蚀第二二氧化硅层210，露出核心牺牲层图形顶部无氮抗反射层207，形成核心牺牲层图形的二氧化硅侧墙。
步骤S025，如图3F所示，刻蚀去除核心牺牲层图形顶部无氮抗反射层207，露出下方非晶碳。其中，本步骤为干法刻蚀，刻蚀介质优选CF4、或CF4和Ar的混合气体，其中，CF4的流量为50sccm～200sccm，Ar的流量为50sccm～300sccm，射频源功率为200瓦～700瓦，偏压功率为50伏～400伏，气压为3毫托～12毫托。
步骤S026，如图3G所示，利用各向异性刻蚀暴露出来的第二非晶碳层206，形二氧化硅侧墙210。其中，本步骤为利用各向异性的等离子体干法刻蚀，可采用本领域常规手段。
步骤S027，如图3H所示，以二氧化硅侧墙210为掩模刻蚀第二氮化硅层205、第一非晶碳层204以及第一氮化硅层203，形成底部为氮化硅、氮化硅上方为非晶碳的硬掩模线条，并去除该硬掩模线条中氮化硅上方的非晶碳。其中，本步骤中形成硬掩模线条为利用各向异性的等离子体干法刻蚀，可采用本领域常规手段；去除硬掩模线条中氮化硅上方非晶碳为去胶工艺，可采用本领域常规手段、介质。其中，本步骤完成后形成的第二硬掩模线条中的氮化硅线条节距减半。
步骤S028，如图3I所示，氮化硅硬掩模线条211为掩模刻蚀第一二氧化硅层202以及硅衬底201，形成具有多个硅槽213的鳍结构。其中，本步骤为干法刻蚀，可采用本领域常规手段。
在另一实施例中，为了避免在上述步骤S025中去除无氮抗反射层时，核心牺牲层图形两侧非晶碳的损失，确保后续图形传递的形貌和关键尺寸的控制，可以在步骤S022中采用部分刻蚀法，即第二非晶碳层刻蚀厚度大约在二分之一到四分之三左右，之后淀积二氧化硅薄膜并刻蚀形成二氧化硅侧壁隔离硬掩模图形，然后利用干法刻蚀去除核心牺牲层图形顶部的无氮抗反射层，使其下方的非晶碳暴露出来，最后利用等离子干法刻蚀工艺将暴露出来的第二非晶碳层去除，形成以二氧化硅侧墙及其下方的非晶碳组成的硬掩模线条。具体地，步骤S02包括以下步骤：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及部分第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上淀积一层第二二氧化硅层；
步骤S024，利用各向异性刻蚀该第二二氧化硅层，露出核心牺牲层图形顶部抗反射层，形成核心牺牲层图形的二氧化硅侧墙；
步骤S025，刻蚀去除该核心牺牲层图形顶部抗反射层；
步骤S026，利用各向异性刻蚀暴露出来的第二非晶碳层，形成由该二氧化硅侧墙及其下方残留第二非晶碳层组成的第一硬掩模线条；
步骤S027，以该第一硬掩模线条为掩模刻蚀该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的第二硬掩模线条，并去除该第二硬掩模线条中氮化硅上方的非晶碳。
其中，步骤S022中刻蚀后保留该核心牺牲层图形两侧1/4-1/2厚度的第二非晶碳层。
较佳地，步骤S022为干法刻蚀，步骤S025为干法刻蚀，步骤S026为利用各向异性的等离子体干法刻蚀，步骤S027中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S027中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。
采用上述部分刻蚀非晶碳法，有剩余的非晶碳牺牲层保护下方的刻蚀停止层的第二氮化硅使其免受等离子体损伤，避免了现有方法所产生的形貌和关键尺寸控制问题，从而扩大了后续图形化工艺窗口，更有利于鱼鳍结构的关键尺寸和形貌的控制，实现器件电学性能指标的提高。
在另一实施例中，为了避免在上述步骤S025中去除无氮抗反射层时，核心牺牲层图形两侧非晶碳的损失，确保后续图形传递的形貌和关键尺寸的控制，还可以利用淀积二氧化硅来保护第二氮化硅层。具体地，步骤S02包括以下步骤：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上方淀积一层第二二氧化硅层；
步骤S024，刻蚀去除该核心牺牲层图形顶部的第二二氧化硅层，以露出该抗反射层，而保留核心牺牲层图形两侧的第二二氧化硅层；
步骤S025，刻蚀去除该核心牺牲层图形顶部的抗反射层；
步骤S026，刻蚀去除该第二二氧化硅层；
步骤S027，在该核心牺牲层图形上方淀积一层第三二氧化硅层；
步骤S028，利用各向异性刻蚀该第三二氧化硅层，露出核心牺牲层图形内的第二非晶碳层，形成核心牺牲层图形的二氧化硅侧墙，之后，去除核心牺牲层图形内的第二非晶碳层；
步骤S029，以该二氧化硅侧墙为掩模刻蚀该该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的硬掩模线条，并去除该硬掩模线条中氮化硅上方的非晶碳。
采用上述方法，利用了淀积二氧化硅来保护第二氮化硅层，使得在去除第二非晶碳层顶部无氮抗反射层时不会引起第二氮化硅层的厚度损失，避免了现有方法所产生的形貌和关键尺寸控制问题，从而扩大了后续图形化工艺窗口，更有利于鱼鳍结构的关键尺寸和形貌的控制，实现器件电学性能指标的提高。
其中，步骤S025还包括过刻蚀，以去除抗反射层下方的部分第二非晶碳层。去除第二非晶碳层部分顶部因刻蚀引起的损伤层，起到调整第二非晶碳层高度的作用，使其顶部关键尺寸扩大，避免因垂直度不够而导致其顶部关键尺寸太小的影响，更有利于后续图形的传递。
较佳地，步骤S022为干法刻蚀，步骤S024为利用等离子体干法反向刻蚀(etch back)，步骤S025为干法刻蚀，步骤S026为湿法刻蚀，步骤S028中形成二氧化硅侧墙为利用各向异性的等离子体干法刻蚀，步骤S028中去除核心牺牲层图形内第二非晶碳层为去胶工艺，步骤S029中形成硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S029中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。

Claims (10)

1.一种双重图形化鳍式晶体管的鳍结构线顶端切断方法，其特征在于，其包括以下步骤：
步骤S01，提供一半导体器件衬底，并在该衬底上淀积包括氮化硅层的多层层次；
步骤S02，利用核心牺牲层图形工艺形成的侧墙作为掩模，刻蚀出氮化硅硬掩模线条；
步骤S03，以该氮化硅硬掩模线条作为掩模刻蚀衬底，形成具有硅槽的鳍结构；
步骤S04，在形成的鳍结构上涂布掩模层和光刻胶，图形化光刻胶形成需切断的图形；
步骤S05，通过刻蚀，去除需切断处的氮化硅硬掩模线条及衬底，形成平坦的鳍结构线顶端；
步骤S06，去除步骤S04中涂布的掩模层，得到完成线顶端切断的鳍结构。
2.根据权利要求1所述的鳍结构线顶端切断方法，其特征在于：步骤S05还包括通过调整刻蚀参数，平衡各层次刻蚀速率，使鳍结构线顶端切断处平坦。
3.根据权利要求1所述的鳍结构线顶端切断方法，其特征在于：步骤S04包括依次旋涂含碳平坦化掩模层、抗反射层和光刻胶，步骤S05为干法刻蚀，步骤S06为干法去胶工艺。
4.根据权利要求1至3任一项所述的鳍结构线顶端切断方法，其特征在于：该多层层次包括衬底上自下而上依次淀积的第一二氧化硅层、第一氮化硅层、第一非晶碳层、第二氮化硅层、第二非晶碳层以及无氮抗反射层。
5.根据权利要求4所述的鳍结构线顶端切断方法，其特征在于：步骤S02包括：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及部分第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上淀积一层第二二氧化硅层；
步骤S024，利用各向异性刻蚀该第二二氧化硅层，露出核心牺牲层图形顶部抗反射层，形成核心牺牲层图形的二氧化硅侧墙；
步骤S025，刻蚀去除该核心牺牲层图形顶部抗反射层；
步骤S026，利用各向异性刻蚀暴露出来的第二非晶碳层，形成由该二氧化硅侧墙及其下方残留第二非晶碳层组成的第一硬掩模线条；
步骤S027，以该第一硬掩模线条为掩模刻蚀该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的第二硬掩模线条，并去除该第二硬掩模线条中氮化硅上方的非晶碳。
6.根据权利要求5所述的鳍结构线顶端切断方法，其特征在于：步骤S022中刻蚀后保留该核心牺牲层图形两侧1/4-1/2厚度的第二非晶碳层。
7.根据权利要求5所述的鳍结构线顶端切断方法，其特征在于：步骤S022为干法刻蚀，步骤S025为干法刻蚀，步骤S026为利用各向异性的等离子体干法刻蚀，步骤S027中形成第二硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S027中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。
8.根据权利要求4所述的鳍结构线顶端切断方法，其特征在于：步骤S02包括：
步骤S021，在顶层无氮抗反射层上淀积有机抗反射层并涂布光刻胶，通过曝光显影工艺，完成核心牺牲层图形光刻步骤；
步骤S022，以光刻胶为掩模刻蚀抗反射层以及第二非晶碳层，形成具有第二非晶碳层及其顶部无氮抗反射层的核心牺牲层图形；
步骤S023，在该核心牺牲层图形上方淀积一层第二二氧化硅层；
步骤S024，刻蚀去除该核心牺牲层图形顶部的第二二氧化硅层，以露出该抗反射层，而保留核心牺牲层图形两侧的第二二氧化硅层；
步骤S025，刻蚀去除该核心牺牲层图形顶部的抗反射层；
步骤S026，刻蚀去除该第二二氧化硅层；
步骤S027，在该核心牺牲层图形上方淀积一层第三二氧化硅层；
步骤S028，利用各向异性刻蚀该第三二氧化硅层，露出核心牺牲层图形内的第二非晶碳层，形成核心牺牲层图形的二氧化硅侧墙，之后，去除核心牺牲层图形内的第二非晶碳层；
步骤S029，以该二氧化硅侧墙为掩模刻蚀该该第二氮化硅层、第一非晶碳层以及第一氮化硅层，形成底部为氮化硅的硬掩模线条，并去除该硬掩模线条中氮化硅上方的非晶碳。
9.根据权利要求8所述的鳍结构线顶端切断方法，其特征在于：步骤S022为干法刻蚀，步骤S024为利用等离子体干法反向刻蚀，步骤S025为干法刻蚀，步骤S026为湿法刻蚀，步骤S028中形成二氧化硅侧墙为利用各向异性的等离子体干法刻蚀，步骤S028中去除核心牺牲层图形内第二非晶碳层为去胶工艺，步骤S029中形成硬掩模线条为利用各向异性的等离子体干法刻蚀，步骤S029中去除第二硬掩模线条中氮化硅上方非晶碳为去胶工艺。
10.根据权利要求8所述的鳍结构线顶端切断方法，其特征在于：步骤S025还包括过刻蚀，以去除抗反射层下方的部分第二非晶碳层。
CN201410371037.5A 2014-07-31 2014-07-31 双重图形化鳍式晶体管的鳍结构线顶端切断方法 Active CN104157574B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410371037.5A CN104157574B (zh) 2014-07-31 2014-07-31 双重图形化鳍式晶体管的鳍结构线顶端切断方法
PCT/CN2014/092014 WO2016015416A1 (zh) 2014-07-31 2014-11-24 双重图形化鳍式晶体管的鳍结构线顶端切断方法
US14/764,175 US9536987B2 (en) 2014-07-31 2014-11-24 Line-end cutting method for fin structures of FinFETs formed by double patterning technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410371037.5A CN104157574B (zh) 2014-07-31 2014-07-31 双重图形化鳍式晶体管的鳍结构线顶端切断方法

Publications (2)

Publication Number Publication Date
CN104157574A true CN104157574A (zh) 2014-11-19
CN104157574B CN104157574B (zh) 2018-06-05

Family

ID=51883048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410371037.5A Active CN104157574B (zh) 2014-07-31 2014-07-31 双重图形化鳍式晶体管的鳍结构线顶端切断方法

Country Status (3)

Country Link
US (1) US9536987B2 (zh)
CN (1) CN104157574B (zh)
WO (1) WO2016015416A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016015416A1 (zh) * 2014-07-31 2016-02-04 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构线顶端切断方法
CN106706172A (zh) * 2015-11-12 2017-05-24 上海丽恒光微电子科技有限公司 压力传感器的制备方法
CN107026074A (zh) * 2015-10-28 2017-08-08 三星电子株式会社 制造半导体器件的方法
CN109863605A (zh) * 2016-10-20 2019-06-07 东京毅力科创株式会社 用于单个鳍片的自对准切割的方法
WO2021135179A1 (zh) * 2019-12-30 2021-07-08 上海集成电路研发中心有限公司 头对头图形的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627277B2 (en) * 2015-06-09 2017-04-18 International Business Machines Corporation Method and structure for enabling controlled spacer RIE
US9659785B2 (en) 2015-09-01 2017-05-23 International Business Machines Corporation Fin cut for taper device
US20170140992A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10622476B2 (en) * 2017-12-27 2020-04-14 Samsung Electronics Co., Ltd. Vertical field effect transistor having two-dimensional channel structure
US10649119B2 (en) * 2018-07-16 2020-05-12 Facebook Technologies, Llc Duty cycle, depth, and surface energy control in nano fabrication
US11391950B2 (en) 2019-06-26 2022-07-19 Meta Platforms Technologies, Llc Techniques for controlling effective refractive index of gratings

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167211A1 (en) * 2008-12-30 2010-07-01 Hynix Semiconductor Inc. Method for forming fine patterns in a semiconductor device
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
CN103579001A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN103943500A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7829466B2 (en) * 2009-02-04 2010-11-09 GlobalFoundries, Inc. Methods for fabricating FinFET structures having different channel lengths
US8461008B2 (en) * 2011-08-15 2013-06-11 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits in bulk semiconductor substrates
US8659032B2 (en) * 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
CN103311123B (zh) * 2012-03-14 2016-06-08 中国科学院微电子研究所 半导体器件制造方法
CN104157574B (zh) * 2014-07-31 2018-06-05 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构线顶端切断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167211A1 (en) * 2008-12-30 2010-07-01 Hynix Semiconductor Inc. Method for forming fine patterns in a semiconductor device
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
CN103579001A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN103943500A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016015416A1 (zh) * 2014-07-31 2016-02-04 上海集成电路研发中心有限公司 双重图形化鳍式晶体管的鳍结构线顶端切断方法
CN107026074A (zh) * 2015-10-28 2017-08-08 三星电子株式会社 制造半导体器件的方法
CN107026074B (zh) * 2015-10-28 2021-07-13 三星电子株式会社 制造半导体器件的方法
CN106706172A (zh) * 2015-11-12 2017-05-24 上海丽恒光微电子科技有限公司 压力传感器的制备方法
CN106706172B (zh) * 2015-11-12 2021-04-02 上海丽恒光微电子科技有限公司 压力传感器的制备方法
CN109863605A (zh) * 2016-10-20 2019-06-07 东京毅力科创株式会社 用于单个鳍片的自对准切割的方法
WO2021135179A1 (zh) * 2019-12-30 2021-07-08 上海集成电路研发中心有限公司 头对头图形的制备方法

Also Published As

Publication number Publication date
CN104157574B (zh) 2018-06-05
WO2016015416A1 (zh) 2016-02-04
US9536987B2 (en) 2017-01-03
US20160254369A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
CN104157574A (zh) 双重图形化鳍式晶体管的鳍结构线顶端切断方法
US10192956B2 (en) Method for producing fin structures of a semiconductor device in a substrate
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
US9437447B2 (en) Method for patterning a substrate for planarization
TWI356446B (en) Methods to reduce the critical dimension of semico
US20160308027A1 (en) Process of manufacturing fin-fet device
US20160240386A1 (en) Self-Aligned Multiple Spacer Patterning Process
US20150155198A1 (en) Self-Aligned Double Spacer Patterning Process
KR20180121327A (ko) 반도체 장치 및 구조에 이르기 위한 패터닝 방법
US8278223B2 (en) Method for forming hole pattern
US11309182B2 (en) Semiconductor structure and method for forming the same
KR102063236B1 (ko) 반도체 디바이스 및 방법
TWI675410B (zh) 半導體裝置結構的形成方法
CN106033742A (zh) 半导体结构的形成方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
KR20180082851A (ko) 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US7977204B2 (en) Method of forming a fine pattern of a semiconductor device using a double patterning technique
CN109559978B (zh) 半导体结构及其形成方法
CN109411415B (zh) 一种半导体结构的形成方法
KR20120120666A (ko) 반도체장치 제조 방법
CN110690117A (zh) 半导体结构及其形成方法
CN108630611A (zh) 半导体结构及其形成方法
CN104064474A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN105575787A (zh) 半导体结构的形成方法
JP2013089801A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant