CN104156288A - 一种基于jtag链的故障定位和软件升级电路及其实现方法 - Google Patents

Abstract

一种基于JTAG链的故障定位和软件升级电路及其实现方法，把电路板上所有JTAG芯片串到一个JTGA链上，这样，把JTAG座放到面板上或者机箱上，就可以通过这一个JTAG座应用PC机实现对电路板上所有JTAG芯片的扫描，节省测试时间；在设计JTAG链的某些信号上串上跳线，可以通过跳线设置很快的定位出是哪个芯片故障，大大提高故障问题解决效率；同时，JTAG链的另一个优点是：如果JTAG链上有一个CPU/DSP芯片，该芯片可以通过网络与其它远程计算机连接，在远程计算机上通过网络就可以实现对JTAG链上其它芯片的在线升级，而不需要现场升级，从而节约了时间和成本。

Description

一种基于JTAG链的故障定位和软件升级电路及其实现方法

技术领域

本发明涉及一种基于JTAG链的故障定位和软件升级电路及其实现方法，实现了快速定位故障芯片和软件的在线升级，适用于硬件调试领域。

背景技术

在数字电路设计中，大部分的芯片带有JTAG接口，通过JTAG接口可以实现对芯片的扫描，进行程序下载。在简单电路设计中，带有JTAG接口的芯片数量较少，可能每个芯片都有独立的JTAG座，相当于每个芯片的JTAG链都独立。但是在高速数字电路设计中，PCB板密度越来越大，带有JTAG接口的芯片数量多，如果每个芯片都配置1个独立的JTAG座，在单板测试环节，就需要对每个芯片单独进行扫描，同时多个JTAG座会占用电路板空间。在多个芯片联合工作时，将所有JTAG芯片串到一个JTGA链上，如果JTAG链的某个芯片处于故障状态，我们需要快速地定位出是哪个芯片故障，提高故障问题解决效率。同时，JTAG链的另一个优点是：随着硬件平台的通用化，软件版本的更新频率越来越快，当某些芯片的软件版本需要更换时，迫切需要在远程计算机上通过网络实现对JTAG链上芯片的在线升级，而不需要现场升级，从而节约时间和成本。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种利用JTAG链提高测试效率和实现芯片在线升级的方法，以实现提高单板测试效率和实现芯片的在线升级。

本发明的技术解决方案是：一种基于JTAG链的故障定位和软件升级电路，包括：JTAG座、信号处理芯片、至少两个可编程逻辑芯片、至少七个跳线、PC机和交换机；

所述两个可编程逻辑芯片为第一可编程逻辑芯片和第二可编程逻辑芯片；

JTAG座、第一可编程逻辑芯片和第二可编程逻辑芯片均包括TCK端口、TMS端口、TDI端口和TDO端口，信号处理芯片包括TCK端口、TMS端口、TDI端口、TDO端口、第一GPIO端口、第二GPIO端口、第三GPIO端口、第四GPIO端口和网络接口；所述TCK端口为测试时钟输入端口，TDI端口为测试数据输入端口，TDO端口为测试数据输出端口，TMS端口为测试模式选择端口，第一GPIO端口、第二GPIO端口、第三GPIO端口和第四GPIO端口为通用输入/输出端口；

JTAG座的TCK端口、信号处理芯片的TCK端口、第一可编程逻辑芯片的TCK端口以及第二可编程逻辑芯片的TCK端口连接在一起；JTAG座的TMS端口、信号处理芯片的TMS端口、第一可编程逻辑芯片的TMS端口以及第二可编程逻辑芯片的TMS端口连接在一起；JTAG座的TDI端口与信号处理芯片的TDI端口连接在一起；

JTAG座的TDI端口通过第一跳线与第一可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDI端口通过第二跳线与第二可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDO端口通过第五跳线与信号处理芯片的TDO端口连接在一起，JTAG座的TDO端口通过第六跳线与第一可编程逻辑芯片的TDO端口连接在一起，JTAG座的TDO端口通过第七跳线与第二可编程逻辑芯片的TDO端口连接在一起；

信号处理芯片的TDO端口通过第三跳线与第一可编程逻辑芯片的TDI端口连接在一起，第一可编程逻辑芯片的TDO端口通过第四跳线与第二可编程逻辑芯片的TDI端口连接在一起；

信号处理芯片的第一GPIO端口分别与JTAG座的TCK端口、第一可编程逻辑芯片的TCK端口和第二可编程逻辑芯片的TCK端口连接在一起，信号处理芯片的第二GPIO端口分别与JTAG座的TMS端口、第一可编程逻辑芯片的TMS端口和第二可编程逻辑芯片的TMS端口连接在一起，信号处理芯片的第三GPIO端口与第一可编程逻辑芯片的TDI端口连接在一起，信号处理芯片的第四GPIO端口与第二可编程逻辑芯片的TDO端口连接在一起；

PC机通过交换机与信号处理芯片的网络接口连接在一起。

所述信号处理芯片为CPU芯片或DSP芯片。

所述可编程逻辑芯片为FPGA芯片或者CPLD芯片。

一种基于权利要求1所述的故障定位和软件升级电路的故障定位方法，步骤如下：

(1)将JTAG仿真器与JTAG座连接；

(2)信号处理芯片将第一GPIO端口、第二GPIO端口、第三GPIO端口置为三态状态；

(3)只连接第五跳线，其它跳线断开，若JTAG仿真器扫描到信号处理芯片，则信号处理芯片正常，若JTAG仿真器没有扫描到信号处理芯片，则信号处理芯片故障；进入步骤(4)；

(4)只连接第一跳线和第六跳线，其它跳线断开，若JTAG仿真器扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片正常；若JTAG仿真器不能扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片故障；进入步骤(5)进一步判断第二可编程逻辑芯片是否故障；

(5)只连接第二跳线和第七跳线，其它跳线断开，若JTAG仿真器扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片正常，若外部JTAG仿真器不能扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片故障。

一种基于权利要求1所述的故障定位和软件升级电路的软件升级方法，步骤如下：

(1)信号处理芯片的第一GPIO端口模拟JTAG座的TCK信号并输出，信号处理芯片的第二GPIO端口模拟JTAG座的TMS信号并输出，信号处理芯片的第三GPIO端口模拟JTAG座的TDI信号并输出，信号处理芯片的第四GPIO端口模拟JTAG座的TDO信号并输入；

(2)PC机通过交换机与信号处理芯片的网络端口连接；

(3)只连接第四跳线，其它跳线断开，PC机经交换机向信号处理芯片发送第一可编程逻辑芯片和第二可编程逻辑芯片的升级软件数据，信号处理芯片将升级软件数据通过第三GPIO端口分别传输给第一可编程逻辑芯片和第二可编程逻辑芯片，在第一可编程逻辑芯片和第二可编程逻辑芯片完成软件升级后通过第四GPIO端口返回完成标志。

本发明与现有技术相比的有益效果是：

(1)本发明将电路板上所有JTAG芯片串到一个JTGA链上，可以通过这一个JTAG座应用PC机实现对电路板上所有JTAG芯片的扫描，易于实现，解决了现有FPGA加载设计复杂，面积较大的问题；

(2)本发明在前级芯片的TDI和后级芯片的TDI之间设计跳线，同时在前级芯片的TDO和后级芯片的TDI之间设计跳线，如果JTAG链的某个芯片处于故障状态，可以通过跳线设置很快的定位出是哪个芯片故障，调试方便，解决了总测试时间较长的问题，大大提高了故障问题解决效率；

(3)本发明电路设计中有CPU/DSP芯片和需要升级的CPLD/FPGA芯片时，可以通过CPU/DSP芯片的第一GPIO端口、第二GPIO端口、第三GPIO端口和第四GPIO端口分别模拟JTAG座的TCK、TMS、TDI和TDO信号，CPU/DSP芯片可以通过网络与其它远程计算机连接，在远程计算机上通过网络就可以实现对JTAG链上需要升级的JTAG芯片(例如FPGA，CPLD等芯片)的在线升级，而不需要现场升级，为后期测试和维护节约时间和成本。

附图说明

图1为传统JTAG链连接图；

图2为采用本发明后的JTAG链连接图；

图3为基于JTAG链的故障定位和软件升级电路。

具体实施方式

下面结合附图对本发明的具体实施方式进行详细地阐述。

通常的JTAG链均是独立的，即每个JTAG芯片的TCK端口、TMS端口、TDI端口和TDO端口分别与JTAG座上的TCK端口、TMS端口、TDI端口和TDO端口连接在一起。以三个芯片为例，如附图1所示为传统JTAG链连接图，由图1可知，信号处理芯片的TCK端口，TMS端口，TDI端口和TDO端口分别与JTAG座1上的TCK端口，TMS端口，TDI端口和TDO端口连接在一起；第一可编程逻辑芯片的TCK端口，TMS端口，TDI端口和TDO端口分别与JTAG座2上的TCK端口，TM端口，TDI端口和TDO端口连接在一起；第二可编程逻辑芯片的TCK端口，TMS端口，TDI端口和TDO端口分别与JTAG座3上的TCK端口，TMS端口，TDI端口和TDO端口连接在一起。然后通过不同芯片对应的JTAG接口(信号处理芯片对应JTAG座1，第一可编程逻辑芯片对应JTAG座2，第二可编程逻辑芯片对应JTAG座3)可以实现对相应芯片的扫描，进行程序下载。在单板测试环节，需要对每个芯片单独进行扫描，使得总测试时间较长，同时多个JTAG座会占用电路板空间，使得PCB设计复杂，面积较大；

所述TCK端口为测试时钟输入端口，TDI端口为测试数据输入端口，TDO端口为测试数据输出端口，TMS端口为测试模式选择端口，GPIO端口为通用输入/输出端口；

如图2所示为采用本发明后的JTAG链连接图；由图2可知，本发明提供的把电路板上所有JTAG芯片串到一个JTGA链上，这样，把JTAG座(只有一个)放到面板上或者机箱上，就可以通过这一个JTAG座应用PC机实现对电路板上所有JTAG芯片的扫描。以三个芯片为例，如图2所示，JTAG座的TCK、TMS端口分别与信号处理芯片、第一可编程逻辑芯片、第二可编程逻辑芯片的TCK、TMS端口连接在一起，JTAG座的TDI端口与信号处理芯片的TDI端口连接在一起，信号处理芯片的TDO端口与第一可编程逻辑芯片的TDI端口连接在一起，第一可编程逻辑芯片的TDO端口与第二可编程逻辑芯片的TDI端口连接在一起，第二可编程逻辑芯片的TDO端口与JTAG座的TDO端口连接在一起，这种连接方式使得JTGA链上的信号处理芯片、第一可编程逻辑芯片、第二可编程逻辑芯片都可以被扫描到，既节省了测试时间，也简化了硬件设计。如果JTAG链上有芯片故障，我们需要快速定位是哪个芯片发生故障。

本发明提供的一种基于JTAG链的故障定位和软件升级电路如图3所示，由图3可知，本发明中提出的一种基于JTAG链的故障定位和软件升级电路，包括：JTAG座、信号处理芯片，至少两个可编程逻辑芯片，至少七个跳线、PC机和交换机；

所述两个可编程逻辑芯片为第一可编程逻辑芯片和第二可编程逻辑芯片；信号处理芯片为CPU芯片或DSP芯片，可编程逻辑芯片为FPGA芯片或者CPLD芯片。

JTAG座、第一可编程逻辑芯片和第二可编程逻辑芯片均包括TCK端口、TMS端口、TDI端口和TDO端口，信号处理芯片包括TCK端口、TMS端口、TDI端口、TDO端口、第一GPIO端口、第二GPIO端口、第三GPIO端口、第四GPIO端口和网络接口；所述TCK端口为测试时钟输入端口，TDI端口为测试数据输入端口，TDO端口为测试数据输出端口，TMS端口为测试模式选择端口，GPIO端口为通用输入/输出端口；

JTAG座的TCK端口、信号处理芯片的TCK端口、第一可编程逻辑芯片的TCK端口以及第二可编程逻辑芯片的TCK端口连接在一起；JTAG座的TMS端口、信号处理芯片的TMS端口、第一可编程逻辑芯片的TMS端口以及第二可编程逻辑芯片的TMS端口连接在一起；JTAG座的TDI端口与信号处理芯片的TDI端口连接在一起；

JTAG座的TDI端口通过第一跳线与第一可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDI端口通过第二跳线与第二可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDO端口通过第五跳线与信号处理芯片的TDO端口连接在一起，JTAG座的TDO端口通过第六跳线与第一可编程逻辑芯片的TDO端口连接在一起，JTAG座的TDO端口通过第七跳线与第二可编程逻辑芯片的TDO端口连接在一起；

信号处理芯片的TDO端口通过第三跳线与第一可编程逻辑芯片的TDI端口连接在一起，第一可编程逻辑芯片的TDO端口通过第四跳线与第二可编程逻辑芯片的TDI端口连接在一起；

信号处理芯片的第一GPIO端口分别与JTAG座的TCK端口、第一可编程逻辑芯片的TCK端口和第二可编程逻辑芯片的TCK端口连接在一起，信号处理芯片的第二GPIO端口分别与JTAG座的TMS端口、第一可编程逻辑芯片的TMS端口和第二可编程逻辑芯片的TMS端口连接在一起，信号处理芯片的第三GPIO端口与第一可编程逻辑芯片的TDI端口连接在一起，信号处理芯片的第四GPIO端口与第二可编程逻辑芯片的TDO端口连接在一起；

PC机通过交换机与信号处理芯片的网络接口连接在一起。

对于图3，三个芯片都有JTAG接口，且三个芯片都串到一个JTGA链上，单板正常工作时，连接第三跳线，第四跳线和第七跳线，其它跳线不接(即将所有前级芯片的TDO和后级芯片的TDI连接，将信号处理芯片、第一可编程逻辑芯片、第二可编程逻辑芯片与JTAG链连接)。此时，在进行单板扫描测试时，只需把JTAG仿真器连接到这个JTAG座上，就可以一次性扫描单板上的信号处理芯片、第一可编程逻辑芯片、第二可编程逻辑芯片。如果三个芯片都正常，一次扫描即可完成对三个芯片的测试。如果JTAG链上的某个芯片处于故障状态，可以通过跳线设置很快的定位出是哪个芯片故障，大大提高故障问题解决效率。当JTAG链上的芯片有故障时，以第一可编程逻辑芯片故障为例，通过JTAG座扫描时此链是不通的。

基于该电路的故障定位方法为：

(1)将JTAG仿真器与JTAG座连接；

(2)信号处理芯片将第一GPIO端口、第二GPIO端口、第三GPIO端口置为三态状态；三态状态下第一GPIO端口、第二GPIO端口、第三GPIO端口与处于完全断开状态；

(3)只连接第五跳线，其它跳线断开，若JTAG仿真器扫描到信号处理芯片，则信号处理芯片正常，若JTAG仿真器没有扫描到信号处理芯片，则信号处理芯片故障；进入步骤(4)；

(4)只连接第一跳线和第六跳线，其它跳线断开，若JTAG仿真器扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片正常；若JTAG仿真器不能扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片故障；进入步骤(5)进一步判断第二可编程逻辑芯片是否故障；

(5)只连接第二跳线和第七跳线，其它跳线断开，若JTAG仿真器扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片正常，若外部JTAG仿真器不能扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片故障。

本发明提供的一种基于JTAG链的故障定位的实质是先将所有的芯片与JTAG链连接，如果所有芯片都正常，一次扫描即可完成对所有芯片的测试。当JTAG链上的芯片有故障时，依次将每个芯片独立与JTAG座连接，哪个芯片不能被扫描到，说明哪个芯片故障；注意，要将所有的芯片独立与JTAG座连接以排除所有故障芯片。譬如，JTAG链上有10个芯片，如果所有芯片都正常，一次扫描即可完成对所有芯片的测试；如果扫描链不通，说明有故障芯片，一定要将10个芯片独立与JTAG座连接，哪几个芯片不能被扫描到，说明哪几个芯片故障。

本发明提供的一种基于JTAG链的故障定位和软件升级电路中既有CPU/DSP芯片，又有需要升级的FPGA/CPLD芯片，可以结合CPU/DSP芯片和JTAG链实现对FPGA/CPLD芯片的在线升级。信号处理芯片为CPU/DSP，第一可编程逻辑芯片和第二可编程逻辑芯片为FPGA/CPLD，信号处理芯片的GPIO1-4分别模拟JTAG的TCK，TMS，TDI和TDO信号，这样如果JTAG链后面的第一可编程逻辑芯片和第二可编程逻辑芯片需要升级时，结合信号处理芯片的网络接口和外部网络，在远程计算机上，可以实现对第一可编程逻辑芯片和第二可编程逻辑芯片的在线升级。

基于该电路的软件升级方法为：

(1)信号处理芯片的第一GPIO端口模拟JTAG座的TCK信号并输出，信号处理芯片的第二GPIO端口模拟JTAG座的TMS信号并输出，信号处理芯片的第三GPIO端口模拟JTAG座的TDI信号并输出，信号处理芯片的第四GPIO端口模拟JTAG座的TDO信号并输入；

(2)PC机通过交换机与信号处理芯片的网络端口连接；

(3)只连接第四跳线，其它跳线断开，PC机经交换机向信号处理芯片发送第一可编程逻辑芯片和第二可编程逻辑芯片的升级软件数据，信号处理芯片将升级软件数据通过第三GPIO端口分别传输给第一可编程逻辑芯片和第二可编程逻辑芯片，在第一可编程逻辑芯片和第二可编程逻辑芯片完成软件升级后通过第四GPIO端口返回完成标志。

本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (5)

1.一种基于JTAG链的故障定位和软件升级电路，其特征在于包括：JTAG座、信号处理芯片、至少两个可编程逻辑芯片、至少七个跳线、PC机和交换机；

所述两个可编程逻辑芯片为第一可编程逻辑芯片和第二可编程逻辑芯片；

JTAG座、第一可编程逻辑芯片和第二可编程逻辑芯片均包括TCK端口、TMS端口、TDI端口和TDO端口，信号处理芯片包括TCK端口、TMS端口、TDI端口、TDO端口、第一GPIO端口、第二GPIO端口、第三GPIO端口、第四GPIO端口和网络接口；所述TCK端口为测试时钟输入端口，TDI端口为测试数据输入端口，TDO端口为测试数据输出端口，TMS端口为测试模式选择端口，第一GPIO端口、第二GPIO端口、第三GPIO端口和第四GPIO端口为通用输入/输出端口；

JTAG座的TCK端口、信号处理芯片的TCK端口、第一可编程逻辑芯片的TCK端口以及第二可编程逻辑芯片的TCK端口连接在一起；JTAG座的TMS端口、信号处理芯片的TMS端口、第一可编程逻辑芯片的TMS端口以及第二可编程逻辑芯片的TMS端口连接在一起；JTAG座的TDI端口与信号处理芯片的TDI端口连接在一起；

JTAG座的TDI端口通过第一跳线与第一可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDI端口通过第二跳线与第二可编程逻辑芯片的TDI端口连接在一起，JTAG座的TDO端口通过第五跳线与信号处理芯片的TDO端口连接在一起，JTAG座的TDO端口通过第六跳线与第一可编程逻辑芯片的TDO端口连接在一起，JTAG座的TDO端口通过第七跳线与第二可编程逻辑芯片的TDO端口连接在一起；

信号处理芯片的TDO端口通过第三跳线与第一可编程逻辑芯片的TDI端口连接在一起，第一可编程逻辑芯片的TDO端口通过第四跳线与第二可编程逻辑芯片的TDI端口连接在一起；

信号处理芯片的第一GPIO端口分别与JTAG座的TCK端口、第一可编程逻辑芯片的TCK端口和第二可编程逻辑芯片的TCK端口连接在一起，信号处理芯片的第二GPIO端口分别与JTAG座的TMS端口、第一可编程逻辑芯片的TMS端口和第二可编程逻辑芯片的TMS端口连接在一起，信号处理芯片的第三GPIO端口与第一可编程逻辑芯片的TDI端口连接在一起，信号处理芯片的第四GPIO端口与第二可编程逻辑芯片的TDO端口连接在一起；

PC机通过交换机与信号处理芯片的网络接口连接在一起。

2.根据权利要求1所述的一种基于JTAG链的故障定位和软件升级电路，其特征在于：所述信号处理芯片为CPU芯片或DSP芯片。

3.根据权利要求1所述的一种基于JTAG链的故障定位和软件升级电路，其特征在于：所述可编程逻辑芯片为FPGA芯片或者CPLD芯片。

4.一种基于权利要求1所述的故障定位和软件升级电路的故障定位方法，其特征在于步骤如下：

(1)将JTAG仿真器与JTAG座连接；

(2)信号处理芯片将第一GPIO端口、第二GPIO端口、第三GPIO端口置为三态状态；

(3)只连接第五跳线，其它跳线断开，若JTAG仿真器扫描到信号处理芯片，则信号处理芯片正常，若JTAG仿真器没有扫描到信号处理芯片，则信号处理芯片故障；进入步骤(4)；

(4)只连接第一跳线和第六跳线，其它跳线断开，若JTAG仿真器扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片正常；若JTAG仿真器不能扫描到第一可编程逻辑芯片，则第一可编程逻辑芯片故障；进入步骤(5)进一步判断第二可编程逻辑芯片是否故障；

(5)只连接第二跳线和第七跳线，其它跳线断开，若JTAG仿真器扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片正常，若外部JTAG仿真器不能扫描到第二可编程逻辑芯片，说明第二可编程逻辑芯片故障。

5.一种基于权利要求1所述的故障定位和软件升级电路的软件升级方法，其特征在于步骤如下：

(1)信号处理芯片的第一GPIO端口模拟JTAG座的TCK信号并输出，信号处理芯片的第二GPIO端口模拟JTAG座的TMS信号并输出，信号处理芯片的第三GPIO端口模拟JTAG座的TDI信号并输出，信号处理芯片的第四GPIO端口模拟JTAG座的TDO信号并输入；

(2)PC机通过交换机与信号处理芯片的网络端口连接；

(3)只连接第四跳线，其它跳线断开，PC机经交换机向信号处理芯片发送第一可编程逻辑芯片和第二可编程逻辑芯片的升级软件数据，信号处理芯片将升级软件数据通过第三GPIO端口分别传输给第一可编程逻辑芯片和第二可编程逻辑芯片，在第一可编程逻辑芯片和第二可编程逻辑芯片完成软件升级后通过第四GPIO端口返回完成标志。