CN104123247B - 接口电路及串行接口存储器的存取模式选择方法 - Google Patents

Abstract

本发明公开了一种接口电路及串行接口存储器的存取模式选择方法，接口电路包括控制器、倍频时脉产生器、选择器以及时脉控制器。控制器接收控制命令。控制器并解码控制命令以产生倍频时脉致动信号，时脉控制器依据倍频时脉致动信号产生模式切换信号。倍频时脉产生器接收系统时脉信号以及倍频时脉致动信号，并依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号。选择器接收系统时脉信号、倍频时脉信号以及模式切换信号，依据模式切换信号选择时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。

Description

接口电路及串行接口存储器的存取模式选择方法

技术领域

本发明是有关于一种接口电路，且特别是有关于一种可进行单传输速率以及双传输速率的存取模式间进行切换的接口电路。

背景技术

随着电子技术的进步，消费性电子产品成为人们生活中不可缺少的必要工具。而为了提供电子产品进行必要资讯的记录功能，多种存储器因应而生。在非挥发式存储器的领域中，一种利用串行周边接口(serial peripheral interface,SPI)作为传输接口的快闪存储器被提出。这种具有串行周边接口的快闪存储器可以利用很少的脚位来进行足够量的数据存取动作，有效降低电路面积的需求量。然而，相对的，通过串行接口来进行数据存取，该如何使数据的存取可以更快速的被执行，是本领域设计者的一大课题。

在现有的技术领域中，在针对串行周边接口的快闪存储器进行存取时，可以通过增加硬件的脚位，来进行一次多比特的数据存取，但这种方式显然需要增加电路面积以及封装颗粒大小，而影响产品的成本。另外，现有的技术领域也通过加快串行周边接口的快闪存储器的系统频率来增快其存取效率，但如此一来，整个快闪存储器都必须要设计为可以在较大系统频率范围下正常动作，这样的设计往往也需要较大的电路面积方能完成，且也须受限于系统所能运作的最大频率。

发明内容

本发明提供一种接口电路，可使串行接口存储器有弹性的在单向存取模式以及双向存取模式间进行切换，以达到双倍传输速率的效果。

本发明提供一种串行接口存储器的存取模式选择方法，使串行接口存储器进行单向存取模式以及双向存取模式的切换动作。

本发明的接口电路，适用于串行接口存储器，接口电路包括控制器、倍频时脉产生器、选择器以及时脉控制器。控制器耦接串行接口控制信号，接收控制命令。控制器并解码控制命令以产生倍频时脉致动信号，时脉控制器依据倍频时脉致动信号产生模式切换信号。倍频时脉产生器耦接控制器。倍频时脉产生器接收系统时脉信号以及倍频时脉致动信号，并依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号。选择器耦接倍频时脉产生器及时脉控制器，接收系统时脉信号、倍频时脉信号以及模式切换信号，依据模式切换信号选择时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。同时接口电路也由单向存取模式进入双向存取模式。

本发明的串行接口存储器的存取模式选择方法包括：接收由串行接口控制信号传送的控制命令，并解码控制命令以产生倍频时脉致动信号以及模式切换信号；并且，依据倍频时脉致动信号对系统时脉信号进行倍频动作以产生倍频时脉信号；以及，依据模式切换信号选择该时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。

基于上述，本发明提供接口电路以针对串行接口控制信号传送的控制命令进行解码以产生倍频时脉致动信号，并通过时脉控制器产生模式切换信号。并通过模式切换信号来决定是否通过预定的时序排程以产生倍频时脉信号以作为选中存取时脉，来作为进行串行接口存储器的内部存取的时脉信号。如此一来，串行接口存储器可有弹性的选择单向数据传输或双向数据传输的来进行存取，提升串行接口存储器数据传输的效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示本发明一实施例的接口电路的示意图。

图2绘示本发明实施例的控制器的一实施方式的示意图。

图3绘示本发明一实施例的串行接口存储器的存取模式选择方法的流程图。

图4绘示的本发明再一实施例的串行接口存储器的存取模式选择方法的流程图。

其中，附图标记说明如下：

100：接口电路

110：控制器

120：倍频时脉产生器

130：选择器

140：时脉缓冲器

150：时脉控制器

210：命令暂存器

220：命令解码器

230：地址暂存器

240：数据暂存器

250：读取延迟控制器

260：地址计数器

270：时序控制器

MS1：模式切换信号

MS：倍频时脉致动信号

SCK：系统时脉信号

DSCK：倍频时脉信号

CKIN：选中存取时脉

SPS：串行接口控制信号

RCNT：时脉数

ADDINI：初始存取地址

具体实施方式

以下请参照图1，图1绘示本发明一实施例的接口电路100的示意图。接口电路100是用于串行接口存储器，例如是串行周边接口的快闪存储器。接口电路100包括控制器110、倍频时脉产生器120、时脉控制器150以及选择器130。控制器110接收串行接口控制信号SPS，控制器110并接收控制命令。控制器110并解码控制命令以产生倍频时脉致动信号MS，并通过时脉控制器150来产生模式切换信号MS1。其中，当控制命令指示倍频时脉产生器120要对系统时脉信号SCK进行倍频动作时，倍频时脉致动信号MS及模式切换信号MS1可以是相同的。倍频时脉产生器120耦接控制器110。倍频时脉产生器120接收系统时脉信号SCK以及倍频时脉致动信号MS。倍频时脉产生器120并依据倍频时脉致动信号MS对系统时脉信号SCK进行倍频动作以产生倍频时脉信号DSCK，倍频时脉信号DSCK将同步于系统时脉信号SCK的上或下触发缘。选择器130则耦接倍频时脉产生器120及时脉控制器150。选择器130接收系统时脉信号SCK、倍频时脉信号DSCK以及模式切换信号MS1。选择器130依据模式切换信号MS1选择时脉信号SCK或倍频时脉信号DSCK以作为串行接口存储器的选中存取时脉CKIN。

具体来说明，在本实施例中，控制器110可以接收使用者通过串行接口控制信号SPS所传送的控制命令，并且，控制器110可针对所接收到的控制命令进行解码动作，并判读其所接收到的控制命令是否为设定串行接口快闪存储器存取模式的命令，在本实施例中，单向存取模式通过存取时脉CKIN的上升缘或下降缘进行存取，双向存取模式则通过存取时脉CKIN的上升缘及下降缘进行存取。若控制器110判读出所接收到的控制命令是要针对串行接口快闪存储器的存取模式的进行设定时，则依据这个控制命令来产生倍频时脉致动信号MS以及模式切换信号MS1。举例来说，当控制器110判读出所接收到的控制命令式设定串行接口快闪存储器为双向存取模式时，控制器110可以产生例如等于逻辑高电平的模式切换信号MS1，相对的，当控制器110判读出所接收到的控制命令式设定不包含串行接口快闪存储器为双向存取模式时，控制器110可以产生例如等于逻辑低电平的模式切换信号MS1。当然，上述模式切换信号MS1的逻辑高、低电平与传输速率模式的关系可以由设计者自行决定，不受限于上述的范例。

承续上述的范例，当倍频时脉产生器120接收到等于逻辑高电平的倍频时脉致动信号MS时，则被启动以针对所接收的系统时脉信号SCK执行倍频动作，并通过这个倍频动作来产生倍频时脉信号DSCK。在此，倍频时脉产生器120可以针对系统时脉信号SCK进行2倍频来产生倍频时脉信号DSCK。亦或者，倍频时脉产生器120也可以针对系统时脉信号SCK进行偶数倍(例如2的N次方，N为正整数)的倍频动作。

当读写指令结束后，倍频时脉产生器120将接收到等于逻辑低电平的模式切换信号MS1，倍频时脉产生器120可以被禁能而停止工作，以节省不必要的电能消耗。

选择器130则同时接收系统时脉信号SCK以及倍频时脉信号DSCK，并依据模式切换信号MS1来在预定时脉排程选择系统时脉信号SCK以及倍频时脉信号DSCK的其中之一以作为选中存取时脉CKIN。承续前述的范例，当模式切换信号MS1为逻辑高电平时，选择器130可选择倍频时脉信号DSCK以作为选中存取时脉CKIN，相对的，当模式切换信号MS1为逻辑低电平时，选择器130可选择系统时脉信号SCK以作为选中存取时脉CKIN。

附带一提的，选中存取时脉CKIN被用来提供至串行接口快闪存储器中以进行数据读取或数据写入的动作。因此，本实施例中，虽仅有串行接口快闪存储器中与数据存取相关的硬件会工作在相对高频的倍频时脉信号DSCK。但，串行接口快闪存储器内部也仅需要单一个时脉信号源(系统时脉信号SCK，即此选中存取时脉CKIN)。也就是说，通过接口电路100，也可不需要增加大量的硬件的电路的条件下，串行接口快闪存储器可动态的切换其数据存取的传输速率。

在另一方面，接口电路100还包括时脉缓冲器140。时脉缓冲器140耦接在选择器130以及倍频时脉产生器120接收系统时脉信号SCK的路径间，作为系统时脉信号SCK进行传输时的缓冲电路。

以下请参照图2，图2绘示本发明实施例的控制器110的一实施方式的示意图。控制器110包括命令暂存器210、命令解码器220、地址暂存器230、数据暂存器240、读取延迟控制器250、地址计数器260以及时序控制器270。命令暂存器210由串行接口控制信号SPS接收控制命令并暂存控制命令。命令解码器220耦接命令暂存器210以接收控制命令，并解码控制命令以产生倍频时脉致动信号MS。且命令暂存器210则是用来暂存由串行接口信号SPS所接收的控制命令。地址暂存器230根据不同读写指令在特定区间中接收串行接口信号SPS，并通过串行接口信号SPS来获得串行接口存储器的初始存取地址ADDINI，并将初始存取地址ADDINI暂存在地址暂存器230中。数据暂存器240同样也根据不同读写指令在特定时脉区间中接收串行接口信号SPS，并通过串行接口信号SPS来获得要写入串行接口存储器的数据，并暂存对串行接口存储器进行写入动作的暂存数据在数据暂存器240中。

在另一方面，命令解码器220还可耦接至控制器110外的模式状态暂存存储器201。其中，预设控制命令可以预先被储存在模式状态暂存存储器201中。模式状态暂存存储器201并传送预设命令参数至命令解码器220以共同进行命令解码动作，以根据预设值设定不同的时脉转换排程来产生倍频时脉致动信号MS。

地址计数器260则耦接地址暂存器230，并接收初始存取地址ADDINI以及选中存取时脉CKIN。地址计数器260并以初始存取地址ADDINI为计数起点以依据选中存取时脉CKIN进行地址计数动作。

另外，命令暂存器210、地址暂存器230及数据暂存器240均接收选中存取时脉CKIN以作为操作时脉信号。换句话说，当串行接口存储器选择双向存取模式进行工作时，命令暂存器210、地址暂存器230以及数据暂存器240的工作速率可以同步加倍。

附带一提的，读取延迟控制器250耦接至命令暂存器210。读取延迟控制器250可以依据命令暂存器210所暂存的控制命令来决定串行接口存储器进行读取时的读取延迟的时脉数RCNT。

以下请参照图3，图3绘示本发明一实施例的串行接口存储器的存取模式选择方法的流程图。其中，在步骤S310中，接收由串行接口控制信号传送的控制命令，并解码控制命令以产生倍频时脉致动信号，以通过时序控制产生模式切换信号。并且，在步骤S320中，则依据倍频时脉致动对系统时脉信号进行倍频动作以产生倍频时脉信号。在步骤S330中，再依据模式切换信号选择该时脉信号或倍频时脉信号以作为串行接口存储器的选中存取时脉。

为更仔细说明本发明实施例的动作细节，以下请参照图4绘示的本发明再一实施例的串行接口存储器的存取模式选择方法的流程图。在步骤410中，先以单向传输速率模式接收控制命令，再于步骤S420中判断控制命令是否需切换为双向存取模式。若判断的结果为需切换为双向存取模式时，则执行步骤S421以进行解码双向存取模式的相关命令，并在步骤S422启动倍频时脉产生器以产生倍频时脉信号，并在预定时程切换倍频时脉信号为选中存取时脉信号。接着，在步骤S423进行要对串行接口存储器进行读出或写入数据的判断，若判断结果为数据读出，则进行步骤S4251以执行读出命令。在完成步骤S4251的读出命令后则在步骤S4252关闭倍频时脉产生器以停止产生倍频时脉信号，并回复原时脉信号为选中存取时脉信号，且进入步骤S430来进入待机状态。相对的，若步骤S423判断出要进行数据写入动作时，则执行步骤S4241来以双向存取模式写入数据，当步骤S4241完成后，并在步骤S4242关闭倍频时脉产生器以停止产生倍频时脉信号，且在步骤S4243执行串行接口存储器的内部写入动作。最后，在数据的写入动作都完成后，进入步骤S430来进入待机状态。

此外，若步骤S420判断的结果为否时，则进行步骤S427以单向存取模式来执行写入或读取的命令，并在完成所要执行的写入或读取的命令后，进入步骤S430来进入待机状态。

综上所述，本发明提供接口电路来提供使用者可动态选择利用单向存取模式或是双向存取模式来进行串行接口存储器的数据的存取动作。如此一来，串行接口存储器的存取速率可以更依据使用者的需求来进行动态的调整，有效提升串行接口存储器的整体效率。

Claims (15)

1.一种接口电路，适用于一串行接口存储器，包括：

一控制器，接收一串行接口控制信号，接收一控制命令，该控制器解码该控制命令以产生一倍频时脉致动信号；

一时脉控制器，耦接该控制器，接收并依据该倍频时脉致动信号来产生一模式切换信号；

一倍频时脉产生器，耦接该控制器，该倍频时脉产生器接收一系统时脉信号以及该倍频时脉致动信号，并依据该倍频时脉致动信号对该系统时脉信号进行倍频动作以产生一倍频时脉信号；以及

一选择器，耦接该倍频时脉产生器及该时脉控制器，接收该系统时脉信号、该倍频时脉信号以及该模式切换信号，依据该模式切换信号选择该系统时脉信号或该倍频时脉信号以作为该串行接口存储器的一选中存取时脉。

2.如权利要求1所述的接口电路，其中该控制命令指示该串行接口存储器进入一双向存取模式时，该控制器通过所产生的该倍频时脉致动信号使该倍频时脉产生器产生该倍频时脉信号，并使该选择器选择该倍频时脉信号以作为该选中存取时脉。

3.如权利要求1所述的接口电路，其中该控制命令指示该串行接口存储器进入一单向存取模式时，该控制器通过所产生的该倍频时脉致动信号使该倍频时脉产生器停止产生该倍频时脉信号，并使该选择器选择该系统时脉信号以作为该选中存取时脉。

4.如权利要求1所述的接口电路，其中该控制器包括：

一命令暂存器，由该串行接口控制信号接收该控制命令并暂存该控制命令；以及

一命令解码器，耦接该命令暂存器以接收该控制命令，并解码该控制命令以产生该倍频时脉致动信号。

5.如权利要求4所述的接口电路，还包括：

一模式状态暂存存储器，耦接至该命令解码器，用以提供该控制命令至该命令解码器。

6.如权利要求4所述的接口电路，其中该控制器还包括：

一地址暂存器，暂存该串行接口存储器的一初始存取地址；

一数据暂存器，暂存对该串行接口存储器进行存取动作的暂存数据；以及

一地址计数器，耦接该地址暂存器以及该选择器，接收该初始存取地址以及该选中存取时脉，并以该初始存取地址为计数起点以依据该选中存取时脉进行地址计数动作。

7.如权利要求1所述的接口电路，其中还包括：

一时脉缓冲器，耦接该选择器及该倍频时脉产生器，接收该系统时脉信号。

8.如权利要求1所述的接口电路，其中还包括：

一读取延迟控制器，耦接至该控制器及该倍频时脉产生器，该读取延迟控制器依据该模式切换信号来控制该串行接口存储器的读取延迟。

9.如权利要求1所述的接口电路，其中当该倍频时脉产生器依据该倍频时脉致动信号进行倍频动作时，该模式切换信号等于该倍频时脉致动信号。

10.一种串行接口存储器的存取模式选择方法，包括：

接收由一串行接口控制信号传送的一控制命令，并解码该控制命令以产生一倍频时脉致动信号及一模式切换信号；

依据该倍频时脉致动信号对一系统时脉信号进行倍频动作以产生一倍频时脉信号；以及

依据该模式切换信号选择该系统时脉信号或该倍频时脉信号以作为该串行接口存储器的一选中存取时脉。

11.如权利要求10所述的串行接口存储器的存取模式选择方法，其中，当该控制命令指示该串行接口存储器进入一双向存取模式时，该倍频时脉致动信号指示产生该倍频时脉信号，并选择该倍频时脉信号以作为该选中存取时脉。

12.如权利要求10所述的串行接口存储器的存取模式选择方法，其中，当该控制命令指示该串行接口存储器进入一单向存取模式时，该倍频时脉致动信号指示停止产生该倍频时脉信号，并选择该系统时脉信号以作为该选中存取时脉。

13.如权利要求10所述的串行接口存储器的存取模式选择方法，其中还包括：

暂存该串行接口存储器的一初始存取地址；

暂存对该串行接口存储器进行存取动作的暂存数据；以及

接收该初始存取地址以及该选中存取时脉，并以该初始存取地址为计数起点以依据该选中存取时脉进行地址计数动作。

14.如权利要求10所述的串行接口存储器的存取模式选择方法，其中还包括：

依据该模式切换信号来控制该串行接口存储器的读取延迟。

15.如权利要求10所述的串行接口存储器的存取模式选择方法，其中当该倍频时脉致动信号指示对该系统时脉信号进行倍频动作时，该模式切换信号等于该倍频时脉致动信号。