CN104113322A - 具有基于时钟的信号输入电路的半导体装置 - Google Patents

具有基于时钟的信号输入电路的半导体装置 Download PDF

Info

Publication number
CN104113322A
CN104113322A CN201410135998.6A CN201410135998A CN104113322A CN 104113322 A CN104113322 A CN 104113322A CN 201410135998 A CN201410135998 A CN 201410135998A CN 104113322 A CN104113322 A CN 104113322A
Authority
CN
China
Prior art keywords
signal
clock signal
power supply
unit
applicable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410135998.6A
Other languages
English (en)
Other versions
CN104113322B (zh
Inventor
李铉雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104113322A publication Critical patent/CN104113322A/zh
Application granted granted Critical
Publication of CN104113322B publication Critical patent/CN104113322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置包括信号输入电路，适用于将输入信号与时钟信号同步，且在输入信号具有第一相位时接收时钟信号作为电源。

Description

具有基于时钟的信号输入电路的半导体装置
相关申请的交叉引用
本申请要求2013年4月22日提交的申请号为10-2013-0044313的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种集成电路设计技术，更具体而言，涉及一种具有基于时钟的信号输入电路的半导体装置。
背景技术
近来，能量采集技术已被引入至半导体系统。能量采集技术从周围能源中产生并提供电力。采集技术包括使用太阳能电池从太阳能中产生电力、使用塞贝克效应从热能中产生电力、以及使用法拉第电磁感应定律或压电效应或磁致伸缩效应从振动能中产生电力的方法。
然而，由于使用能量采集技术产生的电力的使用是受限制的，所以不容易用于半导体系统的高速操作和低电力供应。
发明内容
本发明的示例性实施例涉及具有适用于最小化电力消耗的信号输入电路的半导体装置。
根据本发明的一个示例性实施例，半导体装置包括信号输入电路，适用于将输入信号与时钟信号同步，且在输入信号具有第一相位时接收时钟信号作为电源。
根据本发明的一个示例性实施例，半导体装置包括：第一同步单元，适用于将输入信号与第一时钟同步，且在输入信号具有第一相位时接收第二时钟信号作为电源；第二同步单元，适用于将从第一同步单元输出的第一同步信号与第二时钟信号同步，且在第一同步信号具有第一相位时使用第一时钟信号作为电源；以及锁存单元，适用于锁存从第二同步单元输出的第二同步信号。
根据本发明的一个示例性实施例，半导体装置包括：第一同步单元，适用于将输入信号与第一时钟信号同步，且在输入信号具有第一相位时使用第二时钟信号作为电源；第二同步单元，适用于将从第一同步单元输出的第一同步信号与第一时钟信号同步，且在第一同步信号具有第一相位时使用电源供应电压作为电源；锁存单元，适用于锁存从第二同步单元输出的第二同步信号。
根据本发明的一个示例性实施例，半导体装置包括：第一上拉驱动单元，适用于基于输入信号，使用第一时钟信号作为电源来上拉驱动第一节点；第一开关单元，适用于基于第二时钟信号来选择性地将第一上拉驱动单元与第一节点耦接；第一下拉驱动单元，适用于基于输入信号用接地电压来下拉驱动第一节点；第二上拉驱动单元，适用于基于通过第一节点传送的第一同步信号，使用第一时钟信号作为电源来上拉驱动第二节点；第二开关单元，适用于基于第二时钟信号来选择性地将第二节点与第二上拉驱动单元耦接；第二下拉驱动单元，适用于基于第一同步信号用接地电压来下拉驱动第二节点；第三开关单元，适用于选择性地将第二下拉驱动单元与接地电压端子耦接；第三上拉驱动单元，适用于基于通过第二节点传送的第二同步信号，使用第二时钟信号作为电源来上拉驱动第三节点；第三下拉驱动单元，适用于基于第二同步信号用接地电压来下拉驱动第三节点；第四开关单元，适用于基于第一时钟来选择性地将第三下拉驱动单元与第三节点耦接；以及锁存单元，适用于锁存通过第三节点传送的第三同步信号。
根据本发明的一个示例性实施例，半导体装置包括：第一上拉驱动单元，适用于基于输入信号，使用第一时钟信号作为电源来上拉驱动第一节点；第一开关单元，适用于基于第二时钟信号来选择性地将第一上拉驱动单元与第一节点耦接；第一下拉驱动单元，适用于基于输入信号用接地电压来下拉驱动第一节点；第二上拉驱动单元，适用于基于通过第一节点传送的第一同步信号，使用第一时钟信号作为电源来上拉驱动第二节点；第二开关单元，适用于基于第二时钟信号来选择性地将第二节点与第二上拉驱动单元耦接；第二下拉驱动单元，适用于基于第一同步信号用接地电压来下拉驱动第二节点；第三开关单元，适用于选择性地将第二下拉驱动单元与接地电压端子耦接；第三上拉驱动单元，适用于基于通过第二节点传送的第二同步信号，使用电源供应电压作为电源来上拉驱动第三节点；第三下拉驱动单元，适用于基于第二同步信号用接地电压来下拉驱动第三节点；第四开关单元，适用于基于第二时钟信号来选择性地将第三下拉驱动单元与第三节点耦接；以及锁存单元，适用于锁存通过第三节点传送的第三同步信号。
根据本发明的一个示例性实施例，半导体装置包括：时钟混合单元，适用于将第一时钟信号的相位与第二时钟信号的电压电平混合；以及输入单元，适用于使用时钟混合单元的输出信号作为电源来接收外部信号。
根据本发明的一个示例性实施例，半导体装置包括：负载单元，适用于通过将差分时钟的相位混合来产生具有预定电压电平的电源；差分输入单元，耦接在接地电压端子与负载单元之间，且适用于接收差分时钟；以及吸收单元，适用于基于使能信号来选择性地将差分输入单元与接地电压端子耦接。
根据本发明的一个示例性实施例，半导体系统包括：电源供应装置，被配置成供应外部电源电压；以及半导体装置，被配置成当外部信号与外部时钟同步且被接收时，使用外部电源电压和外部时钟作为源电力。
根据本发明的一个示例性实施例，半导体系统包括：电源供应装置，被配置成供应外部电源电压；以及半导体装置，被配置成使用外部电源来执行预定操作，其中，半导体装置包括：输入电路，被配置成使用外部输入时钟作为源电力来接收预定信号；以及内部电路，被配置成响应于从输入电路传送的信号而使用外部电源电压作为源电力来执行预定操作。
根据本发明的一个示例性实施例，半导体装置包括：输入焊盘；以及信号输入电路，适用于基于差分时钟信号来感测通过输入焊盘接收的输入信号，其中，差分时钟信号用作信号输入电路的第一电源。
根据本发明的一个示例性实施例，半导体装置包括：第一输入焊盘和第二输入焊盘；时钟输入单元，适用于基于通过第二输入焊盘接收的互补时钟信号来感测通过第一输入焊盘接收的时钟信号；以及时钟混合单元，适用于将时钟信号与互补时钟信号的相位混合，且用于输出时钟信号的混合相位作为信号输入单元的电源。
附图说明
图1是说明根据本发明的实施例的半导体系统的框图。
图2是说明图1中所示的第一信号输入电路的实例的详图。
图3是说明图2中所示的第一信号输入电路的操作的时序图。
图4是说明图1中所示的第一信号输入电路的另一个实例的详图。
图5是说明图4中所示的第一信号输入电路的操作的时序图。
图6是说明图1中所示的第二信号输入电路的实例的详图。
图7是说明图1的第二信号输入电路的另一个实例的详图。
图8是说明图7中所示的第二信号输入电路的操作的时序图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于在本发明的不同附图和实施例中相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
图1是说明根据本发明的实施例的半导体系统的框图。
参见图1，半导体系统可以包括电源供应装置100和半导体装置200。电源供应装置100产生且供应电源供应电压VDD和接地电压VSS，且可以包括用于从周围能源产生且供应电力的能量采集组件。例如，电源供应装置100可以包括太阳能电池。
半导体200使用电源供应电压VDD和接地电压VSS作为电源，且基于从外部（例如，存储器控制器）输入的时钟信号对CLK和CLKB以及输入数据DIN来执行预定操作。
半导体200包括信号输入电路201和内部电路203。信号输入电路201接收时钟信号对CLK和CLKB作为电源，且包括第一信号输入电路210和第二信号输入电路230。
第一信号输入电路210通过使用时钟信号对CLK和CLKB作为同步信号和电源，来接收输入信号（例如，输入数据DIN）。第二信号输入电路230通过使用互补时钟信号CLKB作为差分信号来接收时钟信号CLK，且通过使用时钟信号对CLK和CLKB产生的电压用作电源。
在本文中，输入数据DIN以及时钟信号对CLK和CLKB可以通过各个输入焊盘被传送至半导体装置。
此外，内部电路203接收从第一信号输入电路210和第二信号输入电路230输出的内部输入数据DIN_INT和内部时钟信号CLK_INT，且通过使用内部输入数据DIN_INT和内部时钟信号CLK_INT来执行预定操作。
图2是说明图1中所示的第一信号输入电路210的实例的详图。
参见图2，第一信号输入电路210可以包括：第一同步单元211、第二同步单元213以及锁存单元215。
第一同步单元211将输入数据DIN与时钟信号对CLK和CLKB中的时钟信号（或正时钟信号）CLK同步（或感测）并且输出，以及在输入数据DIN具有第一相位（例如，逻辑低电平）时接收时钟信号对CLK和CLKB中的互补时钟信号（或负时钟信号）CLKB作为电源。第二同步单元213将从第一同步单元211输出的第一同步数据B与互补时钟信号CLKB同步（或感测）并且输出，以及在第一同步数据B具有逻辑低电平时接收时钟信号CLK作为电源。锁存单元215锁存从第二同步单元213输出的第二同步数据C，并且输出内部输入数据DIN_INT。
在本文中，第一同步单元211包括第一传送单元211A和第二传送单元211B。如果输入数据DIN从第二相位（例如，逻辑高电平）移位至逻辑低电平，则第一传送单元211A将输入数据DIN与时钟信号CLK同步（或感测），且输出同步的数据作为具有逻辑高电平的第三同步数据A。第一传送单元211A接收互补时钟信号CLKB作为电源。
第一传送单元211A包括：第一上拉驱动单元P01、第一开关单元P02以及第一下拉驱动单元N01。第一上拉驱动单元P01基于输入数据DIN，使用互补时钟信号作为电源来上拉驱动第三同步数据A的输出节点。第一开关单元P02基于时钟信号CLK来选择性地将第一上拉驱动单元P01与第三同步数据A的输出节点耦接。第一下拉驱动单元N01基于输入数据DIN用接地电压VSS来下拉驱动第三同步数据A的输出节点。
如果第三同步数据A从逻辑高电平移位至逻辑低电平或从逻辑低电平移位至逻辑高电平，则第二传送单元211B将第三同步数据A与时钟信号CLK同步（或感测），且输出同步的数据作为第一同步数据B。
第二传送单元211B接收互补时钟信号CLKB作为电源。第二传送单元211B包括：第二上拉驱动单元P03、第二开关单元P04、第二下拉驱动单元N02以及第三开关单元N03。第二上拉驱动单元P03基于第三同步数据A使用互补时钟信号CLKB作为电源来上拉驱动第一同步数据B的输出节点。第二开关单元P04选择性地将第二上拉驱动单元P03与第一同步数据B的输出节点耦接。第二下拉驱动单元N02基于第三同步数据A用接地电压VSS来下拉驱动第一同步数据B的输出节点。第三开关单元N03基于时钟信号CLK选择性地将第二下拉驱动单元N02与接地电压VSS耦接。
如果同步数据B从逻辑低电平移位至逻辑高电平，则第二同步单元213将第一同步数据B与互补时钟信号CLKB同步（或感测）并且输出。第二同步单元213包括：第三上拉驱动单元P05、第三下拉驱动单元N04以及第四开关单元P06。第三上拉驱动单元P05基于第一同步数据B，使用时钟信号作为电源来上拉驱动第二同步数据C的输出节点。第三下拉驱动单元N04基于第一同步数据B，用接地电压VSS来下拉驱动第二同步数据C的输出节点。第四开关单元P06基于互补时钟信号CLKB来选择性地将第三下拉驱动单元N04与第二同步数据C的输出节点耦接。
锁存单元215用电源供应电压VDD和接地电压VSS（未示出）作为源电压来执行锁存操作。
第一信号输入电路210可以放大输入数据DIN且输出内部输入数据DIN_INT。例如，如果时钟信号对CLK和CLKB的摆幅被设计成大于输入数据DIN的摆幅，则可以执行第一信号输入电路210的放大操作。
图3是说明图2中所示的第一信号输入电路210的操作的时序图。
参见图3，如果从外部装置（未示出）输入输入数据DIN，则第一同步单元211将输入数据DIN与时钟信号CLK同步（或感测）且输出第三同步数据A。
更具体地，仅当输入数据DIN从逻辑高电平移位至逻辑低电平时，第一传送单元211A将输入数据DIN与时钟信号CLK同步（或感测）且输出第三同步数据A。在本文中，第一传送单元211A使用互补时钟信号CLKB作为电源。当第三同步数据A从逻辑高电平移位至逻辑低电平或从逻辑低电平移位至逻辑高电平时，第二传送单元211B将第三同步数据A与时钟信号CLK同步（或感测）且输出第一同步数据B。
随后，仅当第一同步数据B从逻辑低电平移位至逻辑高电平时，第二同步单元213将第一同步数据B与互补时钟信号CLKB同步（或感测）且输出第二同步数据C。第二同步单元213使用时钟信号作为电源。
因而，锁存单元215使用电源供应电压VDD和接地电压（未示出）作为电源来锁存第二同步数据C。
此外，在时钟信号对CLK和CLKB固定在预定电平的情况下，第一信号输入电路210可以最小化泄漏电流。例如，在时钟信号CLK固定在逻辑高电平，且互补时钟信号CLKB固定在逻辑低电平的情况下，可以最小化从第一信号输入电路210产生的泄漏电流。
接着，图4是说明图1中所示的第一信号输入电路210的另一个实例的详图。
参见图4，第一信号输入电路210包括：第一同步单元221、第二同步单元223以及锁存单元225。
第一同步单元221将输入数据DIN与时钟信号对CLK和CLKB中的时钟信号CLK同步（或感测）并输出，以及在输入数据DIN具有逻辑低电平时使用互补时钟信号CLKB作为电源。第二同步单元223将从第一同步单元221输出的第一同步数据B与时钟信号CLKB同步（或感测）并输出，以及在第一同步数据B具有逻辑低电平时使用电源供应电压VDD作为电源。锁存单元225锁存从第二同步单元223输出的第二同步数据C，且输出内部输入数据DIN_INT。
在本文中，第一同步单元221包括第一传送单元221A和第二传送单元221B。如果输入数据DIN从逻辑高电平移位至逻辑低电平，则第一传送单元将输入数据DIN与时钟信号CLK同步（或感测），且输出具有逻辑高电平的第三同步数据A。
第一传送单元221A包括：第一上拉驱动单元P11、第一开关单元P12以及第一下拉驱动单元N11。第一上拉驱动单元P11基于输入数据DIN，使用互补时钟信号CLKB作为电源来上拉驱动第三同步数据A的输出节点。第一开关单元P12基于时钟信号CLK来选择性地将第一上拉驱动单元P11与第三同步数据A的输出节点耦接。第一下拉驱动单元N11基于输入数据DIN用接地电压VSS来下拉驱动第三同步数据A的输出节点。
如果第三同步数据A从逻辑高电平移位至逻辑低电平或从逻辑低电平移位至逻辑高电平，则第二传送单元221B将第三同步数据A与时钟信号CLK同步（或感测），且输出第一同步数据B。第二传送单元221B使用互补时钟信号CLKB作为电源，且包括：第二上拉驱动单元P13、第二开关单元P14、第二下拉驱动单元N12以及第三开关单元N13。
第二上拉驱动单元P13使用互补时钟信号CLKB作为电源来上拉驱动第一同步数据B的输出节点。第二开关单元P14基于时钟信号CLK来选择性地将第二上拉驱动单元P13与第一同步数据B的输出节点耦接。第二下拉驱动单元N12基于第三同步数据A，用接地电压VSS来下拉驱动第一同步数据B的输出节点。第三开关单元N13基于时钟信号CLK来选择性地将第二下拉驱动单元N12与接地电压VSS端子耦接。
随后，如果第一同步数据B从逻辑低电平移位至逻辑高电平，则第二同步单元223将第一同步数据B与时钟信号CLK同步（或感测）并输出。第二同步单元223包括：第三上拉驱动单元P15、第三下拉驱动单元N14以及第四开关单元N15。
第三上拉驱动单元P15基于第一同步数据B，使用电源供应电压VDD作为电源来上拉驱动第二同步数据C的输出节点。第三下拉驱动单元N14基于第一同步数据B用接地电压VSS来下拉驱动第二同步数据C的输出节点。第四开关单元N15基于时钟信号CLK来选择性地将第三下拉驱动单元N14与第二同步数据C的输出节点耦接。
锁存单元225使用电源供应电压VDD和接地电压VSS（未示出）来执行锁存操作。
第一信号输入电路210可以放大输入数据DIN且输出内部输入数据DIN_INT。例如，如果时钟信号对CLK和CLKB的摆幅被设计成大于输入数据DIN的摆幅，则可以执行第一信号输入电路210的放大操作。
图5是说明图4中所示的第一信号输入电路210的操作的时序图。
如图5中所示，如果从外部装置（未示出）输入输入数据DIN，则第一同步单元221将输入数据DIN与时钟信号CLK同步（或感测）且输出第一同步数据B。
更具体地，仅当输入数据DIN从逻辑高电平移位至逻辑低电平时，第一传送单元221A将输入数据DIN与时钟信号CLK同步（或感测）并输出第三同步数据A。当第三同步数据A从逻辑高电平移位至逻辑低电平时，第二传送单元221B将第三同步数据A与时钟信号CLK同步（或感测）且输出第一同步数据B。
在本文中，第一同步单元221使用互补时钟信号CLKB作为电源来执行上述操作。然后，仅当第一同步数据B从逻辑低电平移位至逻辑高电平时，第二同步单元223将第一同步数据B与时钟信号CLK同步（或感测）且输出第二同步数据C。在本文中，第二同步单元223使用电源供应电压VDD作为电源来执行上述操作。因而，锁存单元225使用电源供应电压VDD作为电源来锁存第二同步数据C。
此外，在时钟信号对CLK和CLKB固定或浮置在预定电压电平的情况下，第一信号输入电路210可以最小化泄漏电流。例如，在时钟信号对固定在逻辑低电平的情况下，可以最小化从第一信号输入电路210产生的泄漏电流。
图6是说明图1中所示的第二信号输入电路230的实例的详图。
参见图6，第二信号输入电路230包括时钟混合单元2301和输入单元2303。时钟混合单元2301将时钟信号对CLK和CLKB的相位混合。输入单元2303使用时钟混合单元2301的输出信号VIX作为电源来接收时钟信号CLK，且输出内部时钟信号CLK_INT。输入单元2303基于互补时钟信号CLKB来感测时钟信号CLK，且因而内部时钟信号CLK_INT与时钟信号CLK相对应。
更具体地，时钟混合单元通过取得时钟信号CLK和CLKB的电压电平的平均值来产生固定在预定电平（与时钟信号CLK和CLKB的交叉点相对应）的源信号VIX。例如，时钟混合单元2301包括第一电阻器单元R1和第二电阻器单元R2。第一电阻器单元R1安装在时钟信号CLK的输入端子与源信号VIX的输出端子之间。第二电阻器单元R2安装在互补时钟信号CLKB的输入端子与源信号VIX的输出端子之间。
图7是说明图1中所示的第二信号输入电路230的另一个实例的详图。
参见图7，第二信号输入电路230可以包括：时钟混合单元237、负载单元231、差分输入单元233以及吸收单元235。
时钟混合单元237将时钟信号对CLK和CLKB的相位混合，且产生具有预定电压电平的电源。差分输入单元233安装在接地电压VSS端子与负载单元231之间，且接收时钟信号对CLK和CLKB。吸收单元235响应于使能信号EN而选择性地将差分输入单元233与接地电压VSS端子耦接。吸收单元235可以包括作为电流源操作的NMOS晶体管N21。
更具体地，时钟混合单元237可以包括第一电阻器单元R01、第二电阻器单元R02。负载单元231可以包括第三电阻器单元R11和第四电阻器单元R12。
第一电阻器单元R01耦接在时钟信号CLK的输入端子与公共节点CN之间。第二电阻器单元R02耦接在互补时钟信号CLKB的输入端子与公共节点CN之间。第三电阻器单元R11耦接在公共节点CN与第一输入单元N22（例如，NMOS晶体管）之间。第四电阻器单元R12耦接在公共节点CN与第二输入单元N23（例如，NMOS晶体管）之间。
图8是说明图7中所示的第二信号输入电路230的操作的时序图。
参见图8，在以逻辑高电平来激活使能信号EN的情况下，第二信号输入电路230放大时钟信号对CLK与CLKB之间的电压差，且输出内部时钟信号CLK_INT。在本文中，第二信号输入电路230将时钟信号对CLK和CLKB的相位混合，且产生具有预定电压电平（例如，与时钟信号对CLK和CLKB的交叉点的相对应电压电平）的电源VIX。通过公共节点CN来提供电源VIX。
如上所述，根据本发明的实施例，可以通过使用时钟信号对CLK和CLKB作为电源来减少电源供应电压VDD的损耗。
如果根据本发明的实施例的信号输入电路以高速来执行操作，则可以防止动态电流损耗。具体地，在用于将外部信号与外部时钟信号同步（或感测）且将同步的信号传送至内部电路的信号输入电路的情况下，可以通过控制外部时钟信号使其固定在预定电压电平来防止泄漏电流。
因而，使用上述信号输入电路的半导体系统可以最小化电流消耗，且可以采用高速来执行操作。具体地，对于包括能量采集装置（诸如，太阳能电池）的半导体系统，信号输入电路可以更有效。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体装置，包括：
信号输入电路，适用于将输入信号与时钟信号同步，且在所述输入信号具有第一相位时接收所述时钟信号作为电源。
技术方案2.如技术方案1所述的半导体装置，其中，所述信号输入电路基于所述时钟的摆幅来放大所述输入信号的摆幅。
技术方案3.一种半导体装置，包括：
第一同步单元，适用于将输入信号与第一时钟同步，且在所述输入信号具有第一相位时接收第二时钟信号作为电源；
第二同步单元，适用于将从所述第一同步单元输出的第一同步信号与所述第二时钟信号同步，且在所述第一同步信号具有所述第一相位时使用所述第一时钟信号作为所述电源；以及
锁存单元，适用于锁存从所述第二同步单元输出的第二同步信号。
技术方案4.如技术方案3所述的半导体装置，其中，所述第一时钟信号和所述第二时钟信号是差分时钟。
技术方案5.如技术方案3所述的半导体装置，其中，所述第一同步单元包括：
第一传送单元，适用于如果所述输入信号从第二相位移位至所述第一相位，则将所述输入信号与所述第一时钟信号同步且输出第三同步信号，其中，所述第一相位和所述第二相位彼此相反，且使用所述第二时钟信号作为所述电源；以及
第二传送单元，适用于如果所述第三同步信号从所述第一相位移位至所述第二相位或从所述第二相位移位至所述第一相位，则将所述第三同步信号与所述第一时钟信号同步且输出所述第一同步信号，其中，使用所述第二时钟信号作为所述电源。
技术方案6.如技术方案5所述的半导体装置，其中，如果所述第一同步信号从所述第一相位移位至所述第二相位，则所述第二同步单元将所述第一同步信号与所述第二时钟信号同步。
技术方案7.一种半导体装置，包括：
第一同步单元，适用于将输入信号与第一时钟信号同步，且在所述输入信号具有第一相位时使用第二时钟信号作为电源；
第二同步单元，适用于将从所述第一同步单元输出的第一同步信号与所述第一时钟信号同步，且在所述第一同步信号具有所述第一相位时使用电源供应电压作为所述电源；以及
锁存单元，适用于锁存从所述第二同步单元输出的第二同步信号。
技术方案8.如技术方案7所述的半导体装置，其中，所述第一时钟信号和所述第二时钟信号是差分时钟。
技术方案9.如技术方案7所述的半导体装置，其中，所述第一同步单元包括：
第一传送单元，适用于如果所述输入信号从第二相位移位至所述第一相位，则将所述输入信号与所述第一时钟信号同步且输出第三同步信号，其中，所述第一相位与所述第二相位彼此相反，且使用所述第二时钟信号作为所述电源；以及
第二传送单元，适用于如果所述第三同步信号从所述第一相位移位至所述第二相位或从所述第二相位移位至所述第一相位，则将所述第三同步信号与所述第一时钟信号同步且输出所述第一同步信号，其中，使用所述第二时钟信号作为所述电源。
技术方案10.如技术方案9所述的半导体装置，其中，如果所述第一同步信号从所述第一相位移位至所述第二相位，则所述第二同步单元将所述第一同步信号与所述第二时钟信号同步。
技术方案11.一种半导体装置，包括：
时钟混合单元，适用于将第一时钟信号的相位与第二时钟信号的电压电平混合；以及
输入单元，适用于使用所述时钟混合单元的输出信号作为电源来接收外部信号。
技术方案12.如技术方案11所述的半导体装置，其中，所述第一时钟信号和所述第二时钟信号是差分时钟。
技术方案13.如技术方案11所述的半导体装置，其中，所述时钟混合单元取得所述第一时钟信号和所述第二时钟信号的平均相位，且产生固定在预定电压电平的所述输出信号。
技术方案14.如技术方案13所述的半导体装置，其中，所述时钟混合单元包括：
第一电阻器单元，耦接在所述第一时钟信号的输入端子与所述输出信号的输出端子之间；以及
第二电阻器单元，耦接在所述第二时钟信号的输入端子与所述输出信号的所述输出端子之间。
技术方案15.一种半导体装置，包括：
负载单元，适用于通过将差分时钟的相位混合来产生具有预定电压电平的电源；
差分输入单元，耦接在接地电压端子与所述负载单元之间，且适用于接收所述差分时钟；以及
吸收单元，适用于基于使能信号来选择性地将所述差分输入单元与所述接地电压端子耦接。
技术方案16.如技术方案15所述的半导体装置，其中，所述负载单元包括：
第一电阻器单元，耦接在公共节点与所述差分时钟的第一时钟信号的输入端子之间；
第二电阻器单元，耦接在所述公共节点与所述差分输入单元的第一输入单元之间；
第三电阻器单元，耦接在所述公共节点与所述差分时钟的第二时钟信号的输入端子之间；以及
第四电阻器单元，耦接在所述公共节点与所述差分输入单元的第二输入单元之间。
技术方案17.一种半导体装置，包括：
输入焊盘；以及
信号输入电路，适用于基于差分时钟信号来感测通过所述输入焊盘接收的所述输入信号，其中，所述差分时钟信号用作所述信号输入电路的第一电源。
技术方案18.如技术方案17所述的半导体装置，其中，所述信号输入电路接收电源供应电压作为第二电源。
技术方案19.如技术方案17所述的半导体装置，还包括：
时钟混合单元，适用于将所述差分时钟信号的相位混合，且输出所述差分时钟信号的所述混合相位作为所述第一电源。
技术方案20.一种半导体装置，包括：
第一输入焊盘和第二输入焊盘；
时钟输入单元，适用于基于通过所述第二输入焊盘接收的互补时钟信号来感测通过所述第一输入焊盘接收的时钟信号；以及
时钟混合单元，适用于将所述时钟信号和所述互补时钟信号的相位混合，且输出所述时钟信号的混合相位作为所述信号输入单元的电源。

Claims (10)

1.一种半导体装置，包括：
信号输入电路，适用于将输入信号与时钟信号同步，且在所述输入信号具有第一相位时接收所述时钟信号作为电源。
2.如权利要求1所述的半导体装置，其中，所述信号输入电路基于所述时钟的摆幅来放大所述输入信号的摆幅。
3.一种半导体装置，包括：
第一同步单元，适用于将输入信号与第一时钟同步，且在所述输入信号具有第一相位时接收第二时钟信号作为电源；
第二同步单元，适用于将从所述第一同步单元输出的第一同步信号与所述第二时钟信号同步，且在所述第一同步信号具有所述第一相位时使用所述第一时钟信号作为所述电源；以及
锁存单元，适用于锁存从所述第二同步单元输出的第二同步信号。
4.如权利要求3所述的半导体装置，其中，所述第一时钟信号和所述第二时钟信号是差分时钟。
5.如权利要求3所述的半导体装置，其中，所述第一同步单元包括：
第一传送单元，适用于如果所述输入信号从第二相位移位至所述第一相位，则将所述输入信号与所述第一时钟信号同步且输出第三同步信号，其中，所述第一相位和所述第二相位彼此相反，且使用所述第二时钟信号作为所述电源；以及
第二传送单元，适用于如果所述第三同步信号从所述第一相位移位至所述第二相位或从所述第二相位移位至所述第一相位，则将所述第三同步信号与所述第一时钟信号同步且输出所述第一同步信号，其中，使用所述第二时钟信号作为所述电源。
6.如权利要求5所述的半导体装置，其中，如果所述第一同步信号从所述第一相位移位至所述第二相位，则所述第二同步单元将所述第一同步信号与所述第二时钟信号同步。
7.一种半导体装置，包括：
第一同步单元，适用于将输入信号与第一时钟信号同步，且在所述输入信号具有第一相位时使用第二时钟信号作为电源；
第二同步单元，适用于将从所述第一同步单元输出的第一同步信号与所述第一时钟信号同步，且在所述第一同步信号具有所述第一相位时使用电源供应电压作为所述电源；以及
锁存单元，适用于锁存从所述第二同步单元输出的第二同步信号。
8.如权利要求7所述的半导体装置，其中，所述第一时钟信号和所述第二时钟信号是差分时钟。
9.如权利要求7所述的半导体装置，其中，所述第一同步单元包括：
第一传送单元，适用于如果所述输入信号从第二相位移位至所述第一相位，则将所述输入信号与所述第一时钟信号同步且输出第三同步信号，其中，所述第一相位与所述第二相位彼此相反，且使用所述第二时钟信号作为所述电源；以及
第二传送单元，适用于如果所述第三同步信号从所述第一相位移位至所述第二相位或从所述第二相位移位至所述第一相位，则将所述第三同步信号与所述第一时钟信号同步且输出所述第一同步信号，其中，使用所述第二时钟信号作为所述电源。
10.如权利要求9所述的半导体装置，其中，如果所述第一同步信号从所述第一相位移位至所述第二相位，则所述第二同步单元将所述第一同步信号与所述第二时钟信号同步。
CN201410135998.6A 2013-04-22 2014-04-04 具有基于时钟的信号输入电路的半导体装置 Active CN104113322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130044313A KR102127988B1 (ko) 2013-04-22 2013-04-22 반도체 장치 및 그를 포함하는 반도체 시스템
KR10-2013-0044313 2013-04-22

Publications (2)

Publication Number Publication Date
CN104113322A true CN104113322A (zh) 2014-10-22
CN104113322B CN104113322B (zh) 2019-05-07

Family

ID=51709973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410135998.6A Active CN104113322B (zh) 2013-04-22 2014-04-04 具有基于时钟的信号输入电路的半导体装置

Country Status (4)

Country Link
US (2) US9124268B2 (zh)
KR (1) KR102127988B1 (zh)
CN (1) CN104113322B (zh)
TW (2) TWI608701B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352176A (zh) * 2015-11-25 2018-07-31 美光科技公司 使用差分相位混频器提供信号的设备及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378779B2 (en) 2014-07-11 2016-06-28 Stmicroelectronics International N.V. System and method for automatic detection of power up for a dual-rail circuit
KR20160058445A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 클럭 동기를 이용한 직렬화기 및 그를 이용한 고속 직렬화 장치
WO2021016257A1 (en) * 2019-07-22 2021-01-28 Rkmag Corporation Magnetic processing unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796893A (en) * 1972-08-28 1974-03-12 Motorola Inc Peripheral circuitry for dynamic mos rams
CN1674442A (zh) * 2004-03-22 2005-09-28 三菱电机株式会社 电平变换电路、及具有电平变换功能的串行/并行变换电路
CN1716782A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 能够校正工作周期的数字延迟锁定回路及其方法
CN102169710A (zh) * 2010-02-25 2011-08-31 海力士半导体有限公司 半导体装置
US20110291712A1 (en) * 2010-05-25 2011-12-01 Mitsubishi Electric Corporation Scanning-line drive circuit
CN103035285A (zh) * 2011-10-05 2013-04-10 爱思开海力士有限公司 半导体存储器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3567963A (en) * 1969-05-22 1971-03-02 Us Navy Field effect transistor logic gate
JPS51139247A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Mos logic circuit
US4110639A (en) * 1976-12-09 1978-08-29 Texas Instruments Incorporated Address buffer circuit for high speed semiconductor memory
JPS6012717B2 (ja) * 1976-09-10 1985-04-03 日本電気株式会社 絶縁ゲ−ト型電界効果トランジスタを用いた半導体回路
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
KR100736396B1 (ko) 2006-02-13 2007-07-09 삼성전자주식회사 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
KR100890041B1 (ko) * 2006-12-29 2009-03-25 주식회사 하이닉스반도체 반도체 소자의 클럭 버퍼 회로
KR20090003685A (ko) 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 메모리 장치
KR101060769B1 (ko) 2008-12-12 2011-08-31 주식회사 하이닉스반도체 반도체 메모리장치의 버퍼회로
KR101632711B1 (ko) * 2009-12-30 2016-06-22 에스케이하이닉스 주식회사 반도체 메모리 장치
US8788868B2 (en) * 2011-08-23 2014-07-22 Micron Technology, Inc. Clock circuits and methods
CN103166602A (zh) * 2011-12-13 2013-06-19 飞思卡尔半导体公司 低功耗的主从触发器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796893A (en) * 1972-08-28 1974-03-12 Motorola Inc Peripheral circuitry for dynamic mos rams
CN1674442A (zh) * 2004-03-22 2005-09-28 三菱电机株式会社 电平变换电路、及具有电平变换功能的串行/并行变换电路
CN1716782A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 能够校正工作周期的数字延迟锁定回路及其方法
CN102169710A (zh) * 2010-02-25 2011-08-31 海力士半导体有限公司 半导体装置
US20110291712A1 (en) * 2010-05-25 2011-12-01 Mitsubishi Electric Corporation Scanning-line drive circuit
CN103035285A (zh) * 2011-10-05 2013-04-10 爱思开海力士有限公司 半导体存储器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352176A (zh) * 2015-11-25 2018-07-31 美光科技公司 使用差分相位混频器提供信号的设备及方法
CN108352176B (zh) * 2015-11-25 2022-05-17 美光科技公司 使用差分相位混频器提供信号的设备及方法

Also Published As

Publication number Publication date
KR102127988B1 (ko) 2020-06-30
TWI651932B (zh) 2019-02-21
US9124268B2 (en) 2015-09-01
TWI608701B (zh) 2017-12-11
KR20140126142A (ko) 2014-10-30
US9571067B2 (en) 2017-02-14
US20150333741A1 (en) 2015-11-19
TW201442424A (zh) 2014-11-01
CN104113322B (zh) 2019-05-07
US20140312940A1 (en) 2014-10-23
TW201804731A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
CN100472665C (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN105790754B (zh) 一种数字隔离电路及其控制方法
CN104113322A (zh) 具有基于时钟的信号输入电路的半导体装置
CN100443913C (zh) 磁场传感器和磁场检测装置及磁场检测方法
ATE254775T1 (de) Schneller zufallszahlengenerator
EP1200964A4 (en) METHOD AND CIRCUIT FOR TIMELY ADJUSTING THE CONTROL SIGNALS IN A MEMORY BLOCK
CN103795393B (zh) 状态保持电源门控单元
CN107490394A (zh) 开关电阻器传感器电桥、对应的系统和方法
EP3435544B1 (en) Level conversion circuit and fingerprint recognition device
WO1986006539A3 (en) Voltage multiplier circuit
CN101464658A (zh) 模拟信号的时域微分比较的方法和装置
CN103782516A (zh) 多个环形振荡器的同步输出
US8983379B2 (en) Data transmitting and receiving apparatus and method, and solid state drive including the same
US20110317803A1 (en) Shift register circuit and shift register
CN106297619A (zh) 单级闸极驱动电路的多输出设计
CN100449604C (zh) 移位寄存器电路及搭载该电路的显示器装置
CN109302057B (zh) 一种倍压源电路、电荷泵电路及电子设备
CN101414987A (zh) 脉冲产生电路以及uwb通信装置
KR100350766B1 (ko) 펄스 발생기
CN105577139A (zh) 一种rc振荡器
US6304506B1 (en) Energy-saving device for memory circuit
CN101989857A (zh) 用于在半导体集成电路中产生时钟的装置
CN100437416C (zh) 用于提供针对控制变量的控制值的选择信号的电路
CN100547407C (zh) 电容量测的信号产生电路
US10193646B2 (en) Bandwidth extension for true single-phase clocked multiplexer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant