CN104113306A - 多带频率倍增器 - Google Patents
多带频率倍增器 Download PDFInfo
- Publication number
- CN104113306A CN104113306A CN201410103087.5A CN201410103087A CN104113306A CN 104113306 A CN104113306 A CN 104113306A CN 201410103087 A CN201410103087 A CN 201410103087A CN 104113306 A CN104113306 A CN 104113306A
- Authority
- CN
- China
- Prior art keywords
- frequency
- multiplier
- switch
- diode
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
Abstract
在集成系统中配置成生成频率和倍增频率的多带频率倍增器。该多带频率倍增器包括多带倍增器核心,该多带倍增器核心带有配置成接收倍增器输入信号的倍增器核心差分放大器。可开关负载阻抗与该倍增器核心差分放大器连接,并包含n个倍增器分部。每个倍增器分部包括分部阻抗和分部开关。当与n个临界频率的所选一个相对应的分部开关的所选一个被触发时,该倍增器核心差分放大器在n个临界频率的所选一个的范围中生成具有基本上等于输入频率的k倍的频率的输出信号。
Description
技术领域
本发明涉及频率倍增器,尤其涉及多带频率倍增器。
背景技术
频率倍增器是将输入信号的频率乘以所希望数字的器件。频率倍增器通常用在射频(“RF”)和微波测试仪器和通信系统中,以便扩展较低频率源的频率范围。倍增信号可以使用非线性器件生成,该非线性器件可以包括无源(像肖特基(Schottky)二极管那样)或有源(像场效应晶体管或双极型结晶体管)器件。二极管一般工作在比晶体管高的频率上,是最高频率倍增器的优先选择。但是,二极管通常需要较高的工作功率和具有较高的转换损耗。另一方面,晶体管便于使用,因为它们具有增益,可以在较低功率水平上产生倍增频率。
频率倍增器包括生成输入信号的频率谐波的非线性元件。输出输入信号的所生成谐波作为所希望倍增信号。输入信号的临界频率通常在倍增器中受到抵制,使得输出信号具有基本谐波频率。倍增器通常被设计成抑制临界频率和增强偶数谐波(2fo、4fo、6fo等)或奇数谐波(3fo、5fo、7fo等)。这样的频率倍增器被分别叫做偶数频率倍增器和奇数频率倍增器,或更常见地,分别叫做倍频器和频率三倍器。
现有频率倍增器的显著缺点是它们通过工作在特定倍增频带上执行单一功能。在通信系统和测试仪器中常见的是,取决于系统的状态,需要在临界频率或在倍增频率的信号。特定倍增频带可能提供不了足够的频率范围。现有频率倍增器是与开关网络连接选择在不同倍增频率或在临界频率的信号的单倍增频带器件。
鉴于前述情况,一直需要能够在不同倍增频带中生成倍增频率的频率倍增器。
发明内容
为了完全或部分解决前述问题和/或本领域的普通技术人员可能观察到其它问题,本公开提供了如在下面阐述的实现中,通过例子所述的方法、过程、系统、装置、仪器和/或设备。
按照一种实现,提供了一种频率倍增器。一种示范性频率倍增器包含输入放大器,其被配置成接收具有输入频率的频率倍增器输入信号,和生成适当放大的频率倍增器输入信号。该频率倍增器包括配置成允许选择多个频带的多带倍增器核心。倍增器核心差分放大器接收倍增器输入信号。该倍增器核心差分放大器包括倍增器核心差分输出端。可开关负载阻抗与该倍增器核心差分输出端连接。该可开关负载阻抗包含n个倍增器分部。每个倍增器分部包括分部阻抗和分部开关。该倍增器核心差分输出端生成倍增频率基本上等于输入频率的k倍的输出信号。当与n个临界频率的所选一个相对应的分部开关的所选一个被触发时,该倍增频率在n个临界频率的所选一个的范围之内。负载电阻器与该倍增器核心差分输出端相对地与该可开关负载阻抗连接。
一旦考查了如下的图形和详细描述,本发明的其它设备、装置、系统、方法、特征和优点对于本领域的普通技术人员来说将是或将变得显而易见。预定所有这样的另外系统、方法、特征和优点都包括在这个描述之内,在本发明的范围之内,以及受所附权利要求保护。
附图说明
本发明可以参照如下图形得到更好理解。图形中的组件未必成比例,而是把重点放在例示本发明的原理上。在图形中,相同标号在所有不同图形中都表示相应部分。
图1是多带频率倍增器的示范性实现的框图;
图2是多带频率倍增器的示范性实现的示意图;
图3A-3C是三倍器核心的示范性实现的示意图;
图4是三倍器核心被控制成工作在直通模式下时三倍器核心的等效电路的示意图;
图5是三倍器核心被控制成工作在第一倍增器带模式下时三倍器核心的等效电路的示意图;
图6是三倍器核心被控制成工作在第二倍增器带模式下时三倍器核心的等效电路的示意图;
图7是三倍器核心被控制成工作在第三倍增器带模式下时三倍器核心的等效电路的示意图;
图8是配置成有选择地滤波三倍器核心的输出频率的开关滤波器的示意图;
图9是在高通滤波模式和全通滤波模式下图8中的开关滤波器的等效电路的示意图;
图10是例示带有开关后滤波的可开关多带频率倍增器的示范性实现的操作的流程图;以及
图11是使用四带三倍器核心的频率倍增器的示范性实现的在频率范围和倍增频率中的测量输出功率的曲线图。
具体实施方式
如本文所使用,术语“基频”指的是要乘以基频的谐波的提取数的频率。基频可以指设置给到频率倍增器的输入信号的任何频率。
如本文所使用,术语“三倍器”指的是使输入信号的频率增至三倍的频率倍增功能、组件、系统、设备、或方法。三倍功能指的是根据基频提取三次谐波。术语“三倍器”无意限制将频率值乘以3的倍数。也可以使用输入频率的任何倍数,它可以指基频的无论奇数还是偶数的任何谐波的提取数。
图1是多带频率倍增器100的示范性实现的框图,多带频率倍增器100被配置成接收在给定频率fin上的输入信号和生成频率是输入频率乘以一个整数的输出信号。该整数倍数可以是与输入频率的偶数或奇数谐波相对应的偶或奇整数。
图1中的多带频率倍增器100包括带选择功能102和滤波选择功能104。带选择功能102允许选择n个频率倍增带之一,或让输入频率直通到频率倍增器输出信号的直通带。每个频率倍增带包含输入频率的所选谐波(k次,其中k>1)的频率范围,其中输入频率fin在围绕临界频率f0的范围内。图1中的频率倍增器输出信号的频率是fout=kfin。在操作时,用户可以选择直通带来生成在与输入信号相同的频率上的输出信号。直通带可以是,例如,频率发生器的输出频率值的正常、未倍增范围。如本文所使用,术语“直通带”将指选择直通带来工作的工作模式。
用户可以选择第一倍增带(例如,图1中的“band1”)来生成频率是k×输入频率的输出信号。其中输入频率在围绕band1临界频率(band1f0)的范围内。如本文所使用,术语“Band n模式”将指选择n个频率倍增带之一的工作模式。在band1模式中,band1临界频率,即,band1f0可以是在直通模式下生成的频率的范围内的频率。对于band2模式和band3模式,可以选择不同频率作为临界频率。
滤波选择功能104允许选择滤波模式。图1中的多带频率倍增器100包括两种滤波模式:全通滤波模式和高通滤波模式。可以选择高通滤波模式生成具有作为输入频率的三次谐波生成高频的输出信号以便抑制输入频率。
带选择功能102和滤波选择功能104可以通过控制电路来控制,该控制电路生成到带选择功能102和滤波选择功能104的每个输入端的信号。该控制电路可以使用任何适当控制电路来实现,包括,例如,数字处理器、数字逻辑电路、或将用户的选择电传送给多带频率倍增器100的完全模拟电路。
图1中的多带频率倍增器100提供了可以选择几个频率倍增带之一的可开关频率倍增器。通过将每个频率倍增带设置成倍增围绕不同临界频率的输入频率,可以将频率的原始范围扩展成允许输出宽范围的倍增频率。多带频率倍增器100可以有利地实现成工作在像频率发生器、测试仪器、和通信系统那样,需要生成频率的多种系统和设备中的子系统。多带频率倍增器100可以有利地实现成集成电路。
图2是多带频率倍增器200的示范性实现的示意图。图2中的多带频率倍增器200包括输入放大器202,其被配置成接收输入频率在围绕所选基频的一定频率范围中的频率倍增器输入信号。输入放大器202生成在频率倍增器输入信号的频率上的适当放大的频率倍增器输入信号。输入放大器202可以使用任何适当放大电路来实现,该放大电路使用具有增益的非线性器件。图2中的输入放大器202是差分输入、差分输出限制放大器。在一个例子中,输入放大器202可以是输入差分限制放大器。输入信号可以是施加于多带频率倍增器200的输入端的方波或正弦波。实现成高增益差分对放大器的输入放大器202传播方波或将正弦波信号转换成方波信号。这是生成基频,或输入频率的谐波的非线性过程。生成的方波信号具有在所生成输出方波信号的边缘上的快速上升和下降时间中固有的基频的高频成分谐波。放大的倍增器输入信号由基频和基频的奇数谐波组成。当k是奇数以便让奇数谐波通过时,可以以50%忙闲度生成输入信号。取决于要选作乘数的谐波,输入信号可以具有不同忙闲度。可以像一列脉冲那样生成输入信号,该列脉冲可以具有相等幅度的奇数和偶数谐波,以便可以增强特定偶数或奇数谐波。
图2中的多带频率倍增器200包括多带频率倍增器核心204。注意,本文所述的例子指的是“三倍器”核心,但是,在其它实现中,也可以使用为达到除了基频的三次谐波之外的其它谐波的频率而倍增的倍增器核心。多带频率倍增器核心204包括倍增器核心差分放大器206,该倍增器核心差分放大器206被配置成在倍增器核心差分放大器206的差分对输入端上接收倍增器输入信号。倍增器核心差分放大器206包括与配置成可开关负载阻抗208的负载耦合的倍增器核心差分输出端212。在示范性实现中,多带频率倍增器核心204可以是像在集成电路上那样,实现成模块化子系统的集成多带倍增器核心。
可开关负载阻抗208包含3个倍增器分部210-1,210-2,210-3。倍增器分部210-1-210-3的每一个对应于实现相应带模式的三个频率倍增带(band1、band2、band3)之一。倍增器分部210-1-210-3的每一个包含分部阻抗214和分部开关216。倍增器核心差分输出端212生成频率基本上等于输入频率的k倍的输出信号。输出信号频率在n个临界频率的所选一个的范围内,其中n=3。三个临界频率对应于三个倍增器分部210-1-210-3每一个的临界频率,每个倍增器分部被配置成输出范围的围绕临界频率的频率。触发与三个临界频率的所选一个相对应的分部开关216的所选一个以便选择带模式之一。所选的带模式对应于包括所希望输出频率和与所选带模式相对应的临界频率的一定输出频率范围。
一般说来,n个倍增器分部每一个的分部阻抗具有这样的阻抗值,使得n个倍增器分部具有这样选择的阻抗值,使得:
·当未触发开关时,多带频率倍增器核心工作在生成在输入频率的频率倍增器输出信号的直通带中;
·当触发了n个开关的所选一个时,多带频率倍增器核心工作在n个倍增带之一中以便在与所选开关相对应的n个临界频率之一的范围中生成频率倍增器输入信号的k次谐波。
多带频率倍增器200包括与倍增器核心差分输出端212相对的与可开关负载阻抗208连接的负载电阻器218。注意,负载电阻器218实际上是两个电阻,每一个与倍增器核心差分输出端212上的集电极负载的一个分支连接。类似地,倍增器分部210包括到倍增器核心差分输出端212上的集电极负载的一个分支的信号路径。图2中的多带频率倍增器200将差分放大器用在输入放大器202中,用在倍增器核心差分放大器206中,以及用于下面所述的其它放大功能。显示差分放大器的使用是为了例示示范性实现,而无意成为限制。可以使用任何适当放大器配置。可开关负载阻抗208和负载电阻器218的配置要作相应修改。
图2中的多带频率倍增器200中的多带频率倍增器核心204可以实现成可以按适当规定插入频率倍增器中工作的子系统或集成电路。在一种示范性实现中,整个多带频率倍增器200被实现在单个集成电路或“芯片”上。
倍增器核心差分输出端212可以与如使用差分放大器实现的显示在图2中的滤波输入放大器235连接。滤波输入放大器235与开关滤波器240连接。开关滤波器240包括与第一晶体管243a和第二晶体管243b实现成差分对的滤波差分对放大器242。滤波电容器244跨接在第一晶体管243a上的发射极与第二晶体管243b上的发射极之间。串联滤波电阻器对246与跨接在第一晶体管243a的发射极与第二晶体管243b的发射极之间的滤波电容器244并联。二极管对250与跨接在第一晶体管243a的发射极与第二晶体管243b的发射极之间的滤波电容器244并联。二极管对250被连接成朝着二极管对250之间的开关节点251正向偏置二极管对250的每个二极管。
在开关滤波器240的电路中配备了两个开关。将全通滤波开关252连接在开关节点251上,以便当全通滤波开关252被触发时,正向偏置每个二极管。在操作时,全通滤波开关252可以用在多带频率倍增器核心204工作在使输入频率(或在倍增器分部210的背景下,基频)直通作为输出频率的直通模式下的时候。第二开关是连接在串联滤波电阻器对246中的电阻之间的节点上的高通滤波开关248。高通滤波开关248被接通时灌入每个电阻使二极管对250中的每个二极管反向偏置,以便在抑制基频的同时生成倍增频率。开关滤波器240被配置成将信号输出到输出放大器260,输出放大器260生成在所希望频率上的输出信号。
图3A-3C是多带三倍器核心的示范性实现的示意图。图3A是与图2中的多带频率倍增器核心204类似的多带三倍器核心的示意图。参考图3A-3C所述的每个多带三倍器核心被标识成“三倍器”核心,以指示对于图3A中的多带三倍器核心300,k=3,以及要将输入频率乘以3以输出输入频率的三次谐波。要明白的是,描述“三倍器”核心是为了例示的目的,而无意限制k的数值。
图3A中的多带三倍器核心300包括三倍器差分对放大器302。三倍器差分对放大器302与可开关负载阻抗304连接,可开关负载阻抗304包括3个倍增器分部306-1,306-2,306-3。倍增器分部306-1到306-3的每一个对应于实现相应带模式的频率倍增带。倍增器分部306-1到306-3的每一个包含利用传输线长度310实现的分部阻抗、和利用二极管对312和连接在二极管对312的阴极之间的电流源开关314实现的分部开关。二极管对312由第一二极管312a和第二二极管312b形成。二极管312a,312b可以是任何适当二极管。由于相对较小正向偏置电压降和较快速开关速度,在示范性实现中肖特基二极管可能是优选的。
倍增器分部306每一个的传输线长度310可以实现成在分部开关每一侧上的传输线长度。每个传输线长度310提供形成三倍器差分对放大器302的两个晶体管的每个集电极上的阻抗。二极管对312和电流源开关314的配置为在与正向偏置的二极管对312中的二极管相对应的晶体管的集电极上提供阻抗创造了条件。
多带三倍器核心300的输出端生成频率基本上等于输入频率的三倍的输出信号。倍增器分部306-1,306-2,306-3的每一个可以配置成使集电极负载包含具有取决于触发哪个分部开关的所希望谐振频率的四分之一波长(λ/4)谐振器。倍增器分部306-1,306-2,306-3的组合起来起谐振频率由触发哪个分部开关决定的λ/4谐振器的作用。在图3中的多带三倍器核心300中,三个谐振频率可以被选成是可以在未倍增输入频率的范围中的所选输入频率的三倍频率或三次谐波。倍增器分部306-1,306-2,306-3每一个中的组件可以被选成使触发电流源开关314的某一个形成的等效电路是在三个所选谐振频率上的λ/4谐振电路。要选择的组件包括二极管对312、可以是电感器或任何适当导波结构(即,波导)的传输线长度310、和负载电阻器RL。在选择组件时要考虑的一个因素是每个四分之一波长谐振电路的频率响应。可能希望在低侧保持谐振电路的Q-因子,以便加宽围绕谐振频率的频率响应。另一方面,在一些实现中,Q-因子太低可能导致四分之一波长谐振电路的增益太低。
图3A中的多带三倍器核心300包括三个倍增器分部306。在其它实现中,可以并入任何数量的倍增器分部以扩展可以生成的倍增频率的范围。图3B例示了含有多达n个倍增器分部320-1,320-2,...,320-n的多带三倍器核心316。注意,带的数量可以由多带核心的开关选项决定。例如,多带三倍器核心300包含n=3个倍增器分部,但可以工作在包括不触发开关时使用的带的四个带中。
如上所述,图3A中的传输线长度310可以实现成电感器。在一种示范性实现中,电感器可以是螺旋形电感器。图3C示出了除了使用螺旋形电感器350实现分部阻抗之外,其它基于图3A中的多带三倍器核心300的四带三倍器核心330的一种示范性实现。螺旋形电感器有利地为单片集成节省了空间。
多带频率倍增器的示范性实现的操作将参考图4-7来描述,图4-7是选择模式时形成的等效电路的示意图。模式通过触发与所希望模式相对应的电流源开关314来选择。当没有触发开关时,提供直通模式。
图4-7中的等效电路例示了显示在图3C中的示范性实现的操作。图4是三倍器核心被控制成工作在直通模式下时三倍器核心等效电路400的示意图。如果没有一个电流源开关314被触发,则三倍器差分放大器302的集电极上的负载由螺旋形电感器,以及由处在反向偏置状态下的二极管对中的二极管的电容提供。图4中的三倍器核心等效电路400包括由相应螺旋形电感器402-1,402-2,402-3指示的传输线长度、和指示成Cdiode1404-1、Cdiode2404-2、Cdiode3404-3的等效二极管电容。二极管电容被显示成与螺旋形电感器402-1,402-2,402-3并联。选择4-带三倍器核心330中的组件以便4-带三倍器核心330的增益基本上与频率无关,以及以便螺旋形电感器402-1,402-2,402-3形成的人造传输线的特征阻抗是负载电阻器值RL。由于人造传输线的特征阻抗是RL,所以如图4中的410所示,提供给集电极的负载是RL。使输入信号的基频直通到输出端。
图5是4-带三倍器核心被控制成工作在第一倍增器带模式下时4-带三倍器核心的等效电路500的示意图。在第一倍增器带模式下,触发图3C中的第一电流源开关314-1。其它电流源开关314-2和314-3仍然处在断开状态下。如等效电路500所示,电流源开关314-1的接通状态正向偏置相应二极管对,使得每个二极管表现为二极管电阻器Rdiode1502,电流源开关314-2和314-3的断开状态如上面参考图4所述,反向偏置相应二极管对中的二极管,使它们表现为二极管电容器Cdiode2404-2和Cdiode3404-3。二极管电阻器Rdiode1502的电阻是二极管正向偏置时的正向偏置二极管电阻。二极管电容器Cdiode2404-2和Cdiode3404-3的电容是二极管反向偏置时的二极管电容。
传输线TL2和TL3与二极管电容器Cdiode2404-2和Cdiode3404-3形成阻抗RL的人造传输线。如510和520所示,集电极上的负载被展示成尽头是RL与二极管电阻Rdiode1502的并联组合的阻抗的长度TL1的传输线。如果人造传输线的特征阻抗高于RL//Rdiode1的阻抗,则通过传输线将RL//Rdiode1的阻抗转变成较高阻抗。在DC电压电平上,集电极阻抗是RL//Rdiode1。阻抗随频率升高而增大,直到传输线的长度是λ/4。在λ/4上的频率是处在第一倍增器带模式下时形成的λ/4谐振器的第一倍增器带临界频率f0,band1。该临界频率是λ/4谐振器谐振的频率。一般说来,例示在图4-7中的例子中的谐振频率由未触发的n-1个开关中的二极管的二极管电容、和由负载电阻器与触发的n个开关的所选一个的二极管的二极管正向偏置电阻的并联组合形成的传输线负载决定。随着频率继续升高,阻抗将开始减小。集电极上的负载表现为电阻性终止的阻尼λ/4谐振器。
在例示在图5中的第一倍增器带模式下,图3C中的4-带三倍器核心330生成的信号的频率在围绕λ/4谐振器的谐振频率的一定频率范围内。该频率范围可以通过选择用于4-带三倍器核心330的组件的组件值来决定。4-带三倍器核心330可以实现成工作在频率倍增器中,以便三倍器核心接收在输入频率的输入信号。在第一倍增器带模式下,4-带三倍器核心33可以配置成第一倍增器带临界频率f0,band1是所选输入频率的三倍。第一倍增器带临界频率f0,band1是λ/4谐振器的谐振频率。在第一倍增器模式下生成的频率的范围包括输入频率的相应范围的三次谐波。在第一倍增器模式下生成的频率的范围也是第一倍增器带临界频率f0,band1基本上在预计增益最高的频带的中心上的频带。
图6是三倍器核心被控制成工作在第二倍增器带模式下时三倍器核心的等效电路600的示意图。在第二倍增器带模式下,触发图3C中的第二电流源开关314-2。其它电流源开关314-1和314-3被设置成断开状态。如等效电路600所示,电流源开关314-2的接通状态表现为二极管电阻Rdiode2602,电流源开关314-1和314-3的断开状态如上面参考图4所述,表现为二极管电容器Cdiode1404-1和Cdiode3404-3。
传输线TL1和TL3与二极管电容器Cdiode1404-1和Cdiode3404-3形成阻抗RL的人造传输线。如610和620所示,集电极上的负载被展示成尽头是RL与二极管电阻Rdiode2602并联的阻抗的长度TL1+TL2的传输线。如620所示,当处在第二倍增器带模式下时,形成具有第二倍增器带临界频率f0,band2的λ/4谐振器。
在例示在图6中的第二倍增器带模式下,图3C中的4-带三倍器核心330生成的信号的频率在围绕λ/4谐振器的临界频率f0,band2的一定频率范围内。在第二倍增器带模式下,4-带三倍器核心33可以配置成第二倍增器带临界频率f0,band2是与确定第一倍增器带临界频率f0,band1的第一所选输入频率不同的所选输入频率的三倍。在第二倍增器模式下生成的频率的范围包括输入频率的相应范围的三次谐波。在第二倍增器模式下生成的频率的范围也是第二倍增器带临界频率f0,band2基本上在频带的中心上的频带。
图7是三倍器核心被控制成工作在第三倍增器带模式下时三倍器核心的等效电路700的示意图。在第三倍增器带模式下,触发图3C中的第三电流源开关314-3。其它电流源开关314-1和314-2被设置成断开状态。如等效电路700所示,电流源开关314-3的接通状态表现为二极管电阻Rdiode3702,电流源开关314-1和314-2的断开状态如上面参考图4所述,表现为二极管电容器Cdiode1404-1和Cdiode2404-2。
传输线TL1、TL2和TL3与二极管电容器Cdiode1404-1和Cdiode2404-2形成阻抗RL的人造传输线。如710所示,集电极上的负载被展示成尽头是RL与二极管电阻Rdiode3702并联的阻抗的长度TL1+TL2+TL3的传输线。如710所示,当处在第三倍增器带模式下时,形成具有第三倍增器带临界频率f0,band3的λ/4谐振器。
在例示在图7中的第三倍增器带模式下,图3C中的4-带三倍器核心330生成的信号的频率在围绕λ/4谐振器的临界频率f0,band3的一定频率范围内。在第三倍增器带模式下,4-带三倍器核心33可以配置成第三倍增器带临界频率f0,band3是与确定第一倍增器带临界频率f0,band1的第一所选输入频率、和确定第二倍增器带临界频率f0,band2的第二所选输入频率不同的所选输入频率的三倍。在第三倍增器模式下生成的频率的范围包括输入频率的相应范围的三次谐波。在第三倍增器模式下生成的频率的范围也是第三倍增器带临界频率f0,band3基本上在频带的中心上的频带。
回头参照图3C,4-带三倍器核心330可以被开关成选择输出频率在与参考图4-7所述的倍增器带模式相对应的直通带、第一倍增器带、第二倍增器带、和第三倍增器带中的信号。每个倍增器带可以通过与倍增器带模式相对应的倍增器带谐振频率来定义。当希望具有特定频率的输出信号时,用户可以首先确定该频率是否在可以利用频率倍增生成的频率的范围内。例如,频率发生器可以被限制成产生范围为0到10GHz的频率。如果所希望频率在0到10GHz的范围内,则可以将4-带三倍器核心330设置成工作在直通模式下。用户将频率发生器设置成生成所希望频率。4-带三倍器核心330让在所希望频率上的信号通过。
如果用户希望频率大于0到10GHz的范围的信号,则用户确定哪种模式提供包括所希望频率的频率范围。例如,在一个示范性实现中,4-带三倍器核心330为具有设置成27GHz的第一倍增器带谐振频率fr,band1的第一倍增器模式创造了条件,以及4-带三倍器核心330被配置成在第一倍增器模式下提供24GHz到30GHz的频率范围。用户希望生成频率为30GHz的信号。用户选择生成10GHz的频率的频率发生器和工作在第一倍增器模式下的4-带三倍器核心330。4-带三倍器核心330接收10GHz信号和它的所有谐波作为输入。处在第一倍增器模式下的4-带三倍器核心330有效地滤波频率未在24GHz到30GHz的频率范围内的信号。10GHz输入信号的三次谐波是在第一倍增器模式提供范围内的所希望30GHz信号。
可以在其它倍增器模式下提供倍增频率的不同范围,以扩展可以生成的频率的范围。另外,可以将三倍器核心级联以进一步扩展提供的频率范围。例如,参照图3A,多带三倍器核心300可以是以级联配置将第二多带频率三倍器与第一多带频率三倍器连接的第一多带频率三倍器。
图8是配置成有选择地滤波三倍器核心的输出频率的开关滤波器800的示意图。开关滤波器800与图2中的开关滤波器240类似。开关滤波器800包括在图8中显示成使用带有第一晶体管802a和第二晶体管802b的差分放大器实现的滤波输入放大器802。滤波电容器804与第一晶体管802a上的发射极和第二晶体管802b上的发射极连接。带有第一滤波电阻器806a和第二滤波电阻器806b的串联滤波电阻器对806与跨接在第一晶体管802a的发射极与第二晶体管802b的发射极之间的第一电容器804并联。由第一二极管810a和第二二极管810b形成的滤波二极管对810与跨接在第一晶体管802a的发射极与第二晶体管802b的发射极之间的滤波电容器804并联。滤波二极管对810被连接成朝着二极管对810之间的开关节点803正向偏置二极管对810的每个二极管810a,810b。开关节点803与滤波二极管对810中的每个二极管的阴极连接。
在开关滤波器800的电路中配备了两个开关。将全通滤波开关816连接在开关节点803上,以便当全通滤波开关816被触发时,正向偏置滤波二极管对810中的每个二极管。在操作时,全通滤波开关816可以用在4-带三倍器核心330(例如,在图3C中)工作在直通模式下的时候。第二开关是连接在串联滤波电阻器对806中的电阻806a,806b之间的节点上的高通滤波开关808。高通滤波开关808被接通时灌入每个电阻使滤波二极管对810中的每个二极管反向偏置。在高通滤波模式下,让高于所选频率的频率通过到频率倍增器的输出端,而低于所选频率的频率得到抑制。当生成倍增频率以及希望进一步到频率倍增器的基频或输入频率时,可以选择高通滤波模式。
图9是例示在高通滤波模式和全通滤波模式下图8中的开关滤波器800的操作的等效电路900,910的示意图。第一等效电路900例示了在全通滤波模式下的操作。全通滤波模式通过将全通滤波开关816触发成接通状态以正向偏置滤波二极管对810中的二极管来选择。滤波二极管对810中的二极管表现为电阻Rdiode906a,b。电阻Rdiode906a,b、电阻806a,806b、和滤波电容器804(被指示成具有电容CE)的数值被选成将开关滤波器800配置成让所有频率都通过。
第二等效电路910例示了在高通滤波模式下的操作。高通滤波模式通过将高通滤波开关808触发成接通状态以反向偏置滤波二极管对810中的二极管来选择。滤波二极管对810中的二极管表现为串联电容器Cdiode908a,b。串联电容器Cdiode908a,b、电阻806a,806b、和滤波电容器804的数值被选成确定临界频率和将开关滤波器800配置成起高通滤波器的作用。
图10是例示带有开关后滤波的可开关多带频率倍增器的示范性实现的操作的流程图1000。例示在流程图1000中的方法可以使用显示在图2中的频率倍增器200的硬件实现来执行。在如下描述中对组件的引用应该理解为对上面参考图2所述的组件的引用,除非另有说明。
可以生成频率是输入信号的频率乘以k的信号。频率倍增器200可以向用户提供输入频率的第一带,以便也从乘以来自第一带的频率的频率的多个带中选择。用户在步骤1002中启动通过从频率的第一带中确定当乘以指示输入频率的所选谐波的数值k时产生所希望输出频率的输入频率,生成具有所希望频率的信号的方法。用户在步骤1004中选择输入频率以及在步骤1006中选择全通滤波或高通滤波模式。如果用户不关心在输出端上进一步抑制基本输入频率,则选择全通滤波模式。如果用户希望进一步抑制基本输入频率以及所希望输出频率高于在高通滤波模式下插入的高通滤波器的截止频率,则选择高通滤波器。
在步骤1008中,在频率倍增器上以所选输入频率接收输入信号。在步骤1010中,触发n个分部开关的所选一个,以选择让包含所希望输出频率的频率范围通过的n个倍增器分部之一。图2中的频率倍增器200包含n=3个倍增器分部。在步骤1012中,将输入信号传送给倍增器核心差分放大器206。如上面参考图2所述,倍增器核心差分放大器206包括可开关阻抗,该可开关阻抗包含与三个频率倍增带相对应的三个倍增器分部210。在步骤1014中,由倍增器核心差分放大器206生成等于k×输入频率的输出频率。在示范性实现中,k=3以及输出频率是与所选倍增器分部相对应的带中的输入频率的三倍。
在判定方框1018中,作出后滤波模式的选择。如果选择高通滤波模式,则在步骤1020中触发高通滤波开关。注意,高通滤波开关或全通滤波开关的触发可以与步骤1006中模式的选择一致。在图10中示出了滤波开关的触发,以便例示方法的逻辑流程,但未必是步骤的时序流。
在步骤1022中,在包含可以由频率倍增器生成的整个频率范围的所选频带的高端上滤波输出频率。可以通过确定希望围绕其抑制输入基频的频率为高通滤波器选择截止频率。然后更加抑制基频地生成输出频率。
如果在判定方框1018上通过滤波模式的选择确定选择了全通滤波模式,则在步骤1024中选择全通滤波开关。全通滤波开关如步骤1026所示基本上允许输出信号未滤波通过。
图11是使用四带三倍器核心的频率倍增器的示范性实现在范围的频率和倍增频率中的测量输出功率的曲线图1100。用于生成图11中的曲线图1100的数据的频率倍增器的示范性实现可以利用上面参考图2,3A或3C所述的类型的四带三倍器核心。用于生成图11中的曲线图1100的数据的频率倍增器可以与提供表示成Band0的第一低范围中的频率的频率发生器或测试仪器一起作用。曲线图1100在Band0_f0功率曲线1102上示出了Band0范围的功率输出。4-带三倍器核心可以被开关成提供三种倍增器模式和一种直通模式。
在第一倍增器模式下,提供了三倍于所选Band1基频带Band1_f0的倍增频带Band1_3f0。曲线图1100在Band1_3f0功率曲线1112上示出了倍增频带Band1_3f0的功率输出,在Band1_f0功率曲线1114上示出了Band1范围的功率输出。Band1_3f0功率曲线1112与Band1_f0功率曲线1114之间的分离指示Band1_f0范围中的基频或到频率倍增器中的输入频率受到抑制的程度。
在第二倍增器模式下,提供了三倍于所选Band2基频带Band2_f0的倍增频带Band2_3f0。曲线图1100在Band2_3f0功率曲线1110上示出了倍增频带Band2_3f0的功率输出,在Band2_f0功率曲线1108上示出了Band2范围的功率输出。Band2_3f0功率曲线1110与Band2_f0功率曲线1108之间的分离指示Band2_f0范围中的基频受到抑制的程度。
在第三倍增器模式下,提供了三倍于所选Band3基频带Band3_f0的倍增频带Band3_3f0。曲线图1100在Band3_3f0功率曲线1106上示出了倍增频带Band3_3f0的功率输出,在Band3_f0功率曲线1104上示出了Band3范围的功率输出。Band3_3f0功率曲线1106与Band3_f0功率曲线1104之间的分离指示Band3_f0范围中的基频受到抑制的程度。
一般说来,像“通信”和“与……通信”(例如,第一组件“与”第二组件“通信”)那样的术语在本文中用于指示两个或更多个组件或元件之间的结构、功能、机械、电、信号、光、磁、电磁、离子或流体关系。这样,一个组件被认为与第二组件通信的事实无意排除另外的组件可能存在于第一和第二组件之间,和/或可操作地与第一和第二组件相联系和接合的可能性。
频率倍增器和倍增器核心的实现在本文中作为例子来描述,而无意成为限制。要明白的是,可以不偏离本发明的范围地改变本发明的各个方面或细节。而且,前面的描述只是为了例示的目的,而不是为了限制的目的—本发明由权利要求书限定。
Claims (20)
1.一种频率倍增器,包含:
输入放大器,其被配置成接收具有输入频率的频率倍增器输入信号,和生成适当放大的频率倍增器输入信号;
多带倍增器核心,其包含:
倍增器核心差分放大器,其被配置成接收倍增器输入信号,和具有倍增器核心差分输出端;以及
与该倍增器核心差分输出端连接的可开关负载阻抗,该可开关负载阻抗包含n个倍增器分部,每个倍增器分部包括分部阻抗和分部开关,其中该倍增器核心差分输出端生成具有基本上等于输入频率的k倍的输出频率的输出信号,其中当与n个临界频率的所选一个相对应的分部开关的所选一个被触发时,该输出频率在n个临界频率的所选一个的范围之中;以及
与该倍增器核心差分输出端相对地与该可开关负载阻抗连接的负载电阻器。
2.如权利要求1所述的频率倍增器,其中n个倍增器分部每一个的分部阻抗具有这样选择的阻抗值,使得:
当未触发开关时,该多带倍增器核心工作在生成在输入频率的频率倍增器输出信号的直通带中;
当触发了n个开关的所选一个时,该多带倍增器核心工作在n个倍增带之一中,以便在与所选开关相对应的n个临界频率之一的范围中生成频率倍增器输入信号的k次谐波。
3.如权利要求2所述的频率倍增器,其中当触发了n个开关的所选一个时:
n个倍增器分部组合起来起λ/4谐振器的作用,该λ/4谐振器的谐振频率是与所选开关相对应的n个临界频率之一的1/k的频率的k次谐波。
4.如权利要求3所述的频率倍增器,其中:
n个开关的每一个包括:
每一个可信号通信地与该倍增器核心差分输出端的相应一个连接的一对二极管,该对二极管中的每个二极管当该二极管被反向偏置时具有二极管电容,而当该二极管被正向偏置时具有二极管正向偏置电阻;以及
电流源开关,其与该对二极管连接,以便当该电流源开关被开关到源电流时,以及当与二极管相对应的该倍增器核心差分输出端正向偏置二极管时,正向偏置每个二极管;以及
n个倍增器分部每一个的分部阻抗包括:
传输线长度,其中当n个开关的所选开关被触发时形成的λ/4谐振器的谐振频率由未触发的n-1个开关中的二极管的二极管电容、和由负载电阻器与触发的n个开关的所选一个的二极管的二极管正向偏置电阻的并联组合形成的传输线负载决定。
5.如权利要求4所述的频率倍增器,其中n个倍增器分部每一个的分部阻抗包括螺旋形电感器。
6.如权利要求1所述的频率倍增器,进一步包含:
可信号通信地与该倍增器核心差分输出端连接的开关滤波器,该开关滤波器包含:
包含第一晶体管和第二晶体管的滤波差分对放大器;
跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器;
与跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器并联的串联滤波电阻器对;
与跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器并联的滤波二极管对,该滤波二极管对被连接成朝着该滤波二极管对之间的开关节点正向偏置;
全通滤波开关,其被连接在开关节点上,以便当被触发时,正向偏置每个二极管,以便在直通模式下输出在输入频率的信号;以及
高通滤波开关,其被连接在串联滤波电阻器对之间,以便灌入每个电阻使每个二极管反向偏置,以便在抑制输入频率的同时生成倍增频率。
7.如权利要求1所述的频率倍增器,其中该多带倍增器核心是第一多带频率三倍器,该频率倍增器进一步包含:
以级联配置与该第一多带频率三倍器连接的第二多带频率三倍器。
8.如权利要求5所述的频率倍增器,其中该输入放大器是使用配置成生成方波的输入差分限制放大器实现的。
9.一种集成多带倍增器核心,包含:
倍增器核心差分放大器,其被配置成接收在输入频率的输入信号,该倍增器核心差分放大器包含倍增器核心差分输出端;
与该倍增器核心差分输出端连接的可开关负载阻抗,该可开关负载阻抗包含n个倍增器分部,每个倍增器分部包括分部阻抗和分部开关,其中当与n个临界频率的所选一个相对应的分部开关的所选一个被触发时,该倍增器核心差分输出端在n个临界频率的所选一个的范围中生成具有基本上等于输入频率的k倍的频率的输出信号;以及
与该倍增器核心差分输出端相对地与该可开关负载阻抗连接的负载电阻器。
10.如权利要求9所述的集成多带倍增器核心,其中n个倍增器分部每一个的分部阻抗具有这样选择的阻抗值,使得:
当未触发开关时,该集成多带倍增器核心工作在生成在输入频率的输出信号的直通带中;而
当触发了n个开关的所选一个时,该集成多带倍增器核心在n个临界频率值之一的范围中生成输入频率的k次谐波。
11.如权利要求10所述的集成多带倍增器核心,其中当触发了n个开关的所选一个时:
n个倍增器分部组合起来起λ/4传输线谐振器的作用,该λ/4传输线谐振器的谐振频率是与所选开关相对应的n个临界频率之一的1/k的频率的k次谐波。
12.如权利要求11所述的集成多带倍增器核心,其中:
n个开关的每一个包括:
每一个可信号通信地与该倍增器核心差分输出端的相应一个连接的一对二极管;以及
电流源,其与该对二极管连接,以便当该电流源被开关到源电流,以及与二极管相对应的该倍增器核心差分输出端处在正向偏置二极管的电压电平时,正向偏置每个二极管;以及
n个倍增器分部每一个的分部阻抗包括:
传输线长度,其中当n个开关的所选开关被触发时形成的λ/4谐振器的谐振频率由未触发的n-1个开关中的二极管的二极管电容、和由负载电阻器与触发的n个开关的所选一个的二极管的二极管正向偏置电阻电阻的并联组合形成的传输线负载决定。
13.如权利要求12所述的集成多带倍增器核心,其中n个倍增器分部每一个的分部阻抗包括螺旋形电感器。
14.如权利要求9所述的集成多带倍增器核心,进一步包含:
可信号通信地与该倍增器核心差分输出端连接的开关滤波器,该开关滤波器包含:
包含第一晶体管和第二晶体管的滤波差分对放大器;
跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器;
与跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器并联的串联滤波电阻器对;
与跨接在第一晶体管上的发射极与第二晶体管上的发射极之间的滤波电容器并联的二极管对,该二极管对被连接成朝着该二极管对之间的开关节点正向偏置;
全通滤波开关,其被连接在开关节点上,以便当被触发时,正向偏置每个二极管;以及
高通滤波开关,其被连接在串联滤波电阻器对之间,以便灌入每个电阻使每个二极管反向偏置。
15.如权利要求9所述的集成多带倍增器核心,其中该倍增器核心差分放大器、该可开关负载阻抗、和该负载电阻器形成第一三倍器核心,该集成多带倍增器核心进一步包含:
以级联配置与该第一三倍器核心连接的第二三倍器核心。
16.如权利要求13所述的集成多带倍增器核心,其中该多带倍增器核心是在单个集成电路上实现的。
17.一种倍增输入信号的频率的方法,该方法包含:
接收具有输入频率的输入信号;
触发n个相应倍增器分部中的n个分部开关的所选一个,n个倍增器分部的每一个包含配置成形成谐振频率与n个临界频率之一相对应的λ/4谐振器的分部阻抗,该λ/4谐振器被配置成输出围绕谐振频率的频率范围,其中当n个倍增器分部开关的所选一个被触发时,该频率范围是输入频率的k次谐波;
在具有负载阻抗的包含倍增器核心差分输出端的倍增器核心差分放大器上传送输入信号,该负载阻抗包含n个倍增器分部和负载电阻器;以及
在围绕临界频率的k次谐波的范围中生成基本上等于输入频率的k次谐波的输出频率。
18.如权利要求17所述的方法,其中n个分部开关的每一个包括二极管对和电流源,该电流源与该二极管连接,以便当该电流源被开关到源电流时,以及当与二极管相对应的该倍增器核心差分输出端处在正向偏置二极管的电压电平上时,正向偏置每个二极管,以及其中触发n个分部开关的所选一个的步骤包含:
将n个分部开关的所选一个中的二极管对开关成正向偏置,以便负载阻抗是负载电阻器与二极管电阻并联;以及
形成阻抗包括未选择的n-1个分部开关的二极管对的反向偏置电容的人造传输线。
19.如权利要求18所述的方法,其中生成输出频率的步骤包含:
在围绕由该人造传输线形成的λ/4谐振器的谐振频率的频率范围中生成输入频率的k次谐波。
20.如权利要求17所述的方法,其中配备开关滤波器来接收输出频率,该开关滤波器包含具有差分对输出端的滤波差分对放大器、跨接在差分对输出端之间的滤波电容器、与跨接在差分对输出端之间的滤波电容器并联的串联滤波电阻器对、和与跨接在差分对输出端之间的滤波电容器并联的二极管对,该方法进一步包含:
接通全通滤波开关以便正向偏置二极管对;以及
通过开关连接在串联滤波电阻器对之间的高通滤波开关,以便灌入每个电阻使每个二极管反向偏置,使用由滤波电容器和串联电阻形成的高通滤波器滤波输出频率,以便抑制输入频率。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/866,634 | 2013-04-19 | ||
US13/866,634 US8901973B2 (en) | 2013-04-19 | 2013-04-19 | Multi-band frequency multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104113306A true CN104113306A (zh) | 2014-10-22 |
CN104113306B CN104113306B (zh) | 2019-05-03 |
Family
ID=51709961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410103087.5A Active CN104113306B (zh) | 2013-04-19 | 2014-03-19 | 多带频率倍增器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8901973B2 (zh) |
CN (1) | CN104113306B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160079945A1 (en) * | 2014-09-16 | 2016-03-17 | Texas Instruments Incorporated | Programmable impedance network in an amplifier |
WO2018141398A1 (en) * | 2017-02-03 | 2018-08-09 | Telefonaktiebolaget Lm Ericsson (Publ) | A broadband frequency tripler |
KR102434001B1 (ko) * | 2017-11-15 | 2022-08-19 | 현대자동차주식회사 | 안테나 장치, 안테나 장치의 제어 방법 및 안테나 장치를 포함하는 차량 |
CN110739913B (zh) * | 2019-06-13 | 2023-05-09 | 中国工程物理研究院电子工程研究所 | 一种二次谐波增强型的超宽带肖特基二倍频器结构 |
CN110311628B (zh) * | 2019-06-14 | 2023-03-24 | 成都理工大学 | 基于直流偏置下的石墨烯偶次谐波倍频器及设计方法 |
KR102543233B1 (ko) | 2020-05-19 | 2023-06-14 | 한국전자통신연구원 | 주파수 체배 장치 및 주파수 체배 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864728B1 (en) * | 2003-02-28 | 2005-03-08 | Xilinx, Inc. | Frequency multiplier and amplification circuit |
CN1886888A (zh) * | 2003-12-19 | 2006-12-27 | 艾利森电话股份有限公司 | 倍频布置和用于倍频的方法 |
US20070152764A1 (en) * | 2006-01-03 | 2007-07-05 | Via Technologies, Inc. | Delay unit of voltage control oscillator |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6985702B2 (en) * | 2001-02-23 | 2006-01-10 | Koninklijke Philips Electronics N.V. | Transceiver with frequency multiplier tracked to frequency generator |
US6864558B2 (en) * | 2001-05-17 | 2005-03-08 | Broadcom Corporation | Layout technique for C3MOS inductive broadbanding |
JP4780865B2 (ja) * | 2001-07-19 | 2011-09-28 | 富士通セミコンダクター株式会社 | 周波数逓倍装置 |
GB2378593B (en) * | 2001-08-03 | 2003-09-17 | Zarlink Semiconductor Ltd | A frequency doubler circuit arrangement |
US7230503B1 (en) * | 2002-02-28 | 2007-06-12 | Silicon Laboratories Inc. | Imbalanced differential circuit control |
US6959178B2 (en) * | 2002-04-22 | 2005-10-25 | Ipr Licensing Inc. | Tunable upconverter mixer with image rejection |
JP2005072031A (ja) * | 2003-08-22 | 2005-03-17 | Renesas Technology Corp | 高周波用半導体装置および通信用電子部品並びに無線通信システム |
JP4006380B2 (ja) * | 2003-10-08 | 2007-11-14 | 株式会社日立製作所 | 周波数発生回路および通信システム |
JP2005236600A (ja) * | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 高周波2逓倍回路 |
US7545855B2 (en) * | 2005-09-08 | 2009-06-09 | Broadcom Corporation | Phase shifter and current mode mixer |
US7415257B2 (en) * | 2005-10-14 | 2008-08-19 | Kuei-ann Wen | Dual-band mixer and its design flow |
US7372335B2 (en) * | 2005-10-21 | 2008-05-13 | Wilinx, Inc. | Wideband circuits and methods |
US8330506B2 (en) | 2008-11-24 | 2012-12-11 | Freescale Semiconductor, Inc. | Frequency multiplier circuit |
KR101905785B1 (ko) | 2011-04-29 | 2018-10-10 | 마벨 월드 트레이드 리미티드 | 자가-혼합을 이용하는 주파수 체배 |
-
2013
- 2013-04-19 US US13/866,634 patent/US8901973B2/en active Active
-
2014
- 2014-03-19 CN CN201410103087.5A patent/CN104113306B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864728B1 (en) * | 2003-02-28 | 2005-03-08 | Xilinx, Inc. | Frequency multiplier and amplification circuit |
CN1886888A (zh) * | 2003-12-19 | 2006-12-27 | 艾利森电话股份有限公司 | 倍频布置和用于倍频的方法 |
US20070152764A1 (en) * | 2006-01-03 | 2007-07-05 | Via Technologies, Inc. | Delay unit of voltage control oscillator |
Also Published As
Publication number | Publication date |
---|---|
CN104113306B (zh) | 2019-05-03 |
US8901973B2 (en) | 2014-12-02 |
US20140312937A1 (en) | 2014-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104113306A (zh) | 多带频率倍增器 | |
US9165101B2 (en) | Network synthesis design of microwave acoustic wave filters | |
Radwan | Resonance and Quality Factor of the $ RL_ {\alpha} C_ {\alpha} $ Fractional Circuit | |
Belevitch | Summary of the history of circuit theory | |
JPH04227311A (ja) | 非線形伝送線路 | |
CN105450389A (zh) | 四阶文氏桥混沌信号发生器 | |
KR101207228B1 (ko) | 집중 소자를 이용한 비대칭 이중 대역 전력 분배기 | |
Roy et al. | Mathematical modelling of simple passive RC filters using floating admittance technique | |
JP5796431B2 (ja) | 周波数変換装置 | |
US10187097B2 (en) | Notch filter | |
CN214851225U (zh) | 一种用于抑制混频器本振泄漏的陷波器电路 | |
CN204992586U (zh) | 一种二阶三相四线有源滤波装置输出滤波器 | |
RU2599352C2 (ru) | Способ генерации высокочастотных сигналов и устройство его реализации | |
CN106415920A (zh) | 移相电路 | |
US2733415A (en) | bangert | |
CN103095236B (zh) | 一种基于指数放大器的差频器 | |
RU2598689C2 (ru) | Способ генерации высокочастотных сигналов и устройство его реализации | |
JPH06152301A (ja) | アッテネータ | |
CN107332534A (zh) | 一种滤波功分器的电路结构及其设计方法 | |
RU2595928C1 (ru) | Способ генерации высокочастотных сигналов и устройство его реализации | |
Erden et al. | Designing of Harmonics Filter for Radio Systems at 30–49 MHz | |
RU2592423C2 (ru) | Способ генерации высокочастотных сигналов и устройство его реализации | |
RU2568379C1 (ru) | Способ генерации высокочастотных сигналов и устройство его реализации | |
RU2592463C1 (ru) | Способ генерации и частотной модуляции высокочастотных сигналов и устройство его реализации | |
JPS6017174B2 (ja) | 可変減衰回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: SHIDE TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: ANJELEN SCI. + TECH. INC. Effective date: 20141115 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20141115 Address after: American California Applicant after: AGILENT TECHNOLOGIES, INC. Address before: American California Applicant before: Anjelen Sci. & Tech. Inc. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |