CN104112741B - 基于电学测量的电路布线布局修改方法和系统 - Google Patents
基于电学测量的电路布线布局修改方法和系统 Download PDFInfo
- Publication number
- CN104112741B CN104112741B CN201410150407.2A CN201410150407A CN104112741B CN 104112741 B CN104112741 B CN 104112741B CN 201410150407 A CN201410150407 A CN 201410150407A CN 104112741 B CN104112741 B CN 104112741B
- Authority
- CN
- China
- Prior art keywords
- passive component
- substrate
- capacitor
- measured value
- distributing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
通过测量在第一衬底上制造的无源部件的电感或电容值,存储无源部件和无源部件各自的测定值之间的个体关联,并且基于无源部件和无源部件各自的测定值之间的个体关联为无源部件确定电连接,来调整电学电路的电容或电感。相应的系统包括:测试器,可操作为测量在第一衬底上制造的无源部件的电感或电容值;存储系统,可操作为存储无源部件和无源部件各自的测定值之间的个体关联;和处理电路,可操作为基于无源部件和无源部件各自的测定值之间的个体关联为无源部件确定电连接。
Description
技术领域
本申请涉及具有无源部件的电路,并且尤其是涉及用无源部件调整或修改电路的频率响应。
背景技术
诸如电容器和电感器的离散无源器件通常具有公差在+/-10%或更高的范围内的生产公差。然而,诸如滤波网络的许多电路应用对电路中所包括的电容器和电感器部件要求更严格的公差。离散无源器件通常被测试(例如,通过测量电容或电感),然后被分类到不同的箱(组)中,以确保适当值(例如,额定值+/-3%)的无源器件被组装为电路,以实现所设计/功能性的频率响应特性。不同的额定值电容器能够和匹配的额定值电感器分组。然而,所述分类过程使成本增加。对于使用半导体技术制造的离散无源器件,诸如硅上IPD(集成无源器件),所述无源器件的值能够使用独立器件管芯上的熔线元件调整。例如,基于测试结果,连接线能够通过激光切割而被隔断。这种熔合技术类似于根据测量的修整。一旦所述器件管芯被置于IPD衬底上,对通过IPD衬底上的不同的器件管芯形成的每个电路进行相同连接。同样,在单切(singulation)(例如,锯切)为个体管芯并且放在IPD衬底上之前,必须在独立管芯上的晶片处理期间进行所有电容/电感修改。
发明内容
根据调整无源电路的电容或电感的方法的实施例,所述方法包括:测量在第一衬底上制造的无源部件的电感或电容值;存储无源部件和无源部件各自的测定值之间的个体关联;并且基于无源部件和无源部件各自的测定值之间的个体关联为无源部件确定电连接。
根据系统的实施例,所述系统包括:测试器,可操作为测量在第一衬底上制造的无源部件的电感或电容值;存储系统,可操作为存储无源部件和无源部件各自的测定值之间的个体关联;和处理电路,可操作为基于无源部件和无源部件各自的测定值之间的个体关联为无源部件确定电连接。
本领域技术人员在阅读下列详细说明和观看附图后,将认识到额外的特点和优点。
附图说明
图中的部件不必一定按比例,而是将重点放在说明本发明的原理上。此外,在图中,相近的附图标记标明相应零件。在附图中:
图1说明了用于制造具有无源部件的电路的系统的实施例的方框图;
图2说明了制造具有无源部件的电路的方法的实施例的流程图;
图3说明了对无源部件和所述无源部件的测量值之间的个体关联进行确定的实施例的图表;
图4说明了对无源部件和所述无源部件的测量值之间的个体关联进行确定的另一个实施例的图表;
图5A到5C说明了不同的电容器管芯以及相应的电路布线布局;
图6A和6B说明了LC电路以及相应的电路布线布局;和
图7A和7B说明了其他LC电路和相应的布线布局。
具体实施方式
根据本文中所述的实施例,诸如在例如半导体晶片的衬底上制造的电容器和/或电感器的无源部件被测试,以测量每个无源部件的个体(电容或电感)值。在部件被分成个体管芯并放置在其中将要嵌入无源部件的衬底或载体上之后,在晶片试验期间获得的测量值随后被用于修改不同的无源部件之间的互连布线。基于测试测量进行的布线布局修改允许由管芯形成的个体电路的定制或调谐,以便每个电路都具有落入可接受范围的频率响应。例如,标准布线布局被设计用于相同类型的所有电路。例如通过调整所述电路的电容或电感,为具有测量值在可接受范围外的无源管芯的那些电路修改所述标准布线布局。基于一个电路接一个电路,按照需要进行这些布线布局修改,以确保所有电路满足预先确定的设计要求,诸如频率响应。
图1说明了系统的实施例的方框图,所述系统用于测试在诸如半导体晶片的衬底上制造的无源部件并且用于从与衬底分离的个体管芯来制造电路。基于先前在测试期间进行的无源部件测量,所述电路的布线布局能够在测试和衬底切割之后在每个电路上被定制或修整。这样,每个电路的频率响应或其他参数能够被单独调整或调谐到可接受范围内,甚至一些电路可以包括单独测量结果(电感或电容)在可接受公差外的无源部件。
所述系统包括诸如晶片测试器的测试器100、管芯单切/管芯拾放工具110、管芯互连工具120和一个或多个具有处理电路132和存储系统134的服务器130,所述处理电路132诸如微处理器、图形处理器、网络处理器、数字信号处理器、ASIC(专用集成电路)等或其任何组合,存储系统134诸如HDD(硬盘驱动器)、光驱动器、磁带驱动器、SSD(固态驱动器)、易失性和/或非易失性存储器等或其任何组合。
图2说明了通过图1的系统实施的制造方法的实施例。接着参考图2中所示的方法流程图描述所述系统的工作。
所述测试器100被编程以测量在半导体晶片或其他类型的衬底140上制造的无源部件142的电感或电容值(图2,块200)。能够采用任何常规测试器100,并且诸如半导体晶片的任何类型的平面衬底140能够被用于制造无源部件142,例如硅晶片、SiC晶片、陶瓷、分层等。
服务器130中包括的处理电路132在存储系统134中存储所述无源部件和所述无源部件的各自测量值之间的个体关联。在所述部件被分为个体管芯并被放在其中将嵌入部件的第二衬底150(诸如衬底核心或其他类型的衬底)上之后,随后使用这些个体关联修改包括不同无源部件的电路的布线布局。在一个实施例中,所述管芯被放在由形成第二衬底150的密封材料将要嵌入的临时载体上。
图3说明了一个实施例,其中服务器130中包括的处理电路132通过将在第一衬底140上制造的每个无源部件142的x–y位置与无源部件142的测量值链接或关联,来确定个体关联。x-y位置信息在图3的左侧上被标签为“‘管芯_x x-y晶片位置”,其中‘x’对应于晶片140上制造的第x个部件142。所述测量值在图3的左侧上被标签“管芯_x测试测量值”。在电容器部件142的情形中,在所谓的晶片地图或其他类型的文件160中,这能够包括使为每个电容器142测量的电容值与电容器142在衬底140上的对应x-y位置相关联。晶片地图是一种栅格,其通过x-y晶片位置识别部件142,并且能够包括与每个部件142的x-y位置关联的测试数据(例如,电容)。在文件而不是晶片地图的情形中,通过在诸如ASCII文件的文件中创建记录(其中每个记录将衬底140上制造的一个无源部件142与无源部件142的实际测量值关联),能够存储个体关联。
在另一个实施例中,在服务器130中包括的处理电路132通过将唯一分配给在第一衬底140上制造的每个无源部件142的ID与无源部件142的测量值链接或关联,来确定个体关联。所述ID可以是例如通过熔接或其他类型的编程被存储在部件142中的电子ID。替代地,ID能够是实体标记,诸如在每个无源部件142上能够例如通过扫描器或光学检验读取的条形码、矩阵码、或激光划痕。
图4说明还另一个实施例,其中测试测量数据由130中包括的处理电路132分析,以确定是否第一衬底140上的任何无源部件142具有在预先确定范围外的测量值,并因此要求修改,例如电容或电感的增加或减少。在将集成无源部件142的电路类型的背景中能够做出这个决定。例如,滤波网络可以具有预先确定的频率响应范围,这取决于将使用滤波网络的应用的类型。所述处理电路132可以分析为不同无源部件142获得的测试测量结果,以识别每一个其测量值在预先确定范围外(例如超过+/-3%容许限度)的部件142。对于这些无源部件142,包括部件142电路将需要一些种类的修改(例如,电容或电感的增加或减少),以确保电路在频率响应范围内工作。按照图4中所示的实施例,要求修改的无源部件142与相应的校正信息而非实际测试数据相关联。例如,每个无源部件142的x-y位置信息被存储在晶片地图/文件160中,并且如果相应的校正信息适用,那么所述位置信息与相应校正信息关联。所述x-y位置信息在图4的左手侧上被附标签“管芯_x x-y晶片位置”,其中“x”对应于在晶片140上制造的第x个部件142。所述校正信息在图4的左手侧上被附标签“管芯_x L/C校正”。
按照本文中所述的实施例,在将无源部件142分开(单切)并且被放在第二衬底150上或嵌入第二衬底150中之后,进行布线布局修改。所述无源部件142在图4的右手侧上被描述为个体单切管芯152。所述衬底150能够具有对准标记154和/或其他特征。服务器130中包括的处理电路132基于在晶片地图/文件160中存储的个体关联进行布线布局修改,允许由管芯152形成的个体电路的定制裁剪或调谐,例如以便每个电路都具有落入可接受范围的频率响应。
随着在存储介质134中存储个体关联并且在单切之后(例如,图2的块220的晶片切割工具),所述无源部件142能够通过拾放工具110被平移/传输到在第二衬底150上的个体单切管芯152(图2,块230)。在半导体晶片作为第一衬底140的情形中,能够采用任何常规的晶片切割过程。然后至少一些管芯142被放置并且被相关为第二衬底150上或嵌入的管芯152,第二衬底150能够是例如IPD衬底或其它类型衬底(图2,块230)。丢弃有缺陷的管芯142。任何常规的拾放工具110能够被用于将来自第一衬底140的个体良好管芯142放置作为第二衬底150上或嵌入其中的相关管芯152。
作为管芯放置过程的部分,建立管芯放置地图/文件170,其识别与第一衬底140上的相应管芯位置关联的第二衬底150上的每个单切管芯152的x-y位置。在管芯152不具有唯一ID的情形中,在拾放/嵌入后,服务器130中包括的处理电路132经由晶片地图/文件160并了解了管芯142最初被放置在第一衬底140上何处,能够将第二衬底150上的个体管芯152追踪(回溯)回到第一衬底140上的相应管芯位置,以便为基于每个衬底(每个晶片)上的每个管芯152维持一对一映射或相关。这样,处理电路132能够将晶片地图/文件160中的个体关联(实际测试测量结果或校正信息)唯一地链接或映射到第二衬底150上的相应管芯152。如果管芯152具有唯一的ID,那么通过读取放置在衬底150上或嵌入衬底150的管芯152的ID,并且将所述ID与晶片地图/文件160中存储的ID相比较以找回相应个体关联,能够简化所述过程。
在任一情况中,服务器130中包括的处理电路132基于在第一衬底140上的原始管芯位置与从晶片地图/文件160找回的测量值之间的个体关联,来识别测量值在预先确定范围外的被放置在第二衬底150上或嵌入第二衬底150中的一个或多个单切管芯152(图2,块240)。在单切管芯152不具有唯一ID的情形中,这个过程能够包括将经由晶片地图/文件160在第一衬底140上的原始管芯位置的x-y位置映射到经由管芯放置地图/文件170的在第二衬底150上或嵌入的个体管芯位置的位置,以便获悉在第二衬底150上的每个单切管芯152的测量值。于是,所述处理电路132能够基于如从晶片地图/文件160找回的单切管芯152的已知测量值,来识别测量值在预先确定范围外的在第二衬底150上放置或嵌入的管芯152。在单切管芯152具有唯一ID的情形中,这个过程能够包括获取在第二衬底150上放置或嵌入的每个管芯152的ID,并且基于从晶片地图/文件160找回且与所获取ID关联的测量值而识别测量值在预先确定范围外的管芯152。在还另一个实施例中,其中在晶片地图/文件160中存储的个体关联对应于在第二衬底150处实施的实际校正信息而非仅仅测试数据,所述过程能够包括识别具有在晶片地图/文件160中存储的校正信息的在第二衬底150上放置或嵌入的单切管芯152。
在每种情况下,然后在服务器130中包括的处理电路132于是为在第二衬底150上放置或嵌入的单切管芯152确定电连接(布局)(图2,块250)。所述电连接(布局)确定不同的管芯152将被怎样确定线路以形成独立电路。至少一些电连接被设计为校正超出预先确定范围的管芯152的测量值。基于个体电路进行这些校正,并且这些校正通过修改影响的电路的布线布局来实施。例如,能够为同一种类的每个电路类型都提供标准的预先确定布线布局。基于从晶片地图/文件160找回的个体关联,所述处理电路132为具有被识别为测量值在预先确定范围外的一个或多个管芯152的电路修改标准布线布局。所述处理电路132建立或修改互连的打印文件180,其包括用于由管芯互连工具120制造/暴露的每个布线层的布局信息。如果被集成为同一电路的部分的单切管芯152具有落入可接受预先确定范围的相应测试测量结果,那么不需要对标准布线布局进行改变。然而,对于测量值在预先确定范围外的单切管芯152,在适合于布线布局的每层处修改所述互连打印文件180,以便得到的电路的频率响应落入预先确定范围。
任何无掩膜管芯互连工具120能够基于互连打印文件180中的布线布局信息为第二衬底上形成的每个电路实现实际布线连接。能够使用任何削减或半增添技术。例如在eWLB(嵌入晶片级珠栅格阵列)技术的情形中,第二衬底150能够是其中嵌入单切管芯152的注模用料(所谓的使用半增添技术的重建层)。像用于任何其他经典的晶片级封装技术中,在薄膜技术中实现从单切管芯52的焊盘到互连的电连接。管芯互连工具120能够实施LDI(激光直接成像),以形成互连。在LDI中,激光被用于将图案直接成像/暴露到涂覆光阻剂的面板上。代替传统的光工具,使用LDI。在最常见的LDI执行中,使用具有专用束输送的UV激光器,并且其被调制为跨面板扫描。LDI能够被用于按照用于衬底150和层(使用多层)的互连打印文件180中的布线布局,为每个电路形成/暴露管芯互连。
替代地,管芯互连工具120能够实施LDW(激光直写)。LDW是涵盖修改、削减和增添过程的普通术语,这些过程无需光刻或掩模能够直接在衬底150上建立材料的图案。激光与衬底150或任何其它表面的相互作用导致材料修改(熔融、烧结等)或材料去除(激光微加工)。LDW能够被用于按照用于衬底150和层(使用多层)的互连打印文件180中的布线布局,为每个电路形成/暴露管芯互连。
替代地,互连工具120能够按照用于每个单切管芯152的打印文件180,利用喷墨技术将导电墨图案直接印刷到第二衬底150
替代地,使用削减图案技术,互连工具120能够按照打印文件180,利用喷墨技术将抗蚀剂直接印刷到第二衬底150上。
在还另一个实施例中,管芯互连工具120能够使用重新分配层(RDL)技术由个体(非单切)管芯142形成电路。RDL涉及添加金属和介质层到晶片140的表面上,以重新确定I/O(输入/输出)布局的线路。RDL使用薄膜聚合物(例如,苯并环丁烯、聚酰亚胺、AsahiGlass ALX)和金属喷镀(例如,Ti、W、Al、Cu等或/和金属堆),以将非单切管芯142的焊盘重新确定路线为任何构造。重新分配迹线能够在主要钝化(例如,SiN或SiON)上直接制造,或者能够在第二层聚合物上方确定路线以增加额外的顺性。使用按照用于晶片140和层(如果使用多层)的互连打印文件180中的布线布局来确定图形的重新分配迹线,能够实施用于每个电路的互连。
在每种情况下,服务器130中包括的处理电路132能够使用来自晶片地图/文件160的x-y晶片位置信息连同来自管芯放置地图/文件170的x-y衬底位置信息,来唯一识别在第二衬底150上的每个无源单切管芯152,并且找回先前在如图3所述的晶片测试期间为每个部件142测量的相应的电容或电感值。所述x-y衬底位置信息在图3的右手侧上被标签为“管芯_x x-y衬底位置”,其中“x”对应于在衬底150上放置或嵌入的第x个管芯152。根据这个实施例,所述处理电路132确定是否对布线布局的任何修改对于由在第二衬底150上放置或嵌入的不同单切管芯152形成的个体电路是必需的,例如为了确保每个电路都在预先确定的频率响应范围中工作。例如,所述处理电路132访问晶片地图/文件160,并且识别测量值在预先确定范围外的在衬底150上放置或嵌入的每个单切管芯152。然后,所述处理电路132为包括这些单切管芯152的一个的每个电路的布线布局确定修改,以便所述电路在实施相应的布线布局修改之后按照要求工作。在互连打印文件180中记录与每个所关心的单切管芯152关联的布线布局修改。互连打印文件180中含有的布线布局信息在图3的底部上被标签为“管芯_x layer_y打印信息”,其中“x”对应于在第二衬底150上放置或嵌入的第x个单切管芯152,并且“y”对应于第y个互连层(如果使用多层)。在互连打印文件180中存储的修改信息在图3中被标签为“(包括L/C校正)”。
在另一个实施例中,服务器140中包括的处理电路142使用来自晶片地图/文件160的x-y晶片位置信息连同来自管芯放置地图/文件170的x-y衬底位置信息,来唯一识别在第二衬底150上的每个无源单切管芯152,并且找回先前在如图4所示的每个部件142存储的相应的校正信息。根据这个实施例,所述处理电路132确定是否对布线布局的任何修改对于由在第二衬底150上放置或嵌入的不同单切管芯152形成的个体电路是必需的,例如为了确保每个电路都满足目标频率响应范围。例如,第二处理电路132访问晶片地图/文件160,并且识别具有先前确定的修改信息的在第二衬底150上放置或嵌入的每个单切管芯152。然后,处理电路132为包括这些管芯152的一个的每个电路进行布线布局的相应调整。在互连打印文件180中通过处理电路132记录与每个所关心的单切管芯152关联的布线布局修改。
在所有情况下,管芯互连工具120按照互连打印文件180中记录的布线布局为在第二衬底150上的单切管芯152形成互连。如在晶片地图/文件160中的相应个体关联所指示的,如果在第二衬底150上放置或嵌入的一个或多个单切管芯152的测量值在预先确定范围外,那么可以对一个或多个电路进行如本文中先前所述的修改布线布局。
图5A到5C说明了管芯152上的电容器,其能够在衬底150上不同地互连,以形成不同电路。管芯152上的每个电容器元件都包括主电容器(CM)和一个或多个辅助电容器(C1、C2、…、Ci)。所述辅助电容器能够具有与主电容器相同或不同的电容。包括在内同一电容器管芯152中的电容器在管芯152中被使脱离彼此。同一管芯152中包括的每个电容器具有单独的端子对154、156。在切割之前,在晶片级处测试图5A中示出的主电容器CM,并且主电容器CM的测量电容值在预先确定范围内。这样,图5A中所示的管芯152不需要任何修改,因此通过电路布线300仅连接主电容器CM的端子154、156。
在切割之前,在晶片级处测试图5B中示出的主电容器CM和辅助电容器,并且主电容器的测量电容值低于预先确定范围。这样,图5B中所示的管芯152要求修改。在一个实施例中,修改图5A中所示的标准电路线路300,以将至少一个辅助电容器(图5B中C1)与主电容器(CM)并联,以增加管芯152的总电容。如图5B中的虚线所指示的,能够通过进一步修改电路布线300将额外的辅助电容器并联连接。
在切割之前,在晶片级处测试图5C中示出的主电容器CM,并且主电容器CM的测量电容值高于预先确定范围。这样,图5C中所示的管芯152也要求修改。在一个实施例中,修改图5A中所示的标准电路线路300,以将至少一个辅助电容器(图5C中C1)与主电容器(CM)串联,以减少管芯152的总电容。如图5C中的虚线所指示的,能够通过进一步修改电路布线300将额外的辅助电容器串联连接。
在一个实施例中,选定主电容器CM的额定值,以便由于生产公差造成的最大值为设计电路的理想值。基于CM和C1…Ci的测量值,理想的电路线路300能够由处理电路132计算出来。所述理想电路线路300能够通过CM到Ci的并联和/或串联连接而实现。
在一个实施例中,在晶片级通过如前所述的重新分配技术完成对相应管芯142的值的调整。
图6A和6B说明诸如振荡电路的电路400,其每个都包括与电感器(Lax)并联的电容器管芯(Cax)。所述电感器能够实施为离散管芯、集成到IPD中、或作为电路线路的部分。在每种情况下,能够由处理电路132修改每个电路400的总电感,产生个体互连打印文件180,以将振荡器频率调整到预先确定范围,因此可以允许额定值的更大公差,从而提供成本降低。
由管芯152的电容器Ca1形成的图6A的电路400具有由处理单元132计算的理想电感器La1(用于所期望的频率响应),产生个体互连打印文件180(例如,绕组数、直径、线宽度/间距等)。
由与电感器Laj并联的电容器Caj形成的图6B的电路400具有在预先确定范围外的频率响应。这样,修改最初被设计用于电路400的标准布线布局,以便所述频率响应在可接受公差内。代替修改电容器管芯,例如通过连线如前所述的与电容器管芯上的主电容器并联或串联的电容器管芯上的一个或多个辅助电容器,将额外的电感器(Ladd)提供作为电路布线的部分。额外的电感器Ladd与电感器Laj并联(如图6B中描绘的)和/或串联,以减少或增加电路400的总电感。用这种对布线布局的修改,图6B中所示的电路400具有足够的频率响应。
图7A和7B说明诸如IPD的不同的电路500,其每个都包括与电感器(Lax)串联的电容器管芯(Cax)。所述电感器能够实施为离散管芯或者作为电路线路的部分。在其它情形中,能够修改电路500的总的电感,以便为所测得电容在预先确定范围外的电容器进行调整。
图7A的电路500由与所述电感器La1串联的管芯152的电容器Ca1形成。通过相应的互连打印文件180确定电感器La1的值,所述通信互连打印文件180通过处理单元132使用晶片测试地图/文件160和管芯放置地图/文件170确定。由处理单元132确定的电感器La1的值产生在最初设计用于电路500的预先确定范围内的频率响应。
由与电感器Laj串联的电容器Caj形成的图7B的电路500具有在预先确定范围外的频率响应。这样,修改最初被设计用于电路500的标准布线布局,以便所述频率响应在可接受公差内。代替修改IPD管芯的Caj或Laj,在电路线路中形成额外的电感器(Ladd)。额外的电感器Ladd与电感器Laj串联(如图7B中描绘)和/或与电感器Laj并联,以调整电路500的总电感。用对布线布局的这种修改,图7B中所示的电路500具有足够的频率响应。
为了描述上简单起见,使用诸如“低于”、“下方”、“下”、“上方”、“上”等空间相对术语,以解释一个元件相对于第二元件的定位。这些术语意图用于涵盖在与图中所描绘的不同方位之外的装置的不同方位。进一步,诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、分段等,并且也不是意图限制。贯穿描述,相同的术语指相同元件。
如本文中所使用的,术语“具有”、“含有”、“包含”等为开放性术语,其指示所述元件或特征的存在,但不排除额外的元件和特征。冠词“一”、“一个”和“所述”意图用于包括复数以及单数,除非上下文另外清楚指示。
着眼于上述变化和应用范围,应该理解,不是要通过上文描述限制本发明,也不是要通过附图限制本发明。相反,本发明仅由下列权利要求及其法律等同内容限制。
Claims (30)
1.一种调整电路的电容或电感的方法,所述方法包括:
测量在第一衬底上制造的无源部件的电感或电容值以产生所述无源部件的测量值;
存储所述无源部件和所述无源部件的所述测量值之间的个体关联,每个所述个体关联将所述无源部件之一与该无源部件的所述测量值相关联;和
基于存储的所述无源部件和所述无源部件的所述测量值之间的个体关联,为所述无源部件确定电连接;
将所述无源部件分为个体管芯;
将至少一些所述管芯置于第二衬底上或嵌入第二衬底中;和
基于存储的所述无源部件和所述测量值之间的个体关联,识别测量值在预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的一个或多个管芯。
2.根据权利要求1所述的方法,其中存储所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
将在所述第一衬底上制造的每个无源部件的x-y位置与所述无源部件的所述测量值相关联。
3.根据权利要求2所述的方法,其中识别测量值在预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的一个或多个管芯包括:
将在所述第一衬底上制造的所述无源部件的x-y位置映射到所述第二衬底上的所述管芯的所述位置,以便获知在所述第二衬底上或嵌入所述第二衬底中的每个管芯的所述测量值;和
基于获知的所述管芯的测量值,识别测量值在所述预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的管芯。
4.根据权利要求1所述的方法,其中存储所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
将被唯一分配给在所述第一衬底上制造的每个无源部件的ID与所述无源部件的所述测量值相关联。
5.根据权利要求4所述的方法,其中识别测量值在预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的一个或多个管芯包括:
获得被置于所述第二衬底上或嵌入所述第二衬底中的每个管芯的ID;和
基于与所获得的ID关联的所述测量值,识别测量值在所述预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的管芯。
6.根据权利要求1所述的方法,进一步包括在所述管芯上方的所述第二衬底上设置的一个或多个层中实施所述电连接。
7.根据权利要求1所述的方法,进一步包括在所述无源部件上方的所述第一衬底上设置的一个或多个层中实施所述电连接。
8.根据权利要求1所述的方法,其中存储所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
在文件中建立记录,每个记录都将在所述第一衬底上制造的所述无源部件之一与所述无源部件的实际测量值关联。
9.根据权利要求1所述的方法,其中存储所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
识别具有测量值的在所述第一衬底上制造的所述无源部件;和
在文件中建立记录,每个记录都将具有测量值的所述无源部件之一与用于所述无源部件的电感或电容调整关联。
10.根据权利要求1所述的方法,其中为所述无源部件确定所述电连接包括:
确定布线布局,所述布线布局用于将所述无源部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括与所述电感器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的频率响应范围内的频率响应。
11.根据权利要求1所述的方法,其中为所述无源部件确定所述电连接包括:
为在所述第一衬底或不同衬底上设置的一个或多个层中的至少一个电感器确定布线布局,所述电感器与所述无源部件之一的电容器串联或并联连接,以便基于所述布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的频率响应范围内的频率响应。
12.根据权利要求1所述的方法,其中为所述无源部件确定所述电连接包括:
确定布线布局,所述布线布局用于将所述部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括用于将所述电容器部件中包括的一个或多个辅助电容器与所述电容器部件中包括的主电容器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的范围内的频率响应。
13.根据权利要求12所述的方法,其中在所述电容器部件中包括的所述电容器在所述电容器部件内彼此电学上断开,其中在所述电容器部件中包括的每个电容器具有单独的端子对,并且其中修改所述布线布局以便所述额外布线将所述电容器部件中包括的辅助电容器的至少一个端子连接到所述电容器部件中包括的所述主电容器的端子,并且所述电容器部件中包括的所述电容器中的至少两个经由所述额外布线被电学上串联或并联连接。
14.一种调整电路的电容或电感的系统,包括:
测试器,可操作为测量在第一衬底上制造的无源部件的电感或电容值以产生所述无源部件的测量值;
存储系统,可操作为存储所述无源部件和所述无源部件的所述测量值之间的个体关联,每个所述个体关联将所述无源部件之一与该无源部件的所述测量值相关联;
处理电路,可操作为基于存储的所述无源部件和所述无源部件的所述测量值之间的个体关联为所述无源部件确定电连接;以及
一个或多个工具,所述一个或多个工具可操作为将所述无源部件分为个体管芯并且将至少一些管芯置于第二衬底上或嵌入第二衬底中,
其中所述处理电路可操作为基于存储的所述无源部件和所述测量值之间的个体关联,来识别测量值在预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的一个或多个所述管芯。
15.根据权利要求14所述的系统,其中所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
在所述第一衬底上制造的每个无源部件的x-y位置与所述无源部件的所述测量值之间的关联。
16.根据权利要求15所述的系统,其中所述处理电路可操作为:
将在所述第一衬底上制造的所述无源部件的x-y位置映射到所述第二衬底上的所述管芯的所述位置,以便获知在所述第二衬底上或嵌入所述第二衬底中的每个管芯的所述测量值;和
基于获知的所述管芯的测量值,识别测量值在所述预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的管芯。
17.根据权利要求14所述的系统,其中所述无源部件和所述无源部件的所述测量值之间的个体关联包括:
被唯一分配给在所述第一衬底上制造的每个无源部件的ID与所述无源部件的所述测量值之间的关联。
18.根据权利要求17所述的系统,其中所述处理电路可操作为:
获得被置于所述第二衬底上或嵌入所述第二衬底中的每个管芯的ID;和
基于与所获得的ID关联的所述测量值,识别测量值在所述预先确定范围外的被置于所述第二衬底上或嵌入所述第二衬底中的管芯。
19.根据权利要求14所述的系统,其中所述一个或多个工具进一步可操作为在所述管芯上方的所述第二衬底上设置的一个或多个层中形成所述电连接。
20.根据权利要求14所述的系统,还包括一个或多个工具,所述一个或多个工具可操作为在所述无源部件上方的所述第一衬底上设置的一个或多个层中形成所述电连接。
21.根据权利要求14所述的系统,其中所述存储系统可操作为将所述无源部件和所述无源部件的所述测量值之间的个体关联存储为文件中的记录,每个记录都将在所述第一衬底上制造的所述无源部件之一与所述无源部件的实际测量值相关联。
22.根据权利要求14所述的系统,其中所述处理电路可操作为:
识别具有测量值的在所述第一衬底上制造的所述无源部件;和
在文件中建立记录,每个记录都将具有测量值的所述无源部件之一与用于所述无源部件的电感或电容调整关联。
23.根据权利要求14所述的系统,其中所述处理电路可操作为:
确定布线布局,所述布线布局用于将所述无源部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括与所述电感器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的频率响应范围内的频率响应。
24.根据权利要求14所述的系统,其中所述处理电路可操作用于为在所述第一衬底或不同衬底上设置的一个或多个层中的至少一个电感器确定布线布局,所述电感器与所述无源部件之一的电容器串联或并联连接,以便基于所述布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定频率响应范围内的频率响应。
25.根据权利要求14所述的系统,其中所述处理电路可操作为:
确定布线布局,所述布线布局用于将所述部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括用于将所述电容器部件中包括的一个或多个辅助电容器与所述电容器部件中包括的主电容器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的范围内的频率响应。
26.根据权利要求25所述的系统,其中在所述电容器部件中包括的所述电容器在所述电容器部件内彼此电学上断开,其中在所述电容器部件中包括的每个电容器具有单独的端子对,并且其中修改所述布线布局以便所述额外布线将所述电容器部件中包括的辅助电容器的至少一个端子连接到所述电容器部件中包括的所述主电容器的端子,并且所述电容器部件中包括的所述电容器中的至少两个经由所述额外布线被电学上串联或并联连接。
27.一种调整电路的电容或电感的方法,所述方法包括:
测量在第一衬底上制造的无源部件的电感或电容值以产生所述无源部件的测量值;
存储所述无源部件和所述无源部件的所述测量值之间的个体关联,每个所述个体关联将所述无源部件之一与该无源部件的所述测量值相关联;和
基于存储的所述无源部件和所述无源部件的所述测量值之间的个体关联,为所述无源部件确定电连接;
确定布线布局,所述布线布局用于将所述部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括用于将所述电容器部件中包括的一个或多个辅助电容器与所述电容器部件中包括的主电容器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的范围内的频率响应。
28.根据权利要求27所述的方法,其中在所述电容器部件中包括的所述电容器在所述电容器部件内彼此电学上断开,其中在所述电容器部件中包括的每个电容器具有单独的端子对,并且其中修改所述布线布局以便所述额外布线将所述电容器部件中包括的辅助电容器的至少一个端子连接到所述电容器部件中包括的所述主电容器的端子,并且所述电容器部件中包括的所述电容器中的至少两个经由所述额外布线被电学上串联或并联连接。
29.一种调整电路的电容或电感的系统,包括:
测试器,可操作为测量在第一衬底上制造的无源部件的电感或电容值以产生所述无源部件的测量值;
存储系统,可操作为存储所述无源部件和所述无源部件的所述测量值之间的个体关联,每个所述个体关联将所述无源部件之一与该无源部件的所述测量值相关联;
处理电路,可操作为
基于存储的所述无源部件和所述无源部件的所述测量值之间的个体关联为所述无源部件确定电连接;
确定布线布局,所述布线布局用于将所述部件之一的电容器经由所述第一衬底或所述无源部件上方的不同衬底上设置的一个或多个层与电感器串联或并联连接;和
修改所述布线布局,以包括用于将所述电容器部件中包括的一个或多个辅助电容器与所述电容器部件中包括的主电容器串联或并联连接的额外布线,以便基于所修改的布线布局由所述电感器和所述电容器部件实现的无源电路具有在预先确定的范围内的频率响应。
30.根据权利要求29所述的系统,其中在所述电容器部件中包括的所述电容器在所述电容器部件内彼此电学上断开,其中在所述电容器部件中包括的每个电容器具有单独的端子对,并且其中修改所述布线布局以便所述额外布线将所述电容器部件中包括的辅助电容器的至少一个端子连接到所述电容器部件中包括的所述主电容器的端子,并且所述电容器部件中包括的所述电容器中的至少两个经由所述额外布线被电学上串联或并联连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/863,740 | 2013-04-16 | ||
US13/863,740 US8990744B2 (en) | 2013-04-16 | 2013-04-16 | Electrical measurement based circuit wiring layout modification method and system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104112741A CN104112741A (zh) | 2014-10-22 |
CN104112741B true CN104112741B (zh) | 2016-08-31 |
Family
ID=51618552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410150407.2A Active CN104112741B (zh) | 2013-04-16 | 2014-04-15 | 基于电学测量的电路布线布局修改方法和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8990744B2 (zh) |
CN (1) | CN104112741B (zh) |
DE (1) | DE102014105364B4 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3053156B1 (fr) * | 2016-06-28 | 2018-11-16 | Stmicroelectronics (Rousset) Sas | Composant a faible dispersion dans une puce electronique |
EP3340082B1 (en) * | 2016-12-23 | 2021-02-17 | NXP USA, Inc. | Method of tuning components within an integrated circuit device |
TWI809201B (zh) | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
CN111162022A (zh) * | 2020-04-03 | 2020-05-15 | Tcl华星光电技术有限公司 | 显示面板的修复装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1788294A (zh) * | 2003-03-13 | 2006-06-14 | 关卡系统股份有限公司 | 谐振频率标签和用于控制标签频率的方法 |
CN1963993A (zh) * | 2005-11-08 | 2007-05-16 | 国际商业机器公司 | 用于存储电路校准信息的方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844747B2 (en) | 2002-06-05 | 2010-11-30 | Stmicroelectronics, Inc. | Performance tuning using encoded performance parameter information |
US7508280B2 (en) * | 2005-07-19 | 2009-03-24 | Lc Tank Llc | Frequency adjustment techniques in coupled LC tank circuits |
JPWO2009096203A1 (ja) | 2008-02-01 | 2011-05-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-04-16 US US13/863,740 patent/US8990744B2/en active Active
-
2014
- 2014-04-15 DE DE102014105364.8A patent/DE102014105364B4/de active Active
- 2014-04-15 CN CN201410150407.2A patent/CN104112741B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1788294A (zh) * | 2003-03-13 | 2006-06-14 | 关卡系统股份有限公司 | 谐振频率标签和用于控制标签频率的方法 |
CN1963993A (zh) * | 2005-11-08 | 2007-05-16 | 国际商业机器公司 | 用于存储电路校准信息的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104112741A (zh) | 2014-10-22 |
US8990744B2 (en) | 2015-03-24 |
DE102014105364A1 (de) | 2014-10-16 |
DE102014105364B4 (de) | 2022-06-23 |
US20140310671A1 (en) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100610175B1 (ko) | 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법 | |
CN104112741B (zh) | 基于电学测量的电路布线布局修改方法和系统 | |
CN100388417C (zh) | 半导体器件的生产管理方法及半导体衬底 | |
CN103026299B (zh) | 用于执行图案对准的方法和装置 | |
TW378346B (en) | Semiconductor device and information control system thereof | |
CN107004616A (zh) | 对单元特定的图案化的自动光学检测 | |
US8856721B2 (en) | Method for generating task data of a PCB and inspecting a PCB | |
US20040044511A1 (en) | Circuit simulation method | |
CN102655138B (zh) | 包含具有整合式对准标记的晶粒密封的半导体装置 | |
CN108122801B (zh) | 晶圆标记方法及晶圆标记系统 | |
US20140258156A1 (en) | System and method to authenticate integrated circuits | |
US20070245274A1 (en) | Integrated circuit design apparatus and method thereof | |
US6606732B2 (en) | Method for specifying, identifying, selecting or verifying differential signal pairs on IC packages | |
CN110546643B (zh) | 部件承载件相关主体的后续制造层结构的通过横向且竖向移位的信息承载结构的可追溯性 | |
US20010046730A1 (en) | Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device | |
US6154043A (en) | Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer | |
US20150302127A1 (en) | Semiconductor Overlay Production System and Method | |
US20040216062A1 (en) | Method of forecasting unit capacitance for chip design | |
US6500722B2 (en) | Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device | |
CN106796892A (zh) | 用于包括唯一标识符的封装体的正面封装级别序列化 | |
CN105206545A (zh) | 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法 | |
CN114167687B (zh) | 套刻误差动态抽样测量方法及装置 | |
US6782500B1 (en) | Statistical decision system | |
CN213423389U (zh) | 一种mems芯片唯一标识符装置 | |
US7130181B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |