CN104094579A - 在电缆通信装置的元件之间传输数据的方法、设备和系统 - Google Patents

在电缆通信装置的元件之间传输数据的方法、设备和系统 Download PDF

Info

Publication number
CN104094579A
CN104094579A CN201280069660.4A CN201280069660A CN104094579A CN 104094579 A CN104094579 A CN 104094579A CN 201280069660 A CN201280069660 A CN 201280069660A CN 104094579 A CN104094579 A CN 104094579A
Authority
CN
China
Prior art keywords
downstream
data
sample
upstream
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280069660.4A
Other languages
English (en)
Other versions
CN104094579B (zh
Inventor
S.舒尔曼
D.劳基亚诺夫
N.戈尔德曼
B.阿兰贝波拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104094579A publication Critical patent/CN104094579A/zh
Application granted granted Critical
Publication of CN104094579B publication Critical patent/CN104094579B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2801—Broadband local area networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6118—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving cable transmission, e.g. using a cable modem
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6156—Network physical structure; Signal processing specially adapted to the upstream path of the transmission network
    • H04N21/6168—Network physical structure; Signal processing specially adapted to the upstream path of the transmission network involving cable transmission, e.g. using a cable modem
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一些示范性实施例包含在通信装置的元件之间传输信息的装置、系统和方法。例如，装置可包含前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下游帧的至少一个连续流的数字串行下游输出，下游帧包含多个恒定大小的下游数据帧，下游数据帧包含多个下游数据信道的下游样本数据；串行接口，包含至少一个串行通道来传输数字串行下游输出的至少一个流；以及处理器，用于在串行接口上接收数字串行下游，并且处理下游数据帧。

Description

在电缆通信装置的元件之间传输数据的方法、设备和系统
 
背景技术
电缆网络可包含电缆调制器解调器（调制解调器），其能够将下游数据从电缆调制解调器终端系统（CMTS）传输到一个或多个装置（订户装置），并且将上游数据将从装置传输到CMTS。
附图说明
为了图示的简单和清楚，在附图中示出的元件不一定是按比例绘制。例如，为了呈现的清楚，一些元件的尺寸可相对于其它元件而夸大。此外，在附图间可重复参考标号来指示对应或类似的元件。附图如下所列。
图1是根据一些示范性实施例的电缆通信系统的示意框图图示。
图2是根据一些示范性实施例的下游变换器的示意图示。
图3是根据一些示范性实施例的包含对应于16个下游信道的每个的两对I-Q数字样本的数据帧的示意图示。
图4是根据一些示范性实施例的在电缆通信装置的元件之间传输数据的方法的示意图示。
具体实施方式
在以下详细描述中，阐述许多具体细节以便提供本发明的透彻理解。然而本领域的普通技术人员将理解可在没有这些具体细节的情况下实践本发明。在其它实例中，未详细描述已知的方法、过程、部件和电路以便不模糊本发明。
在计算机存储器内的数据位或二进制数字信号上的操作的算法和符号表示的方面呈现后面详细描述的一些部分。这些算法的描述和表示可能是数据处理领域中的技术人员用来将他们工作的实质传达给本领域中的其它技术人员的技术。
除非以其它方式具体表述，如从下文的论述显而易见的，可以意识到遍及说明书讨论利用术语（例如，“处理”、“计算”、“估计”、“确定”等）指计算机或计算系统或类似电子计算装置的动作和/或过程，它将计算系统的寄存器和/或存储器内的表示为物理（例如，电子）量的数据操作和/或转换成类似地表示为计算系统的存储器、寄存器或其它这样的信息存储或传送装置内的物理量的其它数据。如本文所使用的，术语“一”定义为一个或多于一个。
如本文所使用的，术语“多个”定义为两个或多于两个。如本文所使用的，术语“另一”定义为至少第二或者更多。
如本文所使用的，术语“包含”和/或“具有”定义为（但不限于）包括。
如本文所使用的，术语“耦合”定义为以任何所希望的形式（例如，机械地、电子地、数字地、直接、由软件、由硬件等）可操作地连接。
一些实施例可结合各种装置和系统（例如，通信系统、通信装置、调制解调器、网关、电缆网络、电缆调制解调器、电缆网关、个人计算机（PC）、服务器、连网装置、无论有线或无线等）使用。本领域技术人员将理解这是所公开的实施例可在其中使用或与其一起使用的很多很多装置的非常简短的列表。
虽然在这方面不限制，但是如本文所使用的术语“集成电路”（IC）指任何合适的微电路、微芯片、混合集成电路、数字集成电路和/或任何其它合适的电子电路，例如，其包含薄衬底的表面中制造的多个电子装置。
虽然在这方面不限制，但是如本文所使用的术语“片上系统”（SoC）指包含系统的多个模块和/或部件的单个IC。SoC包含数字、模拟、混合信号、射频（RF）和/或任何其它合适的功能。在一个实施例中，SoC可包含一个或多个控制器、处理器、微控制器、微处理器、数字信号处理（DSP）核；一个或多个存储器；一个或多个定时源（例如，振荡器和/或锁相环）；一个或多个外围设备（例如，计数器定时器或上电复位发生器）；一个或多个外部接口（例如，通用串行总线（USB）、以太网接口、通用异步接收器传送器（UART）、串行外围接口（SPI）等）；一个或多个数字接口；一个或多个模拟接口；和/或任何其它合适的模块。例如，装置（例如，电缆调制器解调器（调制解调器）或电缆网关）可包含能够处理对应于电缆通信系统的下游和/或上游RF信道的下游和/或上游数字样本的SoC。
现在参考图1，它示意性地图示根据一些示范性实施例的电缆通信系统100。
在一些示范性实施例中，系统100可包含电缆通信装置102来将下游（DS）数据信号108从电缆调制解调器终端系统（CMTS）104传输到一个或多个装置118（也被称作“订户装置”或“客户端装置”），并且将上游（US）数据信号110从订户装置118传输到CMTS 104。
在一些示范性实施例中，电缆通信装置102可包含（或可以是部分）电缆调制解调器、电缆网关等。
在一些示范性实施例中，装置102可经由电缆网络106与CMTS 104通信。
在一些示范性实施例中，系统100可包含能够经由通过网络106传送的RF信号在CMTS 104与客户端装置118之间传递数据的有线电视（CATV）通信系统。例如，网络106可包含同轴电缆以及（可选地）光纤的网络，例如，如果网络106包含光纤同轴电缆混合网（HFC）基础设施。例如，在CMTS 104与客户端装置118之间传递的数据可包含电视数据、视频数据、音频数据、因特网数据、电话数据等。
在一些示范性实施例中，系统100的一个或多个元件可配置为根据电缆数据服务接口规范（DOCSIS）（例如，DOCSIS 3.0）和/或任何其它电缆通信标准和/或规范来通信。
例如，在一些示范性实施例中，客户端装置118可包含以下中的至少一个：能够经由装置102从CMTS 104接收电视数据的电视装置、能够经由装置102与CMTS 104交换电话信号的电话装置、能够经由装置102从CMTS 104接收视频数据的视频装置、能够经由装置102从CMTS 104接收音频数据的音频装置、能够经由装置102与CMTS 104交换IP信号的因特网协议（IP）装置、能够经由装置102存储和/或处理从CMTS 104接收的数据的存储装置、能够经由WLAN向/从CMTS 104传递数据的无线局域网（WLAN）装置等。
在一些示范性实施例中，装置102可包含经由接口114连接到处理器116的前端（FE）112，例如，如以下详细描述的。
在一些示范性实施例中，接口114可包含配置为在FE 112与处理器116之间串行传输DS和/或US信息的串行接口，例如，如以下详细描述的。例如，接口114可包含一个或多个串行通道，例如，如以下描述的。例如，接口114可包含高速串行接口，例如，串行高级技术附件（SATA）接口，例如，根据SATA版本3.0电气规范，2009年五月，外围部件互连（PCI）的接口，例如，根据PCI Express版本3.0电气规范的接口等。
在一些示范性实施例中，DS信号108和US信号110可包含配置为在电缆网络106上传输的模拟信号。
例如，FE 112可配置为以包含多个下游数据信道的模拟输入的形式从电缆网络106接收DS数据信号108。在一个非限制性示例中，FE 112可配置为以在RF DS频带（例如，54-1002兆赫兹（MHz）的RF频带或任何其它RF频带）上调制的模拟RF信号的形式接收DS数据信号108。在一个非限制性示例中，DS数据信号108可包含至少十六个DS信道，例如，至少32个DS信道。在其它实施例中，DS数据信号108可在任何其它RF频带上调制和/或可包含任何其它数量的DS信道。
例如，FE 112可配置为以包含上游数据信道的模拟输出的形式在电缆网络106上传输US数据信号110。在一个非限制性示例中，FE 112可配置为以在RF DS频带（例如，5-85 MHz的RF频带，或任何其它RF频带）上调制的模拟RF信号的形式提供US数据信号110。在其它实施例中，US数据信号110可在任何其它RF频带上调制和/或可包含两个或者更多US信道。
在一些示范性实施例中，FE 112可配置为将DS数据信号108变换成数字DS数据信号。DS数据信号108可具有相对宽的带宽（例如，大约1千兆赫（GHz）的带宽），例如，如果DS数据信号108是在54-1002 MHz的RF频带上调制。
在一些示范性实施例中，处理器116可配置为经由接口114从FE 112接收数字DS信号，并且（例如，数字地）解调并且处理DS信号。
在一些示范性实施例中，处理器116可包含（或可实现为）部分SoC。例如，处理器116可包含能够处理对应于系统100的下游和/或上游RF信道的下游和/或上游数字样本的SoC，例如，根据DOCSIS和/或任何其它标准。
在一些示范性实施例中，FE 112可经由DS数据帧的流（其可根据预定的数据链路协议来配置）将DS数字信号传输到处理器116，例如，如以下详细描述的。
在一些示范性实施例中，数据链路协议可包含高速协议，它可配置为在低引脚计数上和/或以功率有效和/或可靠的方式来实现传输对应于DS信号108的数字样本。
在一些示范性实施例中，数据链路协议可支持多个（例如，大量）电缆下游信道的传送，例如，至少八个电缆下游信道，例如，至少十六个电缆下游信道，例如，32个电缆下游信道或者更多。
在一些示范性实施例中，数据链路协议可配置为支持经由接口114从处理器116到FE 102的数字化上游信号的传输，例如，如以下详细描述的。例如，数字化上游信号可包含从客户端装置118接收的US数据。
在一些示范性实施例中，FE 112可配置为以包含多个下游数据信道的模拟下游输入的形式来接收DS数据信号108。FE 112可配置为提供包含恒定大小的下游帧的至少一个连续流的数字串行下游输出130。下游帧可包含多个恒定大小的下游数据帧。例如，多个下游数据帧的下游数据帧可包含下游有效载荷字段，它包含对应于DS输入信号108的两个或者更多下游信道的每个信道的一个更多下游样本的下游样本数据。例如，帧的有效载荷字段可包含对应于包含预定数量的多个下游数据信道的信道集的每个信道的一个更多下游样本的下游样本数据，例如，如以下详细描述的。
在一些示范性实施例中，处理器116可配置为在串行接口114上接收数字串行下游输出130、处理下游数据帧以及基于下游数据信道的下游样本将下游输出（例如）输出到客户端装置118，例如，如以下详细描述的。
在一些示范性实施例中，FE 112的数字串行下游输出可包含在串行接口114的相应多个串行通道上传输的多个串行流。根据这些实施例，串行流的流可包含多个下游数据信道的预定数量的信道的下游数据。
在一个示例中，流可包含多个下游数据信道的十六个信道的下游数据，并且有效载荷字段可包含对应于十六个信道的每个信道的两个或者更多下游样本的下游样本数据，例如，如以下关于表2描述的。
在另一示例中，流可包含多个下游数据信道的八个信道的下游数据，并且有效载荷字段可包含对应于八个信道的每个信道的四个或者更多下游样本的下游样本数据，例如，如以下参考表4描述的。
在一些示范性实施例中，下游样本数据可包含一个或多个下游样本的每个的同相（I）分量和正交（Q）分量，例如，如以下详细描述的。
在一些示范性实施例中，下游有效载荷字段可包含两个或者更多下游样本的下游样本数据。在一个示例中，有效载荷字段可包含分别对应于两个或者更多下游样本的两个或者更多部分。例如，对应于特定下游样本的特定部分可包含对应于两个或者更多信道的每个的特定样本的下游样本数据。例如，下游样本数据可根据两个或者更多信道的次序而布置在特定部分内，例如，如以下描述的。
在一些示范性实施例中，下游帧的流还可包含一个或多个状态帧，例如，不包含下游样本数据的帧。FE 112可传送状态帧（例如，作为“填充物”帧），例如，以便在接口114上维持帧的连续流，如以下描述的。
在一些示范性实施例中，FE 112可包含DS变换器120来将模拟DS数据信号108变换成多个数字样本122。例如，数字样本122可包含DS数据信号108的多个DS信道的数字样本。例如，数字样本122可包含用于每个样本的“I”分量和“Q”分量。例如，每个数字样本122可由预定数量的位（例如，12个位）来表示。
在一个非限制性示例中，DS数据信号108可包含至少16个信道的DS数据。根据此示例，数字样本122可布置在多个位流中，例如，包含至少16组位流。位流的每个组可对应于16个信道的特定信道。例如，位流的每个组可包含表示对应于特定信道的样本流的位流。例如，位流的每个组可包含表示样本的“I”分量的12个位流和表示样本的“Q”分量的12个位流。根据此示例，数字样本122可布置在16*12*2=384个位流中。在其它实施例中，数字位122可布置在任何其它合适数量的组和/或流中。
参考图2，它示意性地图示根据一些示范性实施例的DS变换器200。例如，DS变换器200可执行DS变换器120（图1）的功能性。
在一些示范性实施例中，变换器200可配置为将模拟输入信号202（例如，包含DS数据信号108（图1））变换成多个数字样本216（例如，包含数字样本122（图1））。
在一些示范性实施例中，变换器200可包含模拟低噪声放大器（LNA）204来放大输入信号202，模拟抗混叠过滤器（AAF）206来过滤LNA 204的输出，以及模数变换器（ADC）来将模拟输入信号202变换成包含多个数字样本的数字信号210。例如，ADC 208可以用预定采样率将模拟输入信号202变换成预定位大小的样本。在一个示例中，ADC 208可以用每秒2.7千兆个样本（GSPS）的采样率将模拟输入信号202变换成12位样本。例如，ADC 208可受控于锁相环（PLL）214。
在一些示范性实施例中，变换器200还可包含多个数字下变换器（DDC）212来将样本210下变换成对应于多个DS信道的复合基带信号216。例如，如果输入信号202包含16个DS信道的数据，则变换器200可包含16个DDC 212来将样本210变换成对应于16个DS信道的16组位流。例如，如上所述，每组位流可包含表示样本的“I”分量的12个位流和表示样本的“Q”分量的12个位流。
参考回图1，在一些示范性实施例中，FE 112可包含DS成帧器124，其配置为在将在接口114上传输的多个帧126（例如，作为到处理器116的流）中布置多个数字样本122，如以下详细描述的。
在一些示范性实施例中，成帧器124可支持对应于两个相应波特率的两个成帧模式，例如，如以下详细描述的。在其它实施例中，成帧器124可只支持一个成帧模式和/或任何其它成帧模式。例如，成帧器124可支持对应于预定波特率的全模式（FM），以及具有FM的波特率的一半的波特率的半模式（HM）。例如，HM可实现后备选项，例如，用于降低速率的数据传输，例如，在不可能达到具有充分的位错误率（BER）的FM速率的情况下。备选地，在HM满足数据传输要求的情况下可实现附加的鲁棒性。
在一些示范性实施例中，成帧器124可支持任何具体信息速率和/或串行速率，例如，以使串行速率等于或高于信息速率（例如，包含成帧冗余）。
在一些示范性实施例中，接口114可包含一个或多个DS串行通道来传输由成帧器124生成的帧126。
在一些示范性实施例中，由成帧器124生成的帧126可具有恒定的、预定的帧大小，例如，如以下描述的。
在一些示范性实施例中，成帧器124和/或接口114可配置为支持各种串行链路速率、DS信道的各种数量、FE 112的各种采样率和/或任何其它参数，同时维持恒定的帧大小。例如，可根据串行链路速率、DS信道的数量、FE 112的采样率（例如，DDC 212（图2）的采样率）和/或任何其它参数来配置接口114的每个DS通道传输的信道的数量和/或接口114中的DS通道的数量的一个或多个。
例如，在一些示范性实施例中，可基于由FE 112利用的具体信道采样率和接口114的链路速率来确定接口114的每个DS通道传输的信道的数量，例如使得由成帧器124生成的数据帧126的总信息速率可等于或者低于接口114的链路速率。
例如，在一些示范性实施例中，可基于包含在DS输入信号108中的DS信道的数量以及每个DS通道使用的信道的数量来配置接口114的DS通道的数量。
在一些示范性实施例中，用于HM成帧模式的每个DS通道传送的信道的数量可以是用于FM成帧模式的每个DS通道传送的信道的数量的一半。
在一些示范性实施例中，在接口114的下游通道之间可能没有时间依赖，例如，如果DS输入108包含DOCSIS下游信道，例如，因为DOCSIS下游信道可能不是相关的。
在一些示范性实施例中，成帧器124可在包含多个恒定大小的下游数据帧（以及，可选地，多个状态帧）的恒定大小的下游帧126的至少一个连续流中布置数字样本122。成帧器124可生成包含下游有效载荷字段的每个下游数据帧。例如，有效载荷字段可包含对应于DS数据108的特定数量的下游数据信道的每个的一个更多下游样本的下游样本数据。
在一个非限制性示例中，接口114的每个串行通道可传输16个信道，并且成帧器124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含一对或多对样本，例如，对应于16个信道的每个的两对I-Q样本，例如，如以下详细描述的。
在另一非限制性示例中，接口114的每个串行通道可传输8个信道，并且成帧器124可生成包含多个恒定大小的下游数据帧的下游帧126的连续流，每个下游数据帧包含一对或多对样本，例如，对应于8个信道的每个的四对I-Q样本，例如，如以下详细描述的。
在其它实施例中，帧126可包含数据帧，包含数字数据样本的任何其它数量和/或布置。
在一些示范性实施例中，成帧器124可生成将在接口114上连续传送的帧126的连续流，例如，如以下详细描述的。
在一些示范性实施例中，成帧器124可生成包含下游数据帧和下游状态帧的帧126。数据帧可包含携带数字样本122的数据的数据有效载荷字段，例如，如以下描述的。状态帧可不包含数字样本122的数据。替代地，状态帧可用于将任何预定状态信息传递到处理器116，和/或作为“填充物”帧来在接口114上维持帧126的连续传送。例如，成帧器124可将状态帧插入到帧126的流（例如，异步地），例如，以便匹配数字样本122的数据率与接口114的串行速率。例如，当没有可用的数据帧准备用于传送时，成帧器124可将状态帧插入到帧126。状态帧作为填充物的使用可允许将数字样本122的实际数据率调整成接口114所要求的串行速率，例如，假设串行速率等于或高于包含数据帧冗余的数据率。
在一些示范性实施例中，帧126的帧可包含由有效载荷字段跟随的同步（Sync）字段，例如，10位同步字，例如，K.28逗号同步字。例如，不同的同步字可用来区分数据帧与状态帧。例如，第一同步字（例如，K28.5同步字）可包含在数据帧中，以及第二不同的同步字（例如，K28.1同步字）可包含在状态帧中。
在一些示范性实施例中，可利用10/8位编码或任何其它编码来编码有效载荷字段。例如，如果使用10/8位编码，则帧126的帧的总位长度可以是10的倍数（在编码之前是8）。
在一些示范性实施例中，成帧器124可输出帧126以使首先输出最低有效位（LSB），并且最后输出最高有效位（MSB）。LSB位可表示为“0”。
在一些示范性实施例中，帧还可包含报头字段，报头字段包含与帧相关的一个或多个参数。例如，报头字段可包含指示帧是状态帧还是数据帧的值、指示帧的有效性的值等。
在一些示范性实施例中，帧还可包含检错和/或纠错字段，例如，包含校验值来验证至少有效载荷字段以及（可选地）报头字段的完整性的校验字段（“奇偶校验字段”）。例如，校验字段可包含循环冗余校验（CRC）值、Reed-Solomon（RS）前向纠错（FEC）值等。
在一个非限制性示例中，校验字段可包含CRC值，例如，它可根据生成多项式（例如，CRC-16生成多项式（例如，如美国国家标准协会（ANSI）定义的x16+x15+x2+1生成多项式））来生成。
在另一非限制性示例中，RS码可包含在Galois字段（GF）[28]的GF上定义的RS码，例如，使用多项式x 8 +x 4 +x 3 +x 2 +1。
在一些示范性实施例中，帧126的帧可具有以下帧结构：
表1
在一些示范性实施例中，帧的有效载荷字段可包含对应于DS数据信号108的特定多个DS信道的数字数据样本。
在一个非限制性示例中，帧的有效载荷字段可包含对应于16个DS信道的每个的数字数据样本，例如，如以下描述的。
根据此示例，数据帧的有效载荷字段可包含用于全模式的16个DS信道的复合基带样本，例如，如果接口114的每个通道传输16个信道。数据帧的有效载荷字段可包含用于半模式的8个DS信道的复合基带样本，例如，如果接口114的每个通道传输8个信道。例如，接口114的每个串行通道可分配有FM中的DS数据108的一组16个特定信道，或HM中的DS数据108的一组8个特定信道。有效载荷可包含每个信道的样本122的复合样本，例如，以一对I和Q样本的形式。例如，如果某个信道不活动，则传送零而不是样本。
例如，帧126的数据帧可具有以下帧结构，例如，在全模式中：
表2
下表是特定样本数量（表示为i）的非限制性示例，假设每个串行通道有16个信道。首先将LSB馈到每个12位样本，最后MSB。同样首先将LSB馈到每个8位字（同步、报头和奇偶校验），最后MSB：
表3
图3示意性地图示根据一些示范性实施例的包含对应于16个下游信道的每个的两对I-Q数字样本的数据帧300。例如，帧126（图1）的数据帧可具有帧300的结构。
如图3所示，可传送帧300的同步字段302（其可包含8位同步字），后面是可包含8位报头字的报头字段304。
如也在图3中示出的，在报头字段304之后可跟随包含16个下游信道的两个连续样本（样本i和样本i+1）的样本数据的有效载荷字段301。如图3所示，有效载荷字段301可包含第一部分305（其包含样本i的下游样本数据），其后跟随包含样本i+1的下游样本数据的第二部分307。
在一些示范性实施例中，可根据信道的次序将下游样本数据布置在部分305和307内。
例如，如图3所示，部分305可包含第一组16对12位有效载荷字306（表示对应于16个DS信道的每个的第i个样本的16对I-Q样本）。部分305可由包含第二组16对12位有效载荷字308（表示对应于16个DS信道的每个的第i+1个样本（在第i个样本之后）的部分307的16对I-Q样本）跟随。如图3所示，可根据16个DS信道的次序来对部分305和307的样本进行排序，例如，以使信道的两个连续样本由其它信道的样本分开。例如，信道1-15的样本i的15对I-Q样本可将信道“0”的样本i的I-Q样本对与信道“0”的样本i+1的I-Q样本对分开。例如，每个信道的样本与其它信道的样本的这样的交错可提供信道之间的样本的置乱。例如，交错可引起关于特定信道的检错和/或纠错的改进水平（例如，因为错误可跨信道分布）。
在另一非限制性示例中，帧的有效载荷字段可包含对应于8个DS信道的每个的数字数据样本，例如，如以下描述的。
根据此示例，数据帧的有效载荷字段可包含用于半模式的8个DS信道的复合基带样本，例如，如果接口114的每个通道传输8个信道。例如，有效载荷可包含一对或多对样本，例如，对应于8个信道的每个的四对I-Q样本。例如，如果某个信道不活动，则传送零而不是样本。
参考回图1。例如，帧126的数据帧可具有以下帧结构，例如，在半模式中：
表4
在一些示范性实施例中，帧126的状态帧可具有预定大小，例如，10个字节。例如，如上所述，状态帧可包含同步字和/或报头字。状态帧可包含一个或多个附加的字段，它可具有零值或指示一个或多个预定状态参数的另一值（例如，预定值）。
例如，帧126的状态帧可具有以下帧结构：
表5
在一些示范性实施例中，成帧器124可以用多个平行位流的形式来生成DS帧126的流，例如，根据由成帧器124支持的速率。例如，成帧器124可以用20个平行位流或任何其它数量的平行位流的形式来生成帧126。
根据这些实施例，FE 112可包含串行器（SER）128，配置为根据接口114的配置（例如，接口114中的通道的数量和/或通道的数据率）以包含帧126的至少一个串行位流的形式来生成输出130。
在一些示范性实施例中，处理器116可配置为在接口114上接收输出130来从帧126提取数字样本122、解调并且处理数字样本，并且将输出提供到客户端装置118，例如，如以下详细描述的。
在一些示范性实施例中，处理器116可包含解串器（DESER）132来将输出130的位流变换成包含帧126的多个平行位流134。
在一些示范性实施例中，处理器116可包含DS解帧器136来从帧126提取多个数字样本138。例如，解帧器136可根据上述数据链路协议来从帧126提取数字样本122。
在一些示范性实施例中，解帧器136可实现与成帧器124的帧同步，例如，当在预定标称位置相继地发现帧126的K28逗号符号预定数量的次数（表示为S1）时。标称位置可取决于帧126的流中的数据帧和状态帧的混合。解帧器136可将帧同步考虑为丢失，例如，当在帧126的流中没有检测到预定数量（表示为S3）的连续帧内的预定数量（表示为S2）的帧同步符号。数量S1、S2和/或S3可以是可编程的。
在一些示范性实施例中，在同步字中检测的错误可能不引起解帧器136的同步丢失或分组丢失。
在一些示范性实施例中，解帧器136可利用一个或多个错误计数器来测量帧126的流的帧错误率（FER），例如，基于在接收的帧的校验字段中检测的错误。
在一些示范性实施例中，处理器116可包含一个或多个物理层（PHY）和/或媒体接入控制（MAC）层模块140来处理数字样本138，并且生成对应于DS输入108的多个DS信道的多个数字信号141。例如，模块140可包含根据DOCSIS和/或任何其它标准的MAC和/或PHY模块。
在一些示范性实施例中，处理器116还可包含客户端网关142，其配置为将信号141分配到客户端装置118。
在一些示范性实施例中，处理器116可配置为接收包含对应于上游数据信道的上游数据样本的上游输入。例如，处理器116可从一个或多个客户端装置118接收上游输入。例如，上游输入可包含将从一个或多个客户端装置118传输到CMTS 104的数据。例如，上游输入可包含输入信号，所述输入信号包含在US频带（例如，5-85 MHz的频带）内的多个RF频率上调制的所有DOCSIS US信道。例如，上游数据样本可包含“实的”数据样本，例如，以实数表示的样本。
在一些示范性实施例中，处理器116可配置为经由接口114将上游数据样本传输到FE 112，例如，如以下详细描述的。
在一些示范性实施例中，处理器116可生成包含恒定大小的上游帧的连续流的数字串行上游输出，例如，如以下详细描述的。
在一些示范性实施例中，上游帧可包含多个上游数据帧。例如，多个上游数据帧的上游数据帧可包含上游有效载荷字段，它包含上游样本的上游样本数据，例如，如以下描述的。
在一些示范性实施例中，接口114可包含一个或多个串行通道来将上游帧从处理器116传输到FE 112。处理器116可在HM中或FM中传输上游帧。例如，FM可利用接口114的第一数量的串行通道，并且HM可利用接口114的第二数量的串行通道。例如，通道的第二数量可大于通道的第一数量，例如，通道的第二数量可以是通道的第一数量的两倍。
在一个非限制性示例中，接口114可包含两个上游串行通道。例如，两个上游通道都可用于HM，而只有一个串行通道可用于FM。例如，在HM中，可在第一串行通道上传送第一部分的US样本（例如，奇数样本），并且可在接口114的第二串行通道上传送第二部分的US样本（例如，偶数样本）。FE 112和/或处理器116可具有可编程选项来配置和/或协调接口114的哪一个US通道指派用于奇数样本并且接口114的哪一个SU通道指派用于偶数样本。
在一些示范性实施例中，客户端网关142可基于从客户端装置118接收的上游输入信号来生成多个上游数据样本143。
在一些示范性实施例中，处理器116可以用预定数据率（例如，每秒270兆个样本（MSPS）的数据率，或任何其它数据率）接收上游样本。上游样本可具有预定大小（例如，15位大小或任何其它大小）。
在一些示范性实施例中，处理器116可包含一个或多个物理层（PHY）和/或媒体接入控制（MAC）层模块144来处理上游样本143，并且生成包含将提供给FE 112的上游样本143的上游数字信号146。例如，模块144可包含根据DOCSIS和/或任何其它标准的MAC和/或PHY模块。
在一些示范性实施例中，处理器116可生成包含恒定大小的上游帧（其包含将经由接口114传送到FE 112的多个上游数据帧）的连续流的数字串行上游输出。例如，多个上游数据帧的上游数据帧可包含上游有效载荷字段，它包含上游样本143的上游样本数据，例如，如以下描述的。
在其它示范性实施例中，处理器116可包含数字到模拟变换器（DAC）来将上游数字信号146变换成可经由FE 112传输到电缆网络106的模拟信号。
在一些示范性实施例中，处理器116可包含上游成帧器148来在将在接口114上传输的多个上游帧150中布置上游样本143，作为到FE 112的流，例如，如以下详细描述的。
在一些示范性实施例中，成帧器148可支持对应于两个相应波特率的两个成帧模式，例如，如以下详细描述的。在其它实施例中，成帧器148可只支持一个成帧模式和/或任何其它成帧模式。例如，成帧器148可支持FM和HM。
在一些示范性实施例中，成帧器148可支持任何具体信息速率和/或串行速率，例如，以使串行速率等于或高于信息速率，例如，包含成帧冗余。
在一些示范性实施例中，由成帧器148生成的帧150可具有恒定的、预定的帧大小，例如，如以下描述的。
在一些示范性实施例中，成帧器148可在包含多个恒定大小的上游数据帧以及（可选地）多个状态帧的恒定大小的上游帧150的至少一个连续流中布置上游样本143。成帧器148可生成每个上游数据帧来包含上游有效载荷字段，上游有效载荷字段包含多个上游样本143。
在一些示范性实施例中，成帧器148可生成将在接口114上连续传送的帧150的连续流，例如，如以下详细描述的。
在一些示范性实施例中，成帧器148可生成包含上游数据帧和上游状态帧的帧150。数据帧可包含携带上游样本143的数据的数据有效载荷字段，例如，如以下描述的。状态帧可不包含上游样本143的数据。替代地，状态帧可用于将任何预定状态信息传递到FE 112，和/或作为“填充物”帧来在接口114上维持帧150的连续传送。例如，成帧器148可将状态帧插入到帧150的流（例如，异步地），例如，以便匹配上游样本143的数据率与接口114的串行速率。例如，当没有可用的数据帧准备用于传送时，成帧器148可将状态帧插入到帧150。将状态帧作为填充物的使用可允许将上游样本143的实际数据率调整成接口114所要求的串行速率，例如，假设串行速率等于或高于包含数据帧冗余的数据率。
在一些示范性实施例中，帧150的帧可包含由报头字段跟随的同步（Sync）字段，例如，如上面关于帧126所述的。
在一些示范性实施例中，成帧器148可输出帧150以使首先输出LSB，并且最后输出MSB。LSB位可表示为“0”。
在一些示范性实施例中，帧150的数据帧还可包含有效载荷字段，其可利用10/8位编码或任何其它编码来编码。
在一些示范性实施例中，数据帧还可包含检错和/或纠错字段，例如，包含校验值来验证至少有效载荷字段以及可选地报头字段的完整性的校验字段。例如，校验字段可包含CRC值、RS FEC值等。
在一些示范性实施例中，数据帧的有效载荷字段可包含多个上游样本143，例如，包含特定数量的上游样本。
在一个示例中，数据帧的有效载荷字段可包含预定数量的连续的上游样本，例如，64个连续的上游样本。例如，在FM中，成帧器150可生成包含64个连续的15位上游样本的数据帧。在HM中，成帧器150可生成包含64个奇数或64个偶数的连续的15位上游样本的数据帧。
例如，帧150的数据帧可具有以下帧结构：
表6
在一些示范性实施例中，帧150的状态帧可以是类似于关于帧126的上述结构的结构。
在一些示范性实施例中，成帧器148可以用多个平行位流的形式来生成帧150的流，例如，根据由成帧器148支持的速率。根据这些实施例，处理器116可包含SER 152，其配置为根据接口114的配置（例如，接口114中的通道的数量和/或通道的数据率）以包含帧150的至少一个串行位流的形式来生成输出154。
在一些示范性实施例中，FE 112可配置为在接口114上接收输出154来从帧150提取样本143、将样本143变换成模拟上游数据信号110，例如，如以下详细描述的。
在一些示范性实施例中，FE 112可包含DESER 156来将输出154的位流变换成包含帧150的多个平行位流158。
在一些示范性实施例中，FE 112可包含US解帧器160来从帧150提取多个数字样本162。例如，解帧器160可根据上述数据链路协议来从帧150提取数字样本162。
在一些示范性实施例中，FE 112可包含上游变换器164来处理数字样本162，并且生成模拟上游数据信号110。例如，变换器164可包含DAC和/或一个或多个其它模块。
现在参考图4，图4示意性地图示根据一些示范性实施例的在电缆通信装置的元件之间传输数据的方法。例如，可由系统（例如，系统100（图1））、电缆通信装置（例如，装置102（图1））、FE（例如，FE 112（图1））和/或处理器（例如，处理器116（图1））来执行图4的方法的一个或多个操作。
如在框400处指示的，方法可包含在FE与处理器之间的串行接口上传输帧的至少一个流。
如在框402处指示的，方法可包含生成DS帧的流。例如，成帧器124（图1）可生成帧126（图1），例如，如上所述。
如在框404处指示的，方法可包含在串行接口上将DS帧从FE传送到处理器。例如，FE 112（图1）可在接口114（图1）上将帧126（图1）传送到处理器116（图1），例如，如上所述。
如在框406处指示的，方法可包含生成US帧的流。例如，成帧器148（图1）可生成帧150（图1），例如，如上所述。
如在框404处指示的，方法可包含在串行接口上将US帧从处理器传送到FE。例如，处理器116（图1）可在接口114（图1）上将帧150（图1）传送到FE 112（图1），例如，如上所述。
本发明的实施例可包含编码、包含或存储指令（例如，计算机可执行指令，当由处理器或控制器执行时执行本文公开的方法）的物品（例如，计算机或处理器非暂时性可读介质、或计算机或处理器非暂时性存储介质（例如，存储器、磁盘驱动器或USB闪速存储器））。
已经在特定实施例的上下文中描述根据本发明的实现。这些实施例旨在是说明性的而不是限制性的。许多变化、修改、添加和改进是可能的。因此，可提供本文作为单个实例描述的部件的复数个实例。各种部件、操作和数据存储之间的边界是有些任意的，并且在具体说明性配置的上下文中图示特定操作。功能性的其它分配是可想象的并且可落入随附权利要求的范围内。最后，在各种配置中呈现为分立部件的结构和功能性可实现为组合结构或部件。这些和其它变化、修改、添加和改进可落入如在随附权利要求中定义的本发明的范围内。

Claims (29)

1. 一种装置，包括：
处理器，用于通过串行接口接收包含恒定大小的下游帧的至少一个连续流的数字串行下游输入，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信道的一个更多下游样本的下游样本数据，其中所述处理器将基于所述下游数据信道的所述下游样本来处理所述下游数据帧并且输出下游输出。
2. 如权利要求1所述的装置，其中所述处理器将接收包含对应于上游数据信道的样本的上游输入，并且生成包含恒定大小的上游帧的连续流的数字串行上游输出，所述上游帧包含多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包含所述上游样本的上游样本数据。
3. 如权利要求1所述的装置，其中所述下游样本数据包括所述一个或多个下游样本中的每个的同相（I）分量和正交（Q）分量。
4. 如权利要求1所述的装置，其中所述一个或多个下游样本包括两个或者更多下游样本。
5. 如权利要求4所述的装置，其中所述有效载荷字段包括分别对应于所述两个或者更多下游样本的两个或者更多部分，所述部分中的每个部分包含根据所述下游信道排序的相应下游符号的下游样本数据。
6. 如权利要求1所述的装置，其中所述数字串行下游输入包含在相应多个串行通道上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数据，并且其中所述有效载荷字段包含对应于所述预定数量的信道中的每个信道的一个更多下游样本的下游样本数据。
7. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的十六个信道的下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或者更多下游样本的下游样本数据。
8. 如权利要求6所述的装置，其中所述流包含所述多个下游数据信道的八个信道的下游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更多下游样本的下游样本数据。
9. 如权利要求1所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的一个或多个状态帧。
10. 如权利要求1所述的装置，其中所述处理器包括片上系统（SoC）。
11. 一种装置，包括：
前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含要在至少一个相应串行通道上传送的恒定大小的下游帧的至少一个连续流的数字串行下游输出，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载荷字段，所述下游有效载荷字段包含对应于所述多个下游数据信道的两个或者更多信道的每个的一个更多下游样本的下游样本数据。
12. 如权利要求11所述的装置，其中所述前端将接收包含恒定大小的上游帧的连续流的数字串行上游输入，所述上游帧包含多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包含对应于上游数据信道的一个或多个上游样本的上游样本数据，并且生成包含所述上游数据信道的模拟上游输出。
13. 如权利要求11所述的装置，其中所述下游样本数据包括所述一个或多个下游样本中的每个的同相（I）分量和正交（Q）分量。
14. 如权利要求11所述的装置，其中所述一个或多个下游样本包括两个或者更多下游样本。
15. 如权利要求11所述的装置，其中所述数字串行下游输出包含在相应多个串行通道上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数据，并且其中所述有效载荷字段包含对应于所述预定数量的信道的每个信道的一个更多下游样本的下游样本数据。
16. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的十六个信道的下游数据，并且其中所述有效载荷字段包含对应于所述十六个信道的每个信道的两个或者更多下游样本的下游样本数据。
17. 如权利要求15所述的装置，其中所述流包含所述多个下游数据信道的八个信道的下游数据，并且其中所述有效载荷字段包含对应于所述八个信道的每个信道的四个或者更多下游样本的下游样本数据。
18. 如权利要求11所述的装置，其中下游帧的所述流包括不包含所述下游样本数据的一个或多个状态帧。
19. 一种电缆通信系统，包括：
电缆通信装置，包括：
前端，用于接收包含多个下游数据信道的模拟下游输入，并且提供包含恒定大小的下游帧的至少一个连续流的数字串行下游输出，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧包含所述多个下游数据信道的下游样本数据；
串行接口，包含至少一个串行通道来传输所述数字串行下游输出的所述至少一个流；以及
处理器，用于在所述串行接口上接收所述数字串行下游、基于所述下游数据信道的所述下游样本来处理所述下游数据帧并且输出下游输出。
20. 如权利要求19所述的系统，其中所述下游数据帧的每个下游数据帧包含下游有效载荷字段，所述下游有效载荷字段包含对应所述多个下游数据信道的两个或者更多信道的每个的一个更多下游样本的下游样本数据。
21. 如权利要求20所述的系统，其中所述下游样本数据包括所述一个或多个下游样本中的每个的同相（I）分量和正交（Q）分量。
22. 如权利要求20所述的系统，其中所述一个或多个下游样本包括两个或者更多下游样本。
23. 如权利要求20所述的系统，其中所述串行接口包括多个串行通道，所述数字串行下游输出包含分别在所述多个串行通道上传输的多个流，其中所述流的流包含所述多个下游数据信道的预定数量的信道的下游数据，并且其中所述有效载荷字段包含对应于所述预定数量的信道中的每个信道的一个更多下游样本的下游样本数据。
24. 如权利要求19所述的系统，其中所述处理器将接收包含对应于上游数据信道的样本的上游输入，并且经由所述接口将包含恒定大小的上游帧的连续流的数字串行上游输出传输到所述前端，所述上游帧包括多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包含所述上游样本的上游样本数据。
25. 如权利要求19所述的系统，其中所述电缆通信装置包括电缆网关。
26. 一种方法，包括：
在前端与处理器之间的串行接口上传输恒定大小的下游帧的至少一个连续流，所述下游帧包含多个恒定大小的下游数据帧，所述下游数据帧的每个下游数据帧包含下游有效载荷字段，所述下游有效载荷字段包含对应于多个下游数据信道的每个信道的一个更多下游样本的下游样本数据。
27. 如权利要求26所述的方法，包括：
在所述串行接口上传输恒定大小的上游帧的连续流，所述上游帧包含多个上游数据帧，所述上游数据帧的每个上游数据帧包含上游有效载荷字段，所述上游有效载荷字段包含上游数据信道的上游样本数据。
28. 如权利要求26所述的方法，其中所述下游样本数据包括所述一个或多个下游样本中的每个的同相（I）分量和正交（Q）分量。
29. 如权利要求26所述的方法，其中所述一个或多个下游样本包括两个或者更多下游样本。
CN201280069660.4A 2012-02-13 2012-03-28 在电缆通信装置的元件之间传输数据的方法、设备和系统 Expired - Fee Related CN104094579B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261597882P 2012-02-13 2012-02-13
US61/597882 2012-02-13
US61/597,882 2012-02-13
PCT/US2012/031038 WO2013122613A1 (en) 2012-02-13 2012-03-28 Method, apparatus and system of transferring data between elements of a cable communication device

Publications (2)

Publication Number Publication Date
CN104094579A true CN104094579A (zh) 2014-10-08
CN104094579B CN104094579B (zh) 2018-04-03

Family

ID=48984578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280069660.4A Expired - Fee Related CN104094579B (zh) 2012-02-13 2012-03-28 在电缆通信装置的元件之间传输数据的方法、设备和系统

Country Status (6)

Country Link
US (1) US9225499B2 (zh)
EP (1) EP2815563B1 (zh)
JP (1) JP5964461B2 (zh)
CN (1) CN104094579B (zh)
AU (1) AU2012370023B2 (zh)
WO (1) WO2013122613A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014174792A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
US9143423B2 (en) 2013-07-09 2015-09-22 Analog Devices, Inc. JESD test sequencer generator
JP6331967B2 (ja) * 2014-10-27 2018-05-30 ソニー株式会社 通信装置および通信方法
US11296920B2 (en) * 2017-08-18 2022-04-05 Maxlinear, Inc. High-speed serial interface for orthogonal frequency division multiplexing (OFDM) cable modems
WO2020106322A1 (en) * 2018-11-21 2020-05-28 Intel Corporation AFE to SoC HIGH SPEED INTERFACE FOR FULL DUPLEX DOCSIS CABLE MODEMS

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758073A (en) * 1996-12-02 1998-05-26 Tritech Microelectronics International, Ltd. Serial interface between DSP and analog front-end device
US6055242A (en) * 1996-03-20 2000-04-25 Lucent Technologies Inc. Method and apparatus enabling synchronous transfer mode, variable length and packet mode access for multiple services over a broadband communication network
US20030053476A1 (en) * 2001-09-18 2003-03-20 Sorenson Donald C. Mapping of bit streams into MPEG frames
JP2004173133A (ja) * 2002-11-22 2004-06-17 Mitsubishi Electric Corp 無線基地局システム
JP2005086277A (ja) * 2003-09-04 2005-03-31 Maspro Denkoh Corp 通信ネットワークシステムおよびケーブルモデム装置
US20060007959A1 (en) * 2000-10-24 2006-01-12 Agere Systems Inc. Apparatus and method for multi-channel communications
US20070294738A1 (en) * 2006-06-16 2007-12-20 Broadcom Corporation Single chip cable set-top box supporting DOCSIS set-top Gateway (DSG) protocol and high definition advanced video codec (HD AVC) decode
JP2008263338A (ja) * 2007-04-11 2008-10-30 Fujitsu Ten Ltd 信号処理装置、アンテナ装置、及び、復調装置
US20100027719A1 (en) * 2008-07-31 2010-02-04 Ashwini Pahuja Systems and methods for fine alignment of analog and digital signal pathways

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233250B1 (en) * 1998-11-13 2001-05-15 Integrated Telecom Express, Inc. System and method for reducing latency in software modem for high-speed synchronous transmission
US6721356B1 (en) * 2000-01-03 2004-04-13 Advanced Micro Devices, Inc. Method and apparatus for buffering data samples in a software based ADSL modem
GB2388501A (en) * 2002-05-09 2003-11-12 Sony Uk Ltd Data packet and clock signal transmission via different paths
EP1953923A1 (en) * 2005-11-21 2008-08-06 Fujitsu Ten Limited Receiver apparatus
JP4301458B2 (ja) * 2007-05-25 2009-07-22 富士通テン株式会社 統合アンテナ装置、統合復調装置、及び、統合受信装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055242A (en) * 1996-03-20 2000-04-25 Lucent Technologies Inc. Method and apparatus enabling synchronous transfer mode, variable length and packet mode access for multiple services over a broadband communication network
US5758073A (en) * 1996-12-02 1998-05-26 Tritech Microelectronics International, Ltd. Serial interface between DSP and analog front-end device
US20060007959A1 (en) * 2000-10-24 2006-01-12 Agere Systems Inc. Apparatus and method for multi-channel communications
US20030053476A1 (en) * 2001-09-18 2003-03-20 Sorenson Donald C. Mapping of bit streams into MPEG frames
JP2004173133A (ja) * 2002-11-22 2004-06-17 Mitsubishi Electric Corp 無線基地局システム
JP2005086277A (ja) * 2003-09-04 2005-03-31 Maspro Denkoh Corp 通信ネットワークシステムおよびケーブルモデム装置
US20070294738A1 (en) * 2006-06-16 2007-12-20 Broadcom Corporation Single chip cable set-top box supporting DOCSIS set-top Gateway (DSG) protocol and high definition advanced video codec (HD AVC) decode
JP2008263338A (ja) * 2007-04-11 2008-10-30 Fujitsu Ten Ltd 信号処理装置、アンテナ装置、及び、復調装置
US20100027719A1 (en) * 2008-07-31 2010-02-04 Ashwini Pahuja Systems and methods for fine alignment of analog and digital signal pathways

Also Published As

Publication number Publication date
JP5964461B2 (ja) 2016-08-03
US9225499B2 (en) 2015-12-29
CN104094579B (zh) 2018-04-03
EP2815563B1 (en) 2017-08-02
JP2015513249A (ja) 2015-04-30
AU2012370023B2 (en) 2017-08-10
EP2815563A4 (en) 2015-09-02
AU2012370023A1 (en) 2014-08-07
EP2815563A1 (en) 2014-12-24
US20130272357A1 (en) 2013-10-17
WO2013122613A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
US9780969B2 (en) Transferring data between elements of a cable communication device
US8984380B2 (en) Method and system for operating a communication circuit configurable to support one or more data rates
US8208573B2 (en) Method and apparatus for performing trellis coded modulation of signals for transmission on a TDMA channel of a cable network
CN104094579A (zh) 在电缆通信装置的元件之间传输数据的方法、设备和系统
US8605224B2 (en) Digital interface for tuner-demodulator communications
US8774016B2 (en) Ethernet communication device with reduced EMI
CN102468919B (zh) 接收装置以及在接收装置处理前向纠错码块的方法
US10097673B2 (en) Method and system for serialization and deserialization (SERDES) for inter-system communications
US5852609A (en) Method and apparatus for interfacing a media independent interface with DVB-compliant modulators
CN110620809B (zh) 用于针对有损协议执行包间间隙修复的系统和方法
US11309995B2 (en) Parallel channel skew for enhanced error correction
CN109286483A (zh) 一种采集数据的方法和设备
CN103931146A (zh) 数据处理的方法和装置
CN102217263A (zh) 有线电视信号的前向纠错帧头设计
US10411832B2 (en) Ethernet physical layer device having integrated physical coding and forward error correction sub-layers
CN101312388B (zh) 交织器设备及方法
CN205142435U (zh) 一种多通道数字卫星电视广播高速解调电路
US20220231901A1 (en) High-speed serial interface for orthogonal frequency division multiplexing (ofdm) cable modems
CN106385595A (zh) 一种qam调制器
CN101883272A (zh) 基于dtmb单频网系统的多业务适配方法及其实现装置
Varsha et al. Design and implementation of DVB-S2 transport stream for onboard processing satellite
Hauge et al. ATSC VSB re-modulator system
CN101622791A (zh) 传输流产生设备、turbo包解复用设备及其方法
CN112487600A (zh) 一种微波通信数据传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180403