CN104078464B - 具有多个电介质栅极堆叠的存储器器件及相关方法 - Google Patents
具有多个电介质栅极堆叠的存储器器件及相关方法 Download PDFInfo
- Publication number
- CN104078464B CN104078464B CN201310666570.XA CN201310666570A CN104078464B CN 104078464 B CN104078464 B CN 104078464B CN 201310666570 A CN201310666570 A CN 201310666570A CN 104078464 B CN104078464 B CN 104078464B
- Authority
- CN
- China
- Prior art keywords
- layer
- diffusion impervious
- dielectric layer
- storage component
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000126 substance Substances 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052746 lanthanum Inorganic materials 0.000 claims description 8
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 2
- 239000002001 electrolyte material Substances 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 21
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 14
- 239000003792 electrolyte Substances 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储器器件，可以包括半导体衬底和在半导体衬底中的存储器晶体管。存储器晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二电介质层、在第二电介质层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。
Description
技术领域
本公开内容涉及电子器件制造领域，并且更具体地涉及存储器器件及相关方法。
背景技术
固态存储器器件由于较典型有源存储器器件而言的若干优点，已经变得很流行。首先，固态存储器器件不包括活动部件，因此它消耗更少功率并且提供稳健的可靠性。另外，固态存储器器件耐受机械应力，诸如冲击和振动。
用于固态存储器器件的一类存储器是闪存器件。闪存器件可以基于例如NAND或者NOR逻辑门。例如Nakamura的公开号为2009/0080236的美国专利申请公开一种存储器器件。该存储器器件包括多个存储器单元和耦合到每个存储器单元的位线。存储器器件经由位线向存储器单元中的每个存储器单元提供电源电压。即使固态存储器器件使用比典型方式更少的功率，仍然希望减少固态存储器器件的功率消耗。
发明内容
鉴于前述背景，因此本公开内容的目的是提供一种功率高效并可靠的存储器器件。
根据本发明的这个和其它目的、特征和优点由一种存储器器件提供，该存储器器件包括半导体衬底和在半导体衬底中的至少一个存储器晶体管。至少一个存储器晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠，该栅极堆叠包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二电介质层、在第二电介质层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层比第二扩散阻挡层更薄。有利地，至少一个存储器晶体管可以具有大电压阈值，由此提高性能。
例如第一电介质层可以包括HfSiON。第二电介质层可以包括镧(La)。第一扩散阻挡层和第二扩散阻挡层可以各自包括氮化钛(TiN)。第一导电层可以包括铝。第二导电层可以包括多晶硅。
在一些实施例中，该存储器器件还可以包括在半导体衬底中并且与至少一个存储器晶体管相邻的第一晶体管和第二晶体管。第一晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层和在第一扩散阻挡层之上的第一导电层。
第二晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层、在第二扩散阻挡层之上的第二电介质层、在第二电介质层之上的第三扩散阻挡层和在第三扩散阻挡层之上的第二导电层。
另一方面涉及一种制作存储器器件的方法。该方法可以包括：通过至少形成在半导体衬底中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道区域，来在半导体衬底中形成至少一个存储器晶体管。至少一个存储器晶体管的形成可以包括形成栅极堆叠，该栅极堆叠包括在沟道区域之上的第一电介质层、在第一电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二电介质层、在第二电介质层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。
另一方面涉及一种存储器器件，该存储器器件包括半导体衬底和在半导体衬底中的至少一个存储器晶体管。至少一个存储器晶体管可以包括在半导体衬底中的源极区域和漏极区域、以及在源极区域和漏极区域之间的沟道区域、以及栅极堆叠。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。
另一方面涉及一种制作存储器器件的方法。该方法可以包括：通过至少形成在半导体衬底中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道区域并且形成栅极堆叠，来在半导体衬底中形成至少一个存储器晶体管。栅极堆叠可以包括在沟道区域之上的第一电介质层、在第一电介质层之上的第二电介质层、在第二电介质层之上的第一扩散阻挡层、在第一扩散阻挡层之上的第一导电层、在第一导电层之上的第二扩散阻挡层和在第二扩散阻挡层之上的第二导电层。第一电介质层和第二电介质层可以包括不同电介质材料，并且第一扩散阻挡层可以比第二扩散阻挡层更薄。
附图说明
图1是根据本公开内容的存储器器件的截面图的示意图。
图2是根据本公开内容的存储器器件的另一实施例的截面图的示意图。
图3-9是用于制作图1的半导体器件的方法的步骤的截面图的示意图。
图10-17是用于制作图2的半导体器件的方法的步骤的截面图的示意图。
具体实施方式
现在下文将参照其中示出优选实施例的附图更完全描述当前实施例。然而可以用许多不同形式体现这些当前实施例而不应解释它为限于这里阐述的实施例。相反地，提供这些实施例使得本公开内容将透彻而完整，并且这些实施例将向本领域技术人员完全传达本发明的范围。相似标号全篇指代相似元件，并且撇符号用来在备选实施例中指示相似元件。
现在参照图1，此时描述根据本公开内容的存储器器件30。存储器器件30示例地包括半导体衬底71和在半导体衬底中的存储器晶体管31。存储器器件30示例地包括在半导体衬底71中并且与存储器晶体管31相邻的第一晶体管80和第二晶体管50。如将理解的那样，第一晶体管80和第二晶体管50提供用于存储器器件30的逻辑电路。存储器器件30可以包括静态随机存取存储器(SRAM)器件。存储器器件30示例地包括用于隔离第一晶体管80、第二晶体管50和存储器晶体管31的隔离区域72-75。
存储器晶体管31示例地包括在半导体衬底71中的源极区域和漏极区域42a-42b以及在源极区域和漏极区域之间的沟道区域91、栅极堆叠和支撑栅极堆叠的间隔件45。间隔件45包括SiN和SiO2。
栅极堆叠示例地包括在沟道区域91之上的第一电介质层32、在第一电介质层之上的第一扩散阻挡层33、在第一扩散阻挡层之上的第一导电层34、在第一导电层之上的第二电介质层35、在第二电介质层之上的第二扩散阻挡层36和在第二扩散阻挡层之上的第二导电层37。存储器晶体管31示例地包括耦合到源极区域和漏极区域42a-42b的端子38a-38c以及第二导电层37。
在所示实施例中，在存储器晶体管31的栅极堆叠中，第一电介质层32和第二电介质层35包括不同电介质材料。例如第一电介质层32可以包括HfSiON或者HfO2。第二电介质层35可以包括镧(La)或者氧化镧(La2O3)。
此外，第一扩散阻挡层33比第二扩散阻挡层36更薄。在一些实施例中，第一扩散阻挡层33和第二扩散阻挡层36可以各自包括氮化钛(TiN)。第一导电层34可以包括铝(Al)或者氧化铝(AlO)。第二导电层37可以包括例如多晶硅。在存储器晶体管31的一个实施例中，氧化镧和铝的组合提供更大阈值电压，这对于SRAM器件是有利的，这些SRAM器件为了更低泄漏和更佳数据保持而需要比逻辑器件的阈值电压更高的阈值电压。
第一晶体管80示例地包括在半导体衬底71中的源极区域和漏极区域86a-86b以及在源极区域和漏极区域之间的沟道区域93、栅极堆叠和支撑栅极堆叠的间隔件87。栅极堆叠示例地包括在沟道区域93之上的第一电介质层(例如HfSiON或者HfO2)81、在第一电介质层之上的第二电介质层(例如La、La2O3)82、在第二电介质层之上的第一扩散阻挡层(例如TiN)83和在第一扩散阻挡层之上的第一导电层(例如Al、AlO)。第一晶体管80示例地包括耦合到源极区域和漏极区域86a-86b的端子85a-85c以及第一导电层84。有利地，在一个实施例中，第一晶体管80的栅极堆叠包括提供低阈值电压的氧化镧或者镧。具体而言，用于逻辑器件(这里为NFET)的更低阈值电压可以提供更高驱动电流。
第二晶体管50示例地包括在半导体衬底71中的源极区域和漏极区域59a-59b以及在源极区域和漏极区域之间的沟道区域92、栅极堆叠和支撑栅极堆叠的间隔件60。栅极堆叠包括在沟道区域92之上的第一电介质层(例如HfSiON、HfO2)51、在第一电介质层之上的第一扩散阻挡层(例如TiN)52、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)53、在第一导电层53之上的第二扩散阻挡层(例如TiN)54、在第二扩散阻挡层54之上的第二电介质层(例如La、La2O3)55、在第二电介质层之上的第三扩散阻挡层(例如TiN)56和在第三扩散阻挡层之上的第二导电层57。在一个示例中，第二晶体管50的栅极堆叠包括铝，由此有利地提供更低阈值电压。类似地，这导致用于PEFT的更低阈值电压，这可以实现驱动电流更高同时阈值电压更低。第二晶体管50示例地包括耦合到源极区域和漏极区域59a-59b的端子58a-58c以及第二导电层57。
另一方面涉及制作存储器器件30的方法。该方法包括通过至少形成在半导体衬底71中的源极区域和漏极区域42a-42b以及在源极区域和漏极区域之间的沟道区域91来在半导体衬底中形成至少一个存储器晶体管31。至少一个存储器晶体管31的形成包括形成栅极堆叠，该栅极堆叠包括在沟道区域91之上的第一电介质层32、在第一电介质层之上的第一扩散阻挡层33、在第一扩散阻挡层之上的第一导电层34、在第一导电层之上的第二电介质层35、在第二电介质层之上的第二扩散阻挡层36和在第二扩散阻挡层之上的第二导电层37。第一电介质层32和第二电介质层35包括不同电介质材料，并且第一扩散阻挡层33比第二扩散阻挡层36更薄。
现在还参照图2，现在描述存储器器件30’的另一实施例。在存储器器件30’的这一实施例中，向关于图1以上已经讨论的那些元件给予撇符号，并且多数无需这里进一步讨论。这一实施例与前一实施例的不同在于这一存储器器件30’示例地包括具有栅极堆叠的存储器晶体管31’，该栅极堆叠包括在沟道区域91’之上的第一电介质层(例如HfSiON或者HfO2)32’、在第一电介质层之上的第二电介质层(例如La、La2O3)35’、在第二电介质层之上的第一扩散阻挡层(例如TiN)33’、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)34’、在第一导电层之上的第二扩散阻挡层(例如TiN)36’和在第二扩散阻挡层之上的第二导电层(例如多晶硅)37’。第二晶体管50’也具有栅极堆叠，该栅极堆叠包括在沟道区域92’之上的第一电介质层(例如HfSiON或者HfO2)51’、在第一电介质层之上的第一扩散阻挡层(例如TiN)52’、在第一扩散阻挡层之上的第一导电层(例如Al、AlO)53’、在第一导电层之上的第二扩散阻挡层(例如TiN)54’和在第二扩散阻挡层之上的第二导电层(例如多晶硅)57’。
另一方面涉及一种用于制作存储器器件30’的方法。该方法可以包括通过至少形成在半导体衬底71’中的源极区域和漏极区域42a’-42b’以及在源极区域和漏极区域之间的沟道区域91’并且形成栅极堆叠，来在半导体衬底中形成至少一个存储器晶体管31’。栅极堆叠包括在沟道区域91’之上的第一电介质层32’、在第一电介质层之上的第二电介质层35’、在第二电介质层之上的第一扩散阻挡层33’、在第一扩散阻挡层之上的第一导电层34’，在第一导电层之上的第二扩散阻挡层36’和在第二扩散阻挡层之上的第二导电层37’。第一电介质层32’和第二电介质层35’包括不同电介质材料，并且第一扩散阻挡层33’比第二扩散阻挡层36’更薄。
现在参照图3-9，此处描述用于制作存储器器件30的方法。该方法包括在衬底71上沉积第一电介质(例如HfSiON或者HfO2)层101(厚度约)。如图所示，衬底71示例地包括多个隔离区域72-75。该方法也包括形成在第一电介质层101上的第一薄扩散阻挡(例如TiN)层102(厚度约)、在第一薄扩散阻挡层上的第一导电(例如Al、AlO)层103和在第一导电层上的第二厚扩散阻挡层103(比第一层更厚，约)。该方法包括在第二晶体管和存储器晶体管上形成光刻胶层105。从第一晶体管蚀刻第一扩散阻挡层和第二扩散阻挡层以及第一导电层102-104。
该方法包括在第一晶体管和第二晶体管上形成第二光刻胶层106。该方法包括从存储器晶体管去除(例如干法蚀刻、湿法蚀刻)第二扩散阻挡层104，并且在第一晶体管、第二晶体管和存储器晶体管之上形成第二电介质层(例如La、La2O3)107(厚度约)和第三扩散阻挡层(例如TiN)108(厚度约)。该方法包括在第三扩散阻挡层108(未示出)上形成第二导电层(例如多晶硅)并且去除(例如干法蚀刻、湿法蚀刻)第一晶体管、第二晶体管和存储器晶体管，以限定用于它们的栅极堆叠。该方法也包括在每个晶体管31、50、80的栅极堆叠周围形成间隔件45、60、87(图1)以提供如图1中所示最终产品。
有利地，在一个实施例中，第一晶体管具有在HfSiON层81和第一TiN层83之间有氧化镧层82的栅极堆叠，并且第二晶体管包括将厚TiN层54夹在中间的铝层53和氧化镧层55，各自提供用于第一晶体管和第二晶体管的更低阈值电压。在另一方面，存储器晶体管包括铝层34和氧化镧层35，由此提供高阈值电压。
现在参照图10-17，现在描述用于制作存储器器件30’的方法。该方法包括沉积第一电介质(例如HfSiON或者HfO2)层101’(厚度约)和在其上的第二电介质层(例如氧化镧)102’(厚度约)。
该方法包括在第一晶体管和存储器晶体管上形成光刻胶层103a’-103b’。从第二晶体管去除(例如干法蚀刻、湿法蚀刻)第二电介质层(例如La、La2O3)102’从而在第一晶体管和存储器晶体管上限定第二电介质层102a’-102b’。该方法包括形成在第一晶体管、第二晶体管和存储器晶体管上的第一薄扩散阻挡(例如TiN)层110’(厚度约)、在第一薄扩散阻挡层上的第一导电(例如铝)层104’(厚度约)和在第一导电层上的第二厚扩散阻挡层105’(比第一层更厚，约)。
该方法包括在第二晶体管和存储器晶体管上形成第二光刻胶层108’。该方法包括去除(干法蚀刻、湿法蚀刻)在第一晶体管之上的第一薄扩散阻挡层110’、第一导电(例如铝)层104’和第二厚扩散阻挡层105’。该方法包括在第一晶体管、第二晶体管和存储器晶体管上形成第三扩散阻挡层109’(厚度约)，该第三扩散阻挡层与在第二晶体管和存储器晶体管上的扩散阻挡层105’的顶部分合并。
该方法包括在第三扩散阻挡层109’(未示出)上形成第二导电层(例如多晶硅)，并且去除(例如干法蚀刻、湿法蚀刻)第一晶体管、第二晶体管和存储器晶体管以限定用于它们的栅极堆叠。该方法也包括在每个晶体管31’、50’、80’的栅极堆叠周围形成间隔件45’、60’、87’(图2)，以如图2中所示提供最终产品。
有利地，在一个实施例中，第一晶体管具有在HfSiON层81’与第一TiN层83’之间有氧化镧层82’的栅极堆叠，并且第二晶体管包括夹在厚TiN层54’与薄TiN层52’之间的铝53’，各自提供用于第一晶体管和第二晶体管的更低阈值电压。在另一方面，存储器晶体管包括铝层34’和氧化镧层35’，由此提供高阈值电压。
在以下共同未决申请中公开了涉及存储器器件的其它特征："MEMORY DEVICEHAVING MULTIPLE DIELECTRIC GATE STACKS WITH FIRST AND SECOND DIELECTRICLAYERS AND RELATED METHODS"，代理案号52085(11-ALCO-0347US02)，通过完全引用将它结合于此。
从在前文描述和关联附图中呈现的教导中受益的本领域技术人员将想到当前实施例的许多修改和其它实施例。因此应理解，当前实施例将不限于公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求的范围内。
Claims (21)
1.一种存储器器件，包括：
半导体衬底；以及
至少一个存储器晶体管，在所述半导体衬底中并且包括：
在所述半导体衬底中的源极区域和漏极区域以及在所述源极区域和所述漏极区域之间的沟道区域，以及
栅极堆叠，包括在所述沟道区域之上的第一电介质层、在所述第一电介质层之上的第一扩散阻挡层、在所述第一扩散阻挡层之上的第一导电层、在所述第一导电层之上的第二电介质层、在所述第二电介质层之上的第二扩散阻挡层和在所述第二扩散阻挡层之上的第二导电层；
所述第一电介质层和所述第二电介质层包括不同电介质材料，并且所述第一扩散阻挡层比所述第二扩散阻挡层更薄。
2.根据权利要求1所述的存储器器件，其中所述第一电介质层包括HfSiON。
3.根据权利要求1所述的存储器器件，其中所述第二电介质层包括镧(La)。
4.根据权利要求1所述的存储器器件，其中所述第一扩散阻挡层和所述第二扩散阻挡层各自包括氮化钛(TiN)。
5.根据权利要求1所述的存储器器件，其中所述第一导电层包括铝。
6.根据权利要求1所述的存储器器件，其中所述第二导电层包括多晶硅。
7.根据权利要求1所述的存储器器件，还包括在所述半导体衬底中并且与所述至少一个存储器晶体管相邻的第一晶体管和第二晶体管。
8.根据权利要求7所述的存储器器件，其中所述第一晶体管包括：
在所述半导体衬底中的源极区域和漏极区域以及在该源极区域和漏极区域之间的沟道区域；以及
栅极堆叠，包括在所述沟道区域之上的第一电介质层、在所述第一电介质层之上的第二电介质层、在所述第二电介质层之上的第一扩散阻挡层和在所述第一扩散阻挡层之上的第一导电层。
9.根据权利要求8所述的存储器器件，其中所述第二晶体管包括：
在所述半导体衬底中的源极区域和漏极区域以及在该源极区域和漏极区域之间的沟道区域；以及
栅极堆叠，包括在所述沟道区域之上的第一电介质层、在所述第一电介质层之上的第一扩散阻挡层、在所述第一扩散阻挡层之上的第一导电层、在所述第一导电层之上的第二扩散阻挡层、在所述第二扩散阻挡层之上的第二电介质层、在所述第二电介质层之上的第三扩散阻挡层和在所述第三扩散阻挡层之上的第二导电层。
10.一种存储器器件，包括：
半导体衬底；以及
至少一个存储器晶体管，在所述半导体衬底中并且包括：
在所述半导体衬底中的源极区域和漏极区域以及在所述源极区域和所述漏极区域之间的沟道区域，以及
栅极堆叠，包括在所述沟道区域之上的第一电介质层、在所述第一电介质层之上的第一扩散阻挡层、在所述第一扩散阻挡层之上的第一导电层、在所述第一导电层之上的第二电介质层、在所述第二电介质层之上的第二扩散阻挡层和在所述第二扩散阻挡层之上的第二导电层；
所述第一电介质层和所述第二电介质层包括不同电介质材料，并且所述第一扩散阻挡层比所述第二扩散阻挡层更薄，所述第二电介质层包括镧，所述第一导电层包括铝。
11.根据权利要求10所述的存储器器件，其中所述第一电介质层包括HfSiON。
12.根据权利要求10所述的存储器器件，其中所述第一扩散阻挡层和所述第二扩散阻挡层各自包括氮化钛(TiN)。
13.根据权利要求10所述的存储器器件，其中所述第二导电层包括多晶硅。
14.根据权利要求10所述的存储器器件，还包括在所述半导体衬底中并且与所述至少一个存储器晶体管相邻的第一晶体管和第二晶体管。
15.一种制作存储器器件的方法，包括：
通过至少以下操作，来在半导体衬底中形成至少一个存储器晶体管：
形成在所述半导体衬底中的源极区域和漏极区域以及在所述源极区域和所述漏极区域之间的沟道区域，并且
形成栅极堆叠，所述栅极堆叠包括在所述沟道区域之上的第一电介质层、在所述第一电介质层之上的第一扩散阻挡层、在所述第一扩散阻挡层之上的第一导电层、在所述第一导电层之上的第二电介质层、在所述第二电介质层之上的第二扩散阻挡层和在所述第二扩散阻挡层之上的第二导电层，所述第一电介质层和所述第二电介质层包括不同电介质材料，并且所述第一扩散阻挡层比所述第二扩散阻挡层更薄。
16.根据权利要求15所述的方法，其中所述第一电介质层包括HfSiON。
17.根据权利要求15所述的方法，其中所述第二电介质层包括镧(La)。
18.根据权利要求15所述的方法，其中所述第一扩散阻挡层和所述第二扩散阻挡层各自包括氮化钛(TiN)。
19.根据权利要求15所述的方法，其中所述第一导电层包括铝。
20.根据权利要求15所述的方法，其中所述第二导电层包括多晶硅。
21.根据权利要求15所述的方法，还包括形成在所述半导体衬底中并且与所述至少一个存储器晶体管相邻的第一晶体管和第二晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/852,645 US9006816B2 (en) | 2013-03-28 | 2013-03-28 | Memory device having multiple dielectric gate stacks and related methods |
| US13/852,645 | 2013-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078464A CN104078464A (zh) | 2014-10-01 |
| CN104078464B true CN104078464B (zh) | 2017-03-01 |
Family
ID=51346617
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320811059.XU Withdrawn - After Issue CN203746854U (zh) | 2013-03-28 | 2013-12-09 | 存储器器件 |
| CN201310666570.XA Active CN104078464B (zh) | 2013-03-28 | 2013-12-09 | 具有多个电介质栅极堆叠的存储器器件及相关方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320811059.XU Withdrawn - After Issue CN203746854U (zh) | 2013-03-28 | 2013-12-09 | 存储器器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9006816B2 (zh) |
| CN (2) | CN203746854U (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006816B2 (en) * | 2013-03-28 | 2015-04-14 | Stmicroelectronics, Inc. | Memory device having multiple dielectric gate stacks and related methods |
| US9660106B2 (en) * | 2014-08-18 | 2017-05-23 | United Microelectronics Corp. | Flash memory and method of manufacturing the same |
| US9570450B1 (en) * | 2015-11-19 | 2017-02-14 | International Business Machines Corporation | Hybrid logic and SRAM contacts |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1938786A (zh) * | 2004-01-21 | 2007-03-28 | 桑迪士克股份有限公司 | 使用高k材料与栅极间编程的非易失性存储单元 |
| CN203746854U (zh) * | 2013-03-28 | 2014-07-30 | 意法半导体公司 | 存储器器件 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3613594B2 (ja) | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
| US7052941B2 (en) | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| US5757051A (en) | 1996-11-12 | 1998-05-26 | Micron Technology, Inc. | Static memory cell and method of manufacturing a static memory cell |
| US6373114B1 (en) | 1998-10-23 | 2002-04-16 | Micron Technology, Inc. | Barrier in gate stack for improved gate dielectric integrity |
| US6795337B2 (en) | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US6737320B2 (en) * | 2002-08-29 | 2004-05-18 | Micron Technology, Inc. | Double-doped polysilicon floating gate |
| US7138685B2 (en) | 2002-12-11 | 2006-11-21 | International Business Machines Corporation | Vertical MOSFET SRAM cell |
| US7786539B2 (en) | 2007-01-15 | 2010-08-31 | Elpida Memory, Inc. | Dieletric film layered product |
| US7817459B2 (en) | 2007-01-24 | 2010-10-19 | Keystone Semiconductor Inc. | Depletion-mode MOSFET circuit and applications |
| JP4775352B2 (ja) | 2007-09-26 | 2011-09-21 | ソニー株式会社 | 半導体記憶装置の製造方法 |
| US7718496B2 (en) * | 2007-10-30 | 2010-05-18 | International Business Machines Corporation | Techniques for enabling multiple Vt devices using high-K metal gate stacks |
| JP2009272564A (ja) | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| KR101079205B1 (ko) * | 2008-08-22 | 2011-11-03 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조 방법 |
| JP5286052B2 (ja) * | 2008-11-28 | 2013-09-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8470670B2 (en) * | 2009-09-23 | 2013-06-25 | Infineon Technologies Ag | Method for making semiconductor device |
| JP2011204745A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8531886B2 (en) | 2010-06-10 | 2013-09-10 | Macronix International Co., Ltd. | Hot carrier programming in NAND flash |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
-
2013
- 2013-03-28 US US13/852,645 patent/US9006816B2/en active Active
- 2013-12-09 CN CN201320811059.XU patent/CN203746854U/zh not_active Withdrawn - After Issue
- 2013-12-09 CN CN201310666570.XA patent/CN104078464B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1938786A (zh) * | 2004-01-21 | 2007-03-28 | 桑迪士克股份有限公司 | 使用高k材料与栅极间编程的非易失性存储单元 |
| CN203746854U (zh) * | 2013-03-28 | 2014-07-30 | 意法半导体公司 | 存储器器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9006816B2 (en) | 2015-04-14 |
| US20140291749A1 (en) | 2014-10-02 |
| CN203746854U (zh) | 2014-07-30 |
| CN104078464A (zh) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109887913B (zh) | 一种nand串结构及其制备方法 | |
| KR102587644B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US8227864B2 (en) | CMOS semiconductor device | |
| CN105659376B (zh) | 存储器单元结构、制造存储器的方法以及存储器设备 | |
| US7384841B2 (en) | DRAM device and method of manufacturing the same | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| CN108063139A (zh) | 半导体器件 | |
| TW200415780A (en) | Semiconductor device and its manufacturing method | |
| US8952431B2 (en) | Stacked carbon-based FETs | |
| TW200620541A (en) | Method of manufacturing a sonos memory device with optimized shallow trench isolation, a sonos memory device with optimized shallow trench isolation and a semiconductor device comprising such a sonos memory device | |
| CN104620383B (zh) | 反熔丝器件 | |
| CN104091803A (zh) | 分离栅极式存储器、半导体器件及其制作方法 | |
| US10283519B2 (en) | Three dimensional NAND string memory device | |
| CN104078464B (zh) | 具有多个电介质栅极堆叠的存储器器件及相关方法 | |
| TW201214679A (en) | High density thyristor random access memory device and method | |
| JPWO2008075656A1 (ja) | 半導体装置 | |
| JP2011155259A (ja) | 埋め込み絶縁層を貫いて半導体層間に接触を有するデバイス、およびこのデバイスの製造プロセス | |
| CN103247683A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| US20100032762A1 (en) | Stack-Type Semiconductor Device | |
| CN105609503A (zh) | 存储单元、存储器件及电子设备 | |
| US12022740B2 (en) | Semiconductor structure formation method | |
| TWI559451B (zh) | 三維記憶體及其製造方法 | |
| US8860123B1 (en) | Memory device having multiple dielectric gate stacks with first and second dielectric layers and related methods | |
| CN111403410B (zh) | 存储器及其制备方法 | |
| KR20080008909A (ko) | 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |