CN104076896A - 一种高等级ddr供电电路 - Google Patents
一种高等级ddr供电电路 Download PDFInfo
- Publication number
- CN104076896A CN104076896A CN201410286180.4A CN201410286180A CN104076896A CN 104076896 A CN104076896 A CN 104076896A CN 201410286180 A CN201410286180 A CN 201410286180A CN 104076896 A CN104076896 A CN 104076896A
- Authority
- CN
- China
- Prior art keywords
- level
- magnetic bead
- ddr
- power supply
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种高等级DDR供电电路,通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻,抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平,从而将高等级LDO电源转换芯片输出电平抬高为所需电平,高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计,通过该发明方法,可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计,解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
Description
技术领域
本发明涉及一种高等级DDR供电电路,该方法可应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计。
背景技术
DDR SDRAM供电电平包括+2.5V VDD内核工作电平,+2.5V VDDQ数据总线I/O接口电平,+1.25V VREF参考电平,+1.25V VTT终结电平。目前DDR SDRAM的+1.25V VREF,+1.25V VTT常用供电设计方法为:通过专用DDR供电电源芯片(如TI公司的MAX1510、TPS51100,一般为DC-DC开关电源),将电源芯片输入管脚VIN(MAX1510)或VDDQSNS(TPS51100)接+2.5V VDDQ数据总线I/O接口电平,电源芯片两路输出VTT和VREF,现有设计方法如图2、图3所示。这种设计方法优点在于,设计简单,电源转换效率高,VREF、VTT与VDDQ三者之间关系(VREF=(0.5±0.01)×VDDQ,VTT=VREF±40mV)由DDR专用供电电源芯片直接控制。对于商业级或工业级DDR,因为有对应的商业级、工业级专用DDR供电电源芯片,此种设计方法具有可行性,但由于没有对应的更高等级(军级、宇航级)的专用DDR供电电源芯片,所以现有商业级、工业级DDR供电设计方法不适用于基于军级、宇航级DDR的硬件电路设计场合。
发明内容
本发明解决的技术问题是:提供一种高等级DDR供电电路,该方法通过添加对地参考电阻,抬高LDO电源转换芯片地管脚的对地参考电平,从而得到DDR的+1.25V VREF参考电平、+1.25V VTT终结电平,解决了因为缺少高等级DDR专用供电电源芯片,从而无法完成高等级DDR的VREF、VTT电平供配电设计问题。
本发明的设计方案是:提出了一种高等级DDR供电电路,包括:LDO电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4;
LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ,LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出;
LDO电源转换芯片地管脚输出地电流IGND,IGND通过并联电阻R1和R2流入电路板地平面,并联电阻R1和电阻R2将LDO电源转换芯片的地管脚参考电平抬高;
磁珠B1和磁珠B2为一组且并联,磁珠B3和磁珠B4为一组且并联,磁珠B1和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立,磁珠B1和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平,磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平,磁珠B1和磁珠B2封装相同,磁珠B3和磁珠B4封装相同。
所述电阻R1和电阻R2并联且封装相同,并联电阻R1和电阻R2将高等级LDO地管脚参考电平由0V抬升至0.05±0.025V,LDO输出电平为+1.25±0.025V。
所述磁珠B1、磁珠B2、磁珠B3和磁珠B4为铁氧体磁珠。
本发明与现有技术相比的有益效果是:
(1)本发明采用LDO电源转换芯片设计,通过在LDO电源转换芯片地管脚与地平面间添加参考电阻,抬高LDO电源转换芯片地管脚相对电路板地平面的对地参考电平,使LDO电源转换芯片输出所需DDR VTT和DDR VREF电平,解决了因为无法获得高等级专用DDR供电电源芯片从而无法完成基于高等级DDR的电路系统设计问题。
(2)本发明采用LDO电源转换芯片设计,与现有技术方案中采用工业级、商业级DDR专用DC-DC电源转换芯片的设计相比,LDO电源转换芯片输出的DDR VTT电平和DDR VREF电平不会被引入开关噪声,同时LDO电源转换芯片输出电平精度高,输出电平精度取决于所选LDO电源转换芯片的精度指标。
(3)本发明采用一对相同封装的并联电阻连接于LDO电源转换芯片地管脚和电路板地平面之间,从而抬高LDO电源转换芯片地管脚的对地参考电平,使LDO电源转换芯片输出电平达到所需电平,通过调整并联电阻的阻值,可以灵活改变LDO电源转换芯片地管脚的对地参考电平,从而在电路调试过程中灵活调整该高等级DDR供电电路的输出电平。
(4)本发明采用两组相互独立的磁珠将LDO电源转换芯片输出电平隔离为DDR VTT电平和DDR VREF电平,在LDO电源转换芯片输出管脚处添加磁珠可以吸收高频噪声,使DDR VTT电平和DDR VREF电平更加干净。
附图说明
图1为本发明电路示意图;
图2为现有MAX1510芯片接口示意图;
图3为现有TPS51100芯片接口示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细地阐述。
如图1所示为本发明电路示意图,由图1可知,本发明提出的一种高等级DDR供电电路包括:LDO电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4;
LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ,LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出;
LDO电源转换芯片地管脚输出地电流IGND,IGND通过并联电阻R1和R2流入电路板地平面,并联电阻R1和电阻R2将LDO电源转换芯片的地管脚参考电平抬高;
电阻R1和电阻R2并联且封装相同,并联电阻R1和电阻R2将LDO地管脚参考电平由0V抬升至0.05±0.025V,LDO输出电平为+1.25±0.025V。
磁珠B1和磁珠B2为一组且并联,磁珠B3和磁珠B4为一组且并联,磁珠B1和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立,磁珠B1和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平,磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平,磁珠B1和磁珠B2封装相同,磁珠B3和磁珠B4封装相同。
实施例
(1)LDO电源转换芯片选择MSK5450,输出电平精度1%,最大输出负载电流ILmax,在负载电流IL取ILmax的极端情况下LDO电源转换芯片地电流Ground Current为最大值IGNDMAX,则LDO电源转换芯片的地管脚参考地平面被抬高电平 计算可得并联电阻R1和R2阻值 通过R1和R2的电流 电阻R1和R2上功耗 此处LDO电源转换芯片地电流IGNDMAX值为MSK5450电源转换芯片在输出负载电流IL为最大情况ILmax下的取值,实际使用时,参考由IGNDMAX和ILmaxX计算所得的R1和R2阻值R和功耗PR,选择并联电阻R1和R2阻值及封装,电阻精度要求1%。
(2)取+1.25V_VTT负载电流IVTT,+1.25V_VREF负载电流IVREF,流过磁珠B1和磁珠B2的电流流过磁珠B3和磁珠B4的电流选择磁珠时注意:(i)磁珠B1和磁珠B2额定电流需大于磁珠B3和磁珠B4额定电流需大于(ii)选择直流阻抗小的磁珠,避免因为大负载电流导致磁珠产生的压降过大,从而输出电压低于期望值;(iii)磁珠材料选择铁氧体磁珠。
Claims (3)
1.一种高等级DDR供电电路,其特征在于包括:LDO电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4;
LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ,LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出;
LDO电源转换芯片地管脚输出地电流IGND,IGND通过并联电阻R1和R2流入电路板地平面,并联电阻R1和电阻R2将LDO电源转换芯片的地管脚参考电平抬高;
磁珠B1和磁珠B2为一组且并联,磁珠B3和磁珠B4为一组且并联,磁珠B1和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立,磁珠B1和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平,磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平,磁珠B1和磁珠B2封装相同,磁珠B3和磁珠B4封装相同。
2.根据权利要求1所述的一种高等级DDR供电电路,其特征在于:所述电阻R1和电阻R2并联且封装相同,并联电阻R1和电阻R2将LDO地管脚参考电平由0V抬升至0.05±0.025V,LDO输出电平为+1.25±0.025V。
3.根据权利要求1所述的一种高等级DDR供电电路,其特征在于:所述磁珠B1、磁珠B2、磁珠B3和磁珠B4为铁氧体磁珠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410286180.4A CN104076896B (zh) | 2014-06-24 | 2014-06-24 | 一种高等级ddr供电电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410286180.4A CN104076896B (zh) | 2014-06-24 | 2014-06-24 | 一种高等级ddr供电电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104076896A true CN104076896A (zh) | 2014-10-01 |
CN104076896B CN104076896B (zh) | 2016-09-21 |
Family
ID=51598212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410286180.4A Active CN104076896B (zh) | 2014-06-24 | 2014-06-24 | 一种高等级ddr供电电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104076896B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113905146A (zh) * | 2021-10-21 | 2022-01-07 | 深圳市锐思华创技术有限公司 | 一种光学显示硬件控制平台的图像传输模块 |
CN114337209A (zh) * | 2021-12-22 | 2022-04-12 | 上海御渡半导体科技有限公司 | 一种减小纹波噪声的开关电源模块及其抑制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050108465A1 (en) * | 2003-11-14 | 2005-05-19 | Vogt Pete D. | Cehck codes mapped across multiple frames |
US20050122087A1 (en) * | 2003-09-19 | 2005-06-09 | Masaru Sakai | Power supply device and electronic equipment comprising same |
CN1828478A (zh) * | 2005-03-05 | 2006-09-06 | 鸿富锦精密工业(深圳)有限公司 | 主板双倍资料速率内存的电源电路 |
CN1906696A (zh) * | 2003-11-14 | 2007-01-31 | 英特尔公司 | 用于存储器接口的内部电压基准 |
-
2014
- 2014-06-24 CN CN201410286180.4A patent/CN104076896B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050122087A1 (en) * | 2003-09-19 | 2005-06-09 | Masaru Sakai | Power supply device and electronic equipment comprising same |
US20050108465A1 (en) * | 2003-11-14 | 2005-05-19 | Vogt Pete D. | Cehck codes mapped across multiple frames |
CN1906696A (zh) * | 2003-11-14 | 2007-01-31 | 英特尔公司 | 用于存储器接口的内部电压基准 |
CN1828478A (zh) * | 2005-03-05 | 2006-09-06 | 鸿富锦精密工业(深圳)有限公司 | 主板双倍资料速率内存的电源电路 |
Non-Patent Citations (1)
Title |
---|
尤力: "机载视频处理及图形生成系统硬件平台设计与实现", 《中国优秀硕士论文全文数据库》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113905146A (zh) * | 2021-10-21 | 2022-01-07 | 深圳市锐思华创技术有限公司 | 一种光学显示硬件控制平台的图像传输模块 |
CN114337209A (zh) * | 2021-12-22 | 2022-04-12 | 上海御渡半导体科技有限公司 | 一种减小纹波噪声的开关电源模块及其抑制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104076896B (zh) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204331520U (zh) | 稳压电路 | |
CN102279609B (zh) | 电压调节器及其参考电压产生电路 | |
CN203658888U (zh) | Usb供电补偿电路和便携式电子设备 | |
CN103268134A (zh) | 可提高瞬态响应的低压差电压调节器 | |
CN106406409B (zh) | 一种基于双向计数控制的稳压电路 | |
CN106168827A (zh) | 电压调节器 | |
CN104076896A (zh) | 一种高等级ddr供电电路 | |
CN204145296U (zh) | 一种直流数控电源 | |
CN204086502U (zh) | 一种多路电源的监控电路 | |
CN104320125B (zh) | 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法 | |
CN202533827U (zh) | 一种无触点补偿式稳压器的主电路 | |
CN107453599A (zh) | 多电压输出的正压电荷泵 | |
CN108469860B (zh) | 低压差线性稳压器模块 | |
CN202533829U (zh) | 无电容型低压差线性稳压系统及其偏置电流调整电路 | |
CN203387422U (zh) | 一种高效数控稳压电源 | |
CN203216959U (zh) | 一种浮地数显表头供电结构 | |
CN105444787B (zh) | 一种高可靠性直流变送器 | |
CN205229875U (zh) | 应用于芯片内的分压电路 | |
CN208890646U (zh) | 串联电路、电路板及计算设备 | |
CN105150962B (zh) | 编程电压产生电路以及汽车诊断系统 | |
CN204117011U (zh) | 一种基于可控精密稳压源的电压信号调理电路 | |
CN203444380U (zh) | 一种输出电压控制电路 | |
CN208298052U (zh) | 一种新型摆率增强电路、低压差线性稳压器 | |
CN107317578A (zh) | 电压准位移位电路 | |
CN206878700U (zh) | 差动电荷泵单元电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |