CN1828478A - 主板双倍资料速率内存的电源电路 - Google Patents

主板双倍资料速率内存的电源电路 Download PDF

Info

Publication number
CN1828478A
CN1828478A CNA2005100334836A CN200510033483A CN1828478A CN 1828478 A CN1828478 A CN 1828478A CN A2005100334836 A CNA2005100334836 A CN A2005100334836A CN 200510033483 A CN200510033483 A CN 200510033483A CN 1828478 A CN1828478 A CN 1828478A
Authority
CN
China
Prior art keywords
main board
data rate
double data
power circuit
board double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100334836A
Other languages
English (en)
Inventor
林有旭
许寿国
王丁凯
張君豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNA2005100334836A priority Critical patent/CN1828478A/zh
Priority to US11/367,885 priority patent/US20060200689A1/en
Publication of CN1828478A publication Critical patent/CN1828478A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs

Abstract

本发明提供一种主板双倍资料速率内存的电源电路，该电路包括一北桥芯片，一电压调节器及一内存插槽。北桥芯片通过数据线与内存插槽传输资料和数据。该电压调节器分别为北桥芯片和内存插槽提供电压。且电压调节器向北桥芯片的电压输出端经过若干滤波电容接地。其中该等滤波电容的电容值能够稳定电压调节器输出的电位大小。本发明由于省去了终端电路，只将原有的电容更换为电容值更为优化的滤波电容，从而稳定电压调节器输出的电位大小，可以有效节约主板的制造成本。

Description

主板双倍资料速率内存的电源电路
【技术领域】
本发明是关于一种电源电路，特别是指一种主板双倍资料速率内存的电源电路。
【背景技术】
电子技术的发展使得IC(集成电路)的工作速度越来越快，频率越来越高，当信号的互连延迟大于边沿信号翻转阈值时间的20％时，PCB(印刷电路板)上信号线就会呈现出传输线效应，即连线不再是显示集总参数的单纯的导线，而是呈现出分布的参数效应，这就是高速设计。
随着半导体工艺的发展，高速设计成为产品设计中的一个重要环节，与传统的设计比较，高速设计要更多地考虑到信号完整性问题，而高速设计所面临的反射、过冲(over shoot)、下冲(under shoot)、振铃(ringing)、延迟和单调性等信号完整性问题，将成为传统设计的一个瓶颈。在高速印刷电路板上，一条导线已经不再是单纯的导线，而须当作传输线看待，按照传输线理论来处理。当信号在高速PCB上沿传输线传输时遇到阻抗不匹配，将有部分能量从阻抗不连续点沿传输线传回，造成反射现象。
北桥芯片是主板芯片组中起主导作用的最重要的组成部分，负责与CPU的联系并控制内存、AGP、PCI数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量、PCI/AGP插槽、ECC纠错等支持。图1为现有技术中北桥芯片与DDR(Double DataRate，双倍资料速率)内存布局的架构示意图，该布局架构包括一北桥芯片10，一电压调节器20及一DDR插槽30。为说明方便，图中只以一个DDR插槽为例予以说明。该电压调节器20向北桥芯片10及DDR插槽30提供工作电压，并且该电压调节器20向北桥芯片10供电的输出端经过若干滤波电容C接地。DDR内存(图未示)以可插拔的方式装设于该DDR插槽30上。北桥芯片10通过数据线40向插入DDR插槽30上的DDR内存传输信号及资料。为防止信号在DDR端反射，业界通常在DDR插槽30后连接一个终端电阻Rtt，终端电阻Rtt又连接到电压Vtt上。该终端电阻Rtt作为阻抗匹配可以消除反射波，提高信号传输的品质。但是采用终端电阻消除反射波的设计需要提供Vtt电压，从系统电压转换为终端电阻所需的电压Vtt必须通过额外的电压转换电路，这使主板制造的成本增加。
因此，如何提供一种成本低廉，且可保证信号的传输品质的主板双倍资料速率内存的电源电路，即为本案所欲解决的课题。
【发明内容】
本发明的目的在于提供一种主板双倍资料速率内存的电源电路。
本发明的目的是通过以下技术方案实现的：本发明主板双倍资料速率内存的电源电路，包括一北桥芯片，一电压调节器及一DDR插槽。北桥芯片通过数据线与DDR插槽传输资料和数据。该电压调节器分别为北桥芯片和DDR插槽提供电压。且电压调节器向北桥芯片的电压输出端经过若干滤波电容接地。其中滤波电容的电容值能够稳定电压调节器输出的电位大小。
本发明主板双倍资料速率内存的电源电路的优点在于：由于省去了终端电路，只需将原有的电容更换为电容值更为优化的滤波电容，使电容值能够稳定电压调节器输出的电位大小，可以有效节约成本。
【附图说明】
图1是现有技术中北桥芯片与DDR插槽布局的架构示意图。
图2是本发明的电路示意图。
图3是本发明的仿真波形图。
【具体实施方式】
下面结合附图及具体实施例对本发明作进一步的详细说明。
请参阅图2，为本发明的电路示意图。本发明主板双倍资料速率内存的电源电路，包括一北桥芯片100，一电压调节器200及一DDR插槽300。
北桥芯片100通过数据线400与DDR插槽300传输资料和数据。该电压调节器200分别为北桥芯片100和DDR插槽300提供电压。且电压调节器200向北桥芯片100的电压输出端经过若干滤波电容C’接地。与现有技术相比，本发明省去了终端电阻Rtt和终端电压Vtt，节省了主板的制造成本。但由于没有终端电阻匹配，信号在所述传输线400上传输时会形成反射，而所述反射会使得DDR插槽300接收到的信号波形失真，使所述DDR插槽300无法正确判断所接收到的信号是高电平还是低电平。
图3为阻抗仿真示意图，在使用INTEL865芯片组系列的主板中，目标阻抗的最大值为15mΩ，如图3中波形曲线1，省去终端电阻Rtt后的阻抗曲线如图3中的波形曲线2所示，从图中可以看出波形曲线2在频率为3.0MHZ附近存在一尖峰，尖峰的峰值超过目标阻抗的最大值15mΩ，使信号的传输品质变差。本发明采用对电压调节器200输出的电压进行进一步过滤和净化以提高内存对信号噪声容限的方法来消除省去终端电阻Rtt后造成的信号品质变差问题。本实施例中原滤波电容C的电容值及数量如表1所示，省去终端电阻后，根据仿真后的波形在3.0MHZ附近存在的尖峰，同时根据电容的等效串联电阻值越低越好(因为电容越大，其电阻相应也会增大，瞬间供电电流就会减小，不利于系统的稳定)的原则，并联接入一电容值为1UF的电容来过滤频率为3.0MHZ处存在的高频杂波，并相应调整原有电容的数量，如分别增加一个电容值为1500UF和电容值为4.7UF的电容以过滤处于低频及中频段的杂讯，改善后滤波电容的电容值及数量如表1中改善方案1所示。对于改善后的电路进行仿真，如图3中波形曲线3，从中可以看出，实际的阻抗值被控制在最大阻抗值内，并同时消除部分传输线上因信号反射造成的杂讯。改善后的电容值及数量还可如表1中改善方案2所示的值，增加了电容值为1UF的电容数量，其仿真后的波形曲线如图3中波形曲线4所示，仍将实际的阻抗值控制在最大阻抗值内，更有效的过滤了高频杂讯，从而保证信号的传输质量。
                 表1滤波电容值
电容值   电容数量
  改善前   改善方案1   改善方案2
  1500UF   2   3   3
  4.7UF   1   2   2
  1UF   -   1   6
  0.1UF   28   28   23
在以上的具体实施例中，用于消除频率为3.0MHZ附近的杂波还可以采用电容值为2.2UF的电容。滤波电容的电容值及数量也不局限于以上两组数据，还可采用其他的组合，只要将实际的阻抗值控制在最大阻抗值内。本发明中该无终端电阻的电路应用到北桥芯片和DDR插槽连接的电路架构中，但本发明绝不仅仅限于此，本发明还可以应用到其它省去终端电阻的多驱动电路到多接收电路中，如使用DDRII内存的电源电路中。

Claims (9)

1.一种主板双倍资料速率内存的电源电路，其特征在于：所述电路包括一北桥芯片，一电压调节器及一内存插槽，所述北桥芯片通过数据线与内存插槽传输资料和数据，所述电压调节器分别为北桥芯片和内存插槽提供电压，且电压调节器向北桥芯片的电压输出端经过若干滤波电容接地。
2.如权利要求1所述的主板双倍资料速率内存的电源电路，其特征在于：所述内存插槽为DDR插槽。
3.如权利要求1所述的主板双倍资料速率内存的电源电路，其特征在于：所述内存插槽为DDRII插槽。
4.如权利要求1所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中包含电容值为1UF的电容。
5.如权利要求1所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中包含电容值为2.2UF的电容。
6.如权利要求4所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中还包含若干电容值为1500UF的电容。
7.如权利要求6所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中还包含若干电容值为4.7UF的电容。
8.如权利要求5所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中还包含若干电容值为1500UF的电容。
9.如权利要求8所述的主板双倍资料速率内存的电源电路，其特征在于：所述滤波电容中还包含若干电容值为4.7UF的电容。
CNA2005100334836A 2005-03-05 2005-03-05 主板双倍资料速率内存的电源电路 Pending CN1828478A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2005100334836A CN1828478A (zh) 2005-03-05 2005-03-05 主板双倍资料速率内存的电源电路
US11/367,885 US20060200689A1 (en) 2005-03-05 2006-03-03 Signal transmitting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100334836A CN1828478A (zh) 2005-03-05 2005-03-05 主板双倍资料速率内存的电源电路

Publications (1)

Publication Number Publication Date
CN1828478A true CN1828478A (zh) 2006-09-06

Family

ID=36945410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100334836A Pending CN1828478A (zh) 2005-03-05 2005-03-05 主板双倍资料速率内存的电源电路

Country Status (2)

Country Link
US (1) US20060200689A1 (zh)
CN (1) CN1828478A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101576864B (zh) * 2008-05-09 2011-10-26 华硕电脑股份有限公司 计算机系统及其内存接口的数据信号处理方法
CN104076896A (zh) * 2014-06-24 2014-10-01 北京空间机电研究所 一种高等级ddr供电电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101398747A (zh) * 2007-09-28 2009-04-01 鸿富锦精密工业（深圳）有限公司 支持混合式存储器的主机板
CN101930271A (zh) * 2009-06-25 2010-12-29 鸿富锦精密工业（深圳）有限公司 北桥芯片供电电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604466A (en) * 1992-12-08 1997-02-18 International Business Machines Corporation On-chip voltage controlled oscillator
US5559423A (en) * 1994-03-31 1996-09-24 Norhtern Telecom Limited Voltage regulator including a linear transconductance amplifier
US5947093A (en) * 1994-11-08 1999-09-07 Ignition Systems International, Llc. Hybrid ignition with stress-balanced coils
US5705922A (en) * 1995-03-30 1998-01-06 The Whitaker Corporation Terminator with voltage regulator
US5847447A (en) * 1996-07-09 1998-12-08 Ambient Corporation Capcitively coupled bi-directional data and power transmission system
US5953681A (en) * 1996-07-30 1999-09-14 Bayer Corporation Autonomous node for a test instrument system having a distributed logic nodal architecture
US6310536B1 (en) * 1998-12-23 2001-10-30 Cray Inc. Termination resistor in printed circuit board
US6246294B1 (en) * 1999-02-12 2001-06-12 Fujitsu Limited Supply noise immunity low-jitter voltage-controlled oscillator design
US6249111B1 (en) * 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
US6661355B2 (en) * 2000-12-27 2003-12-09 Apple Computer, Inc. Methods and apparatus for constant-weight encoding & decoding
TW588235B (en) * 2001-04-02 2004-05-21 Via Tech Inc Motherboard with less power consumption
US6804091B2 (en) * 2002-05-29 2004-10-12 Dell Products, L.P. Switching regulator transient suppressor
JP2004021916A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp データバス
US6693412B2 (en) * 2002-06-24 2004-02-17 Intel Corporation Power savings in a voltage supply controlled according to a work capability operating mode of an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101576864B (zh) * 2008-05-09 2011-10-26 华硕电脑股份有限公司 计算机系统及其内存接口的数据信号处理方法
CN104076896A (zh) * 2014-06-24 2014-10-01 北京空间机电研究所 一种高等级ddr供电电路
CN104076896B (zh) * 2014-06-24 2016-09-21 北京空间机电研究所 一种高等级ddr供电电路

Also Published As

Publication number Publication date
US20060200689A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
CN100593240C (zh) 具有数据总线系统以降低高频噪声的半导体存储器
US5818253A (en) Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission
US6026456A (en) System utilizing distributed on-chip termination
US7205789B1 (en) Termination arrangement for high speed data rate multi-drop data bit connections
US8782350B2 (en) Circuit providing load isolation and noise reduction
US7542305B2 (en) Memory module having on-package or on-module termination
CN1499378A (zh) 存储器模块，存储器芯片和存储器系统
CN1828478A (zh) 主板双倍资料速率内存的电源电路
KR100909112B1 (ko) 온-핀 캐패시터들을 이용하는 고속 메모리 모듈
CN203054679U (zh) 一种pcb主板
CN1804825A (zh) 高速信号传输装置
US20050068800A1 (en) High speed memory interface
CN1434944A (zh) 用于连接到一个存储器模块的装置和方法
CN202405454U (zh) 一种背板连接器的近端串扰改善结构
CN1838095A (zh) 高速信号传输电路
CN103814558B (zh) 传送装置
KR100957875B1 (ko) 온 트레이스 커패시터를 이용하는 고속 메모리 모듈
US6323674B1 (en) Technique and apparatus for terminating a transmission line
CN110704354B (zh) 一种i2c通信总线的共模噪声抑制方法和总线网络
US8436640B1 (en) Area optimized output impedance controlled driver
CN212163819U (zh) 一种改善多颗粒ddr系统信号质量的pcb走线结构
CN113259011B (zh) 光模块用的改变输出电信号上升、下降时间的兼容电路
CN1909761A (zh) 高速印刷电路板中传输线的布线架构
TWI334693B (en) High-speed signal transmitting device
CN1996273A (zh) 高速信号传输电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication