CN104066676B - 薄半导体芯片封装 - Google Patents
薄半导体芯片封装 Download PDFInfo
- Publication number
- CN104066676B CN104066676B CN201280052704.2A CN201280052704A CN104066676B CN 104066676 B CN104066676 B CN 104066676B CN 201280052704 A CN201280052704 A CN 201280052704A CN 104066676 B CN104066676 B CN 104066676B
- Authority
- CN
- China
- Prior art keywords
- chip
- pattern
- glass
- semiconductor
- glass frit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000011521 glass Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000005338 frosted glass Substances 0.000 claims abstract description 19
- 230000019552 anatomical structure morphogenesis Effects 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 238000005245 sintering Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- 239000003792 electrolyte Substances 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000004927 fusion Effects 0.000 claims 1
- 239000007792 gaseous phase Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- -1 pottery Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 33
- 230000001464 adherent effect Effects 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/14—Housings
- G01L19/147—Details about the mounting of the sensor to support or covering means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0109—Bridges
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/032—Gluing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Joining Of Glass To Other Materials (AREA)
- Die Bonding (AREA)
Abstract
一种半导体芯片通过玻璃烧料层被附接到衬底。可能在烧制玻璃烧料期间被困在所述芯片和所述玻璃烧料层之间的气体可以逃逸穿过由形貌形成靠着所述芯片的底部表面的通道，所述形貌延伸远离并基本上正交于所述芯片的底部。
Description
背景技术
当薄半导体芯片使用烧料（frit）玻璃作为粘结材料附接至衬底上时，界面空隙可以出现在粘结界面处。这些空隙被认为是由在烧制期间被困在芯片和玻璃烧料之间的气体导致的。
当空隙被形成在芯片和烧料之间时，其通常伴随有应力集中，继而所述应力集中是由芯片、粘结材料和衬底之间的热失配导致的。这些应力集中可以对被形成为芯片的电子设备的性能产生不利影响。用于消除或基本上减少界面空隙（其有时形成在薄芯片和比如烧料玻璃的粘结材料之间）的方法和装置将是对现有技术的改进。
附图说明
图1是通过玻璃烧料附接至衬底上的现有技术半导体装置的横截面图；
图2是其平面底部表面设置有提供路径的形貌（topographies）或柱的半导体芯片的照片，被困的气体可以沿所述路径行进并逃逸；
图3A和图3B是两个不同的柱状形貌的分离视图；
图4是半导体芯片的底部侧的平面视图或顶部视图，其示出了表面形貌的间距和布置；
图5是在烧制玻璃烧料附接层之前的半导体装置的横截面图；
图6是在烧制玻璃烧料附接层之后的半导体装置的横截面图；以及
图7是描绘形成半导体装置（比如在图2-6中所描绘的半导体装置）的方法的步骤的流程图。
具体实施方式
图1是现有技术半导体装置100的横截面图，所述半导体装置100由封装衬底102组成，所述封装衬底102支撑被嵌入在玻璃烧料粘合层106中的半导体芯片104。所述芯片104形成有电子电路105（比如通常用在压力传感器中的压阻桥），但是其他设备和电路可以被形成到芯片104中。
玻璃烧料粘合层106由糊状物（paste）中的研磨玻璃颗粒组成。颗粒承载糊状物被丝网印刷到所述衬底102的上部表面110上并被加热以烧尽糊状物中的挥发性溶剂并部分地使糊状物的外侧表面釉化。所述芯片104然后被放置在预釉化的烧料玻璃的顶部上。当玻璃烧料通过烧制过程完全固化时，其在薄半导体芯片104和衬底102之间提供牢固的粘结。同样重要的是可以使热膨胀系数Tce接近所述半导体芯片104和所述衬底102的热膨胀系数。
如在图1中所示，所述薄半导体芯片104被嵌入到所述玻璃烧料层106中。在烧制过程期间所述半导体芯片104将自身嵌入到所述玻璃烧料层106中，在所述烧制过程期间所述玻璃烧料层106的温度被升高至玻璃将熔化的点。当所述玻璃烧料层106已经变得熔化时，被放置在所述层的顶部上的芯片104将逐渐沉入其中，将自身嵌入到所述玻璃烧料层106中，从而将芯片密封在其中并同时将其安装到所述衬底。
在图1中描绘的现有技术结构和使用玻璃烧料层将薄芯片附接到衬底上的现有技术方法的结果是在烧制过程期间界面空隙108经常被创建在所述芯片104和所述烧料层106之间。所述空隙由被困住的气体形成，所述气体可以来自环境空气或被用在所述玻璃烧料层106中的有机溶液的出气作用。当一体积的气体被困住而创建空隙108时，来自被困气体的压力抑制玻璃烧料在局部区域中在面向玻璃烧料层的半导体芯片表面上的回流/润湿。这些局部被困气体在烧制过程之后创建界面空隙，所述界面空隙在其周围创建局部应力集中。由于所述芯片104非常薄，因此局部应力集中可以对被形成为芯片的半导体设备的性能产生不利影响并且甚至可以使所述芯片104破裂，从而使其不能使用。用于减少或消除玻璃烧料粘合层中的气体滞留的结构和方法可以是一种改进，这将如在玻璃烧料附接层中没有空隙的情况下形成的半导体装置。
图2是半导体芯片200的横截面图。类似于在图1中描绘的芯片，在图2中的芯片200具有基本上平面的顶部或上部表面202，在所述顶部或上部表面202中形成有电子电路203，比如压阻桥或可能是集成电路。不同于在图1中描绘的芯片，在图2中描绘的芯片200具有基本上平面的底部表面204，所述底部表面204形成有或设置有几个柱状柱206，所述柱状柱206延伸远离并基本上正交于基本上平面的底部表面204。每个柱206具有标称高度208，所述标称高度208在本文中被认为是在平面底部表面204和每个柱206的顶部或最上部点之间的距离。如下面更全面解释的，所述柱被形成在芯片的底部表面上，或从芯片的底部表面向上延伸；它们不是到芯片的底部表面中的缺口。这样形成的柱提供路径，被困的气体可以沿所述路径并穿过所述路径行进并由此在烧制玻璃烧料层期间使在所述底部表面204和熔化玻璃烧料层之间的滞留逃离。
图3A和图3B是延伸远离在图2中所示的半导体芯片200的平面底部204的两个不同柱状柱的分离视图。如图3A和图3B绘制的，柱206从平面底部204向上突出，远离平面底部表面204并基本上正交于所述芯片200的底部表面204。
图3A描绘了具有呈直立圆柱形式的形状的柱206A，所述直立圆柱在本文中被认为是具有平行圆形基底和不变的圆形横截面的壁的直立圆柱。在图3B中，所述柱206B具有能联想到立方体的形状或由六个表面界定的矩形平行六面体的立方体。平行六面体是其所有面都是矩形的形状。本领域的普通技术人员将认识到，其他等效实施例包括柱，所述柱具有能联想到或类似于棱柱、正棱锥体、截头锥体的形状，所述截头锥体是在棱锥体沿平行于其基底的平面截断之后保留的形状。柱的其他等效形状包括球体、锥形物、截头直立圆锥、及直立圆锥的截头锥体的区域。
在图3A中描绘的圆柱形柱206A和在图3B中描绘的矩形或长方体形柱206B以及上面所描述的所有形状在下文中被统称为形貌。形貌在本文中被认为是所述芯片200的平面底部表面204的物理特征或配置。
图4是薄半导体芯片402的底部侧400的部分的照片。在图4A中，黑圆圈404是从所述芯片400的平面底部表面402向上延伸的柱的顶部表面。
图4B是在图4A中所示的设备的分离部分。在图4B中所示的每个黑圆圈是“形貌”或柱404的顶部，其从平面底部表面402向上或远离地突出。用附图标记412识别并从中心定位的形貌413延伸的箭头位于并因此识别延伸远离每个形貌404的线性或基本上线性路径414，包括在图4B中所示的中心定位的形貌413。可能被困在粘合剂烧料层和底部表面402之间的气体可以沿所述形貌404之间的路径414逃逸。
如在该图中所示，所述形貌404彼此均匀间隔并被布置成水平行408和垂直列410。每个行408的形貌和每个列410的形貌与每个对应的邻近行和列偏离在邻近形貌的中心之间的距离。附图标记416识别形貌的中心。本领域的普通技术人员将认识到，在行中的中心416和列中的中心416之间的距离相同。在替代实施例中，行408和列410两者皆不相对于彼此偏离以使得所述形貌404被布置为形成直线或正方形矩阵。
所述芯片400的总平面面积A等于所述芯片400的宽度W与其长度L之积。由于每个形貌404具有顶部表面面积a形貌，因此每个形貌400占据所述芯片400的总平面面积A的分数部分。所有形貌404的顶部表面面积的总和占据总面积A的对应的分数部分A'，其中A'等于形貌的数量n乘以其各个顶部表面面积a形貌的每一个。总顶部表面面积A'所占据芯片400的总平面面积A的部分（portion）在本文中被称为%芯片粘结侧最外面的表面面积。其可以使用下面的等式1表达。
%芯片粘结侧最外面的表面面积= （1）。
所述路径414允许气体逃逸的能力已被观察到取决于所述%芯片粘结侧最外面的表面面积。最佳的%芯片粘结侧最外面的表面面积被认为是大约百分之二十（20%）。在大约百分之十（10%）和高达百分之五十（50%）之间的有效但比最佳较差的芯片粘结侧最外面的表面面积也有助于被困的气体从芯片和玻璃烧料粘结层之间逃逸。
在该图中描绘的半导体芯片的示例之一是为了应用压力传感器，其中所述芯片由单晶硅制成，并且具有大约15微米的典型厚度。所述芯片的面积A是1平方毫米（1mm2）的量级。
如在图4A中可以看出，每个形貌404的直径相当小同时形貌或柱的数量相当大。所述形貌404因此优选使用包括硅的化学刻蚀或活性离子刻蚀（RIE）的众所周知的现有技术半导体处理技术来形成。所述形貌也可以由通过等离子体增强化学气相沉积（PECVP）形成的材料形成。在替代实施例中，所述形貌可以由被沉积到所述芯片的底部表面400上的电介质（比如氧化物或氮化物）形成。
对于大约20微米厚的薄芯片，所述形貌优选具有小于大约2微米的平均高度以便允许气体从芯片和烧料层之间逃逸。对于厚于30微米的芯片，大于2微米的其他高度也是可能的。
图5是半导体装置的横截面图。具有厚度在大约10微米和50微米之间的薄半导体芯片500被放置在玻璃烧料层502的顶部。所述预釉化的玻璃烧料层502继而在可以是金属、陶瓷、玻璃或硅的衬底层504的顶部上。所述芯片500的顶部506设置有半导体设备507，比如压阻压力传感器。
所述芯片500的底部表面508设置有多个形貌510，比如在图4中所示的形貌404。每个形貌510延伸远离（向上或向下，这取决于两个方向的参考框架）并基本上正交于所述芯片500的底部508。如在图4A和图4B中所示，在图5中所示的形貌510也越过所述芯片500的基本上平面的底部表面508均匀分布。
如在图3A、图3B和图4A和图4B中可以看出，远离芯片500的底部表面508的形貌510的延伸及其彼此均匀和规则的间隔为被困的气体提供逃逸穿过的通道。在所述形貌510之间的间隔由此限定沿芯片的底部表面508的通道，在烧制过程期间，气体可以在将芯片500嵌入到玻璃烧料层502期间行进穿过所述通道，通过该烧制过程所述玻璃烧料被加热至熔点并且所述半导体芯片500允许将自身嵌入到熔化的玻璃烧料层502中。
图6是在图5中描绘的但具有通过烧制过程被嵌入到玻璃烧料层502中的薄半导体芯片500的半导体装置的横截面视图。所述烧料层502将芯片500粘结到衬底504上。所述形貌510在烧制过程期间为被困的气体提供逃逸的通道，在所述烧制过程期间所述玻璃烧料层502被加热至一种温度，所述芯片500以所述温度可以向下移动到熔化的玻璃中。所述形貌还提供额外的表面面积，对于该表面面积，熔化的玻璃可以附接到所述芯片上。
图7描绘形成半导体设备（比如在图2-6中描绘的半导体设备）的方法700的步骤。作为初步事项，在步骤702处，形貌被形成到半导体芯片的底部表面上。所述形貌可以是上面描述的任何形状，但其优选均匀分布越过芯片的“底部”侧并彼此间隔开以限定在其之间的气体通道。所述形貌的总顶部表面面积应该占据半导体芯片的总平面面积的分数部分，所述分数部分应小于大约50%，大于10%并优选大约20%。
在步骤704处，玻璃烧料层被丝网（screen）印刷到衬底上。丝网印刷过程在本领域中是众所周知的。丝网印刷的进一步描述为了简洁起见而被省略。
在步骤705处，所印刷的烧料层被预釉化以部分熔化丝网印刷的烧料层的至少外部表面。预釉化玻璃烧料至少部分使玻璃烧料层的外部表面凝固，这提供了芯片可以被放置且可以被支撑在其上的表面。
在步骤708处，具有上面描述的预成型形貌的芯片被放置到具有面向玻璃烧料层的形貌的玻璃烧料层上。
最后，在步骤710处，所述芯片、所述玻璃烧料和所述衬底被重新加热至所述玻璃烧料将熔化的温度。一旦玻璃烧料被熔化，所述芯片将把自身嵌入到熔化的玻璃中，从而提供芯片至衬底的刚性附接。在步骤712处，熔化的玻璃冷却之后，通过过程700形成的半导体设备准备好在制作功能设备（比如压力传感器）时的剩余组装步骤。
在优选实施例中，所述玻璃烧料由铅-硼硅玻璃组成，因为其具有相对低的熔点和接近衬底和硅的热膨胀系数或TCE。TCE接近衬底和硅的被认为是低温熔点的任何其他玻璃将适合与上面描述的方法一起使用。
本领域的普通技术人员将了解的是，从半导体芯片的底部侧延伸的多个形貌在粘结到玻璃之前将促进被困的气体从玻璃烧料层和芯片之间通行。在优选实施例中，所述形貌被认为是微柱，原因是其优选由柱状形状形成。所述芯片优选是硅的单晶体，其有利于使用常规的半导体处理技术形成柱。如上面所陈述的，所述柱也可以是被形成到所述芯片的侧上作为氧化硅或氮化硅层的电介质。
前文的描述仅出于说明目的。本发明的真实范围在所附的权利要求中被阐明。
Claims (20)
1.一种半导体装置，由以下项组成：
半导体芯片，其由第一和第二基本平面的相对侧组成，每侧具有对应面积；以及
从所述芯片的第一侧延伸的多个形貌，每个形貌具有高度和横截面形状以及顶部表面面积，所述多个形貌越过所述芯片的第一侧分布并相互间隔开以限定其间的间隔，每个形貌的顶部表面面积占据所述第一侧的平面面积的对应分数部分，所述形貌的顶部表面面积的总和小于所述第一侧的平面面积的百分之五十，在均匀分布的形貌之间的间隔延伸越过第一面积并提供沿所述芯片的第一侧的气体通道。
2.如权利要求1所述的半导体装置，还包括：
玻璃层，其被粘结靠着所述芯片的第一侧并被粘结到所述形貌以使得所述形貌被嵌入到所述玻璃中。
3.如权利要求1所述的半导体装置，其中，所述芯片的第二侧由至少一个电气电路组成。
4.如权利要求1所述的半导体装置，其中，所述芯片的第二侧由至少一个压阻桥组成。
5.如权利要求1所述的半导体装置，其中，所述形貌和间隔被配置为提供多个气体通道，所述多个气体通道被配置为在将玻璃粘结到所述芯片之前促进气体从玻璃层和所述芯片之间通行。
6.如权利要求2所述的半导体装置，其中，所述玻璃没有位于所述玻璃和所述芯片的第一侧之间的空隙。
7.如权利要求1所述的半导体装置，其中，所述形貌是通过以下项中的至少一项所形成的柱：硅的活性离子刻蚀、硅的化学刻蚀，以及通过以下项中的至少一项所形成的材料：等离子体增强化学气相沉积和硅的热氧化。
8.如权利要求1所述的半导体装置，其中，所述形貌具有小于两微米的平均高度。
9.如权利要求1所述的半导体装置，其中，所述形貌的顶部表面面积占据所述第一侧的平面面积的部分小于百分之五十。
10.如权利要求1所述的半导体装置，其中，所述芯片具有小于五十微米的厚度。
11.如权利要求1所述的半导体装置，其中，所述芯片是硅的单晶体。
12.如权利要求1所述的半导体装置，其中，所述形貌由硅组成。
13.如权利要求1所述的半导体装置，其中，所述形貌由被形成到所述芯片的第一侧上的电介质组成。
14.一种半导体装置，由以下项组成：
薄半导体芯片，其由第一和第二侧、以及多个柱组成，所述多个柱均匀分布越过所述芯片的第一侧并从所述芯片的第一侧延伸并基本上正交于所述芯片的第一侧，每个柱的顶部表面面积占据所述芯片的第一侧的平面面积的分数部分，所述柱的顶部表面面积的总和占据所述芯片的第一侧的平面面积的小于百分之五十，在均匀分布的形貌之间的间隔延伸越过所述第一面积，所述芯片的第二侧由嵌入其中的至少一个压阻桥组成；
具有第一和第二侧的玻璃层，所述玻璃层的第一侧粘结靠着所述芯片的第一侧并粘结到所述柱以使得所述柱被嵌入到所述玻璃中；以及
粘结到所述玻璃层的第二侧的衬底层。
15.如权利要求14所述的半导体装置，其中，所述薄半导体芯片具有小于三十微米的厚度。
16.如权利要求14所述的半导体装置，其中，所述玻璃层由低熔点玻璃烧料组成。
17.如权利要求14所述的半导体装置，其中，所述衬底层由以下项中的至少一项组成：金属、陶瓷、玻璃以及硅。
18.如权利要求1所述的半导体装置，其中，所述形貌适于接合玻璃烧料并适于允许在所述芯片和所述烧料之间的气体在玻璃烧制过程期间逃逸穿过由所述形貌形成的通道。
19.一种形成如权利要求14-17中任一项所述的半导体装置的方法，所述方法包括：
将玻璃烧料印刷到衬底上；
加热所述玻璃烧料和衬底以预釉化所述玻璃烧料；
将半导体芯片放置到预釉化的玻璃烧料上；以及
将所述玻璃烧料和衬底加热至所述玻璃烧料的熔化温度；并维持所述温度直至所述半导体芯片变得被嵌入在熔化的玻璃烧料中。
20.如权利要求19所述的方法，还包括步骤：
在将所述半导体芯片放置到预釉化的玻璃烧料上的步骤之前，在所述半导体芯片的第一表面上形成多个形貌。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/281,734 | 2011-10-26 | ||
| US13/281734 | 2011-10-26 | ||
| US13/281,734 US8618675B2 (en) | 2011-10-26 | 2011-10-26 | Thin semiconductor die package |
| PCT/US2012/062023 WO2013063339A1 (en) | 2011-10-26 | 2012-10-26 | Thin semiconductor die package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104066676A CN104066676A (zh) | 2014-09-24 |
| CN104066676B true CN104066676B (zh) | 2016-09-21 |
Family
ID=47146728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280052704.2A Active CN104066676B (zh) | 2011-10-26 | 2012-10-26 | 薄半导体芯片封装 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8618675B2 (zh) |
| CN (1) | CN104066676B (zh) |
| DE (1) | DE112012004498B4 (zh) |
| WO (1) | WO2013063339A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385075B2 (en) * | 2012-10-26 | 2016-07-05 | Infineon Technologies Ag | Glass carrier with embedded semiconductor device and metal layers on the top surface |
| JP6154488B2 (ja) * | 2013-12-25 | 2017-06-28 | 日立オートモティブシステムズ株式会社 | 圧力測定装置 |
| US9676618B2 (en) | 2015-02-20 | 2017-06-13 | Continental Automotive Systems, Inc. | Embedded structures for high glass strength and robust packaging |
| US10278281B1 (en) * | 2015-10-30 | 2019-04-30 | Garmin International, Inc. | MEMS stress isolation and stabilization system |
| GB2555412A (en) * | 2016-10-25 | 2018-05-02 | Atlantic Inertial Systems Ltd | Inertial sensor |
| DE102019129411A1 (de) * | 2019-09-12 | 2021-03-18 | Wika Alexander Wiegand Se & Co. Kg | Aufnehmerkörper mit einem Messelement und Herstellungsverfahren für einen Aufnehmerkörper |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5932809A (en) * | 1998-02-17 | 1999-08-03 | Delco Electronics Corporation | Sensor with silicon strain gage |
| CN1368655A (zh) * | 2001-01-29 | 2002-09-11 | 三星电子株式会社 | 液晶显示装置及其制造方法 |
| CN1825572A (zh) * | 2004-10-06 | 2006-08-30 | 琳得科株式会社 | 用于电路基板的薄板以及用于显示器的电路基板的薄板 |
| CN101192586A (zh) * | 2006-11-22 | 2008-06-04 | 南亚电路板股份有限公司 | 嵌入式芯片封装结构 |
| US7412892B1 (en) * | 2007-06-06 | 2008-08-19 | Measurement Specialties, Inc. | Method of making pressure transducer and apparatus |
| CN101434377A (zh) * | 2008-11-28 | 2009-05-20 | 复旦大学 | 红外线辅助本体聚合法制备有机玻璃微流控芯片的方法 |
| CN201651936U (zh) * | 2010-04-23 | 2010-11-24 | 矽格微电子(无锡)有限公司 | 具有玻璃盖的led封装结构 |
| CN101980392A (zh) * | 2010-07-16 | 2011-02-23 | 宁波市瑞康光电有限公司 | 一种led封装方法、封装结构、led灯及照明设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184064B1 (en) | 2000-01-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor die back side surface and method of fabrication |
| JP2006125887A (ja) | 2004-10-26 | 2006-05-18 | Fujitsu Media Device Kk | 加速度センサ |
| JP5331838B2 (ja) * | 2011-02-25 | 2013-10-30 | 株式会社東芝 | 固体撮像装置および携帯情報端末 |
-
2011
- 2011-10-26 US US13/281,734 patent/US8618675B2/en active Active
-
2012
- 2012-10-26 CN CN201280052704.2A patent/CN104066676B/zh active Active
- 2012-10-26 DE DE112012004498.3T patent/DE112012004498B4/de active Active
- 2012-10-26 WO PCT/US2012/062023 patent/WO2013063339A1/en active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5932809A (en) * | 1998-02-17 | 1999-08-03 | Delco Electronics Corporation | Sensor with silicon strain gage |
| CN1368655A (zh) * | 2001-01-29 | 2002-09-11 | 三星电子株式会社 | 液晶显示装置及其制造方法 |
| CN1825572A (zh) * | 2004-10-06 | 2006-08-30 | 琳得科株式会社 | 用于电路基板的薄板以及用于显示器的电路基板的薄板 |
| CN101192586A (zh) * | 2006-11-22 | 2008-06-04 | 南亚电路板股份有限公司 | 嵌入式芯片封装结构 |
| US7412892B1 (en) * | 2007-06-06 | 2008-08-19 | Measurement Specialties, Inc. | Method of making pressure transducer and apparatus |
| CN101434377A (zh) * | 2008-11-28 | 2009-05-20 | 复旦大学 | 红外线辅助本体聚合法制备有机玻璃微流控芯片的方法 |
| CN201651936U (zh) * | 2010-04-23 | 2010-11-24 | 矽格微电子(无锡)有限公司 | 具有玻璃盖的led封装结构 |
| CN101980392A (zh) * | 2010-07-16 | 2011-02-23 | 宁波市瑞康光电有限公司 | 一种led封装方法、封装结构、led灯及照明设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013063339A1 (en) | 2013-05-02 |
| CN104066676A (zh) | 2014-09-24 |
| US20130105999A1 (en) | 2013-05-02 |
| DE112012004498T5 (de) | 2014-07-10 |
| US8618675B2 (en) | 2013-12-31 |
| DE112012004498B4 (de) | 2022-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104066676B (zh) | 薄半导体芯片封装 | |
| JP7138950B2 (ja) | 他の領域よりも厚い局所制御領域を有する薄肉半導体ウェハの作製方法および装置、ならびに該ウェハ | |
| KR101932301B1 (ko) | 변경된 응력 특성들을 가지는 멤브레인을 형성하는 방법 | |
| US9076987B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR102205044B1 (ko) | 칩 적층 패키지 및 그 제조방법 | |
| CN104627945B (zh) | 传感器装置 | |
| TW201243885A (en) | Manufacturing method for monolithic ceramic electronic component | |
| CN102842666A (zh) | Led覆晶结构及其制造方法 | |
| US20160027766A1 (en) | Fan-out pop stacking process | |
| US10074583B2 (en) | Circuit module and manufacturing method thereof | |
| GB2578413A (en) | Stacked battery structure | |
| JP2014524154A (ja) | 電子デバイスの製造方法および電子デバイス | |
| JP4612066B2 (ja) | チップヒューズ及びその製造方法 | |
| CN106542492A (zh) | 焊盘结构、焊环结构和mems器件的封装方法 | |
| CN103021888A (zh) | 用于制造包括高可靠性晶粒底填充的集成电路系统的方法 | |
| CN102740598B (zh) | 三层防伪标签pcb板及其制备工艺 | |
| JP2014036094A (ja) | 半導体装置の製造方法 | |
| JP2012142483A (ja) | セラミック基板の製造方法およびセラミック焼結積層体 | |
| US9245814B2 (en) | Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package | |
| US11437338B2 (en) | Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet | |
| JP4837761B2 (ja) | 多層セラミック基板の製造方法 | |
| TW200839925A (en) | Self chip redistribution apparatus and method for the same | |
| US20170170159A1 (en) | System and method for improving dicing quality for bonded wafer pairs | |
| JP2012015177A (ja) | セラミック多層基板 | |
| TWI357402B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230113 Address after: Michigan, USA Patentee after: WeiPai Technology USA Co.,Ltd. Address before: Michigan Patentee before: CONTINENTAL AUTOMOTIVE SYSTEMS, Inc. |