TWI357402B - - Google Patents

Download PDF

Info

Publication number
TWI357402B
TWI357402B TW097112172A TW97112172A TWI357402B TW I357402 B TWI357402 B TW I357402B TW 097112172 A TW097112172 A TW 097112172A TW 97112172 A TW97112172 A TW 97112172A TW I357402 B TWI357402 B TW I357402B
Authority
TW
Taiwan
Prior art keywords
micro
layer
sensor module
sensor
terminal
Prior art date
Application number
TW097112172A
Other languages
English (en)
Other versions
TW200942487A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW097112172A priority Critical patent/TW200942487A/zh
Publication of TW200942487A publication Critical patent/TW200942487A/zh
Application granted granted Critical
Publication of TWI357402B publication Critical patent/TWI357402B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Description

1357402 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種微機電感測器的封裝方法，特別 是指-種使微機電感測器封裝高度薄型化之微感測器模組 的封裝方法及封裝體。 【先前技術】 一般以微機電（Micro_Electro_Mechamcai ， MEMS)製程技術製得的微感測器，例如微加速度計（ ⑽1erometer)，需要再加以封I，以避免其中的可動結構 遭受濕氣、震動、撞擊等外在環境的破壞。而且，封裝方 式須確保可動結構的可動空間（mGving spaee)不受影響， 而使可動結構能在可動空間中位移，則貞測相對加速度。 目前微加速度計的封裝方式大多採用陶莞封裝技術（ ⑽mlc packaging)。如圖1所示，封裝一微加速度計91的 步驟包含：在-陶竟基板92上製作電路佈局；將微加速度 計與-電路晶片（ASIC) %接合後，黏著於陶竞基板 92上；打線94使微加速度計91及電路晶片％的訊號可與 陶£基板92連接；最後將金屬蓋％與陶竟基板92黏合， 完成微加速度計91的封裝。 雖然’陶瓷封裝方式可提供微加速度計91良好的穩定 度及氣密性’但是其整體封裝高度須包含金屬蓋95的厚度 901微加速度計91及其運動空間的高度，以及陶瓷基 板92的厚度903。其中金屬蓋95的厚度901約為250um， 陶^基板92的厚度903約為300um，金屬蓋95及陶竟基 5 板92的厚度總合佔了相當大的比例，使得陶瓷封裝的整體 封裝高度較大，不利於設置在容置空間較小的系統或裝置 中。 因此，如何減少金屬蓋95及陶究基板92 ，以降低整體的封裝高度，是一待改進的課題。的厚度 【發明内容】 為了解決前述課題，本發明利用具有層狀結構的金屬 基板’該金屬基板中相鄰的金屬層具有高蝕刻選擇比，可 在分層㈣時互相作為㈣停止層。本發明㈣裝步驟包 含·先在該金屬基板之-側的金屬層上，以半導體製程中 常用的圖案化技術（黃光製程技術），亦即，利用光罩、微 影、敍刻等製程步驟，形成一電子線路佈局；再將—可動 結構已受保護的微感測器模組設於該電子線路佈局上 配合塑膠封裝製程，將該微感測器模組及該電子線路佈局 埋設於一塑膠封裝層中，亦即， M P忑塑膠封裝層形成於該金 屬基板之具有該電子線路佈局侧；再於該金屬基板之另一 側’同樣利用圖案化技術1成複數個輸出端子，該等輸 出端子凸出於封裝體底部，可避免於系統銲接時録料攤流 。藉此，本發明之封裝體可較習知的封裝體大幅減少由金 屬蓋及陶瓷基板所佔的封裝高度。 因此，本發明之一目的，即在提供-種可以降低封裝 尚度的微感測器模組之封裝方法。 、 轉明之另-目的’在提供一種封裝高度薄型化的微 感測益模組之封裝體。 1357402 於疋’依據本發明之-方面，本發明微感測器模虹之 封裝方法，包含以下步驟： 提供一可動結構已受保護的微感測器模組； 製備一具有層狀結構的金屬基板，該金屬基板包括 一形成電子線路佈局用的電路用層及—形成輸出端子用 的端子用層； 圖案化該電路用層以形成-電子線路佈局；
，將該微感測器模組設於該電子線路佈局上，並使該 微感測器模組與該電子線路佈局電連接； 利用塑膠模製技術形成一塑膠封裝層，以將該微感 測器模組與該電子線路佈局埋設於該塑膠封裝層中；/ 圖案化該端子用層，以形成複數個輸出端子。 適用於該金屬基板之該電路用層及該端子用層分別由 具有南㈣選擇比的不同金屬材料所製成。藉此，圖案化 :電路用層時，可利用該端子用層作為钱刻終止處；而圖
=端子用料，亦可㈣該電路㈣作為_終止處 °=地’形成該電路用層及該端子用層的金屬材料可分 別選自金、鋼、鎳其中之二者。 前述步射，該金屬基㈣可再包括—介於該電路用 層及該端子用層之間的㈣停止層。進一步地，於圖案化 該端子用層後，還包含圖案化該钱刻停止層之步驟並使 ==止層與該端子用層的圖案相同。適用於形成祕 料止層的金屬材料不同於形成該電路用 的金屬材料，且分別盥該雷踗用屉芬’ 千用層 、该電路用層及該端子用層之金屬材 7 料具有高_選擇比Hi刻停止層可分別作為#刻該電 路用層及該端子用層時的蝕刻終止處。因此，形成該電路 用層及該端子用層的金屬材料可為相同或不同。較佳地， 形成S亥電路用層、該蝕刻停止層及該端子用層的金屬材料 可分別選自金、銅、鎳中至少二者。 適用於本發明之可動結構已受保護的微感測器模組可 舉例如下三種具體態樣： 該微感測器模組的第一種具體態樣包括：一微感測器 一开> 成於该微感測器頂部的保護蓋，及接合於該微感測 器底up的一特殊應用規格積體電路晶片，並以該特殊應用 規格積體電路晶片與該電子線路佈局相接。 該微感測器模組的第二種具體態樣包括：一微感測器 形成於3亥微感測器頂部的保護蓋、一接合於該微感測 器底部的玻璃基板或矽基板，及一特殊應用規格積體電路 晶片，該玻璃基板或矽基板及該特殊應用規格積體電路晶 片分別與該電子線路佈局相接。 該微感測器模組的第三種具體態樣包括：一微感測器 形成於δ亥微感測器頂部的保護蓋、一接合於該微感測 器底部的玻璃基板或矽基板，及一設於該保護蓋上的特殊 應用規格積體電路晶片’並以該玻璃基板或矽基板與該電 子線路佈局相接。 前述三種微感測器模組的具體態樣中’微感測器的可 動結構可藉由頂部的保護蓋及接合於底部的特殊應用規格 積體電路晶片、玻璃基板或者石夕基板而受到保護，以避免 1357402 封裝過程中被塑膠或其他外力破壞。該微感測器之一具體 例是一微加速度計。此外，該微感測器模組是以打線方式 與該電子線路佈局電連接。 依據本發明之另一方面，本發明微感測器模組之封裝 方法，包含以下步驟： 提供一可動結構已受保護的微感測器模組； 製備一具有層狀結構的金屬基板，該金屬基板包括 一電路用層、一端子用層及一介於該電路用層與該端子 用層之間的蝕刻停止層； 圖案化該電路用層以形成一電子線路佈局； 將該微感測器模組設於該電子線路佈局上，並使該 微感測器模組與該電子線路佈局電連接； 、利用塑膠模製技術形成一塑膠封裝層，並將該微感 測器杈組與該電路用層埋設於該塑膠封裝層中； 分區域被蝕刻部分厚度， 區域； 於該端子用層進行圖案化步驟，使該端子用層之部 區域； 以形成複數個輸出端子之預定 於該端子用層表面形成一保護層； 去除*亥等預定區域之外的部分該保護層;
去除該保護層剩餘的部分，以 ，以形成複數個輸出端子 9 1357402 較佳實施例之㈣步驟。其實施步驟詳細說明如下： ίο如圖3⑷、⑻所示，提供—微感測器模組 微感測器模Μ 10包括—微制器i、
器1頂部的保護蓋2，及接人f ' ' ? /J ㈣„ a 及接口於微感测器1底部的-特殊應 j t 體電路晶片 3 ( ASIC，ΑΡΡΐ“。η Specific 厂=eyit)。保護蓋2及特殊應用規格積體電路晶片 -保護微感測器！的可動結構以其可動空間】2不受 吁，：1竟景:響。在本實施例中，微感測器1是-微加速度 ㈣2心1與保護蓋2及特殊應用規袼積體電路晶片3 的封裳方法可參閱中華民國發明專利申請案第96139〇〇3號 :驟繼，如圖4所示’另製備一具有層狀結構的金屬 土 金屬基板4包括-端子用層41及_電路用層❿ 於製作金屬基板4的金屬材料以導電性良好者較佳， 且用於端子用層41及電路用層42的金屬材料為不同種類 ’而且兩種金屬材料可分別使用不同的麵刻材料進行鞋刻 可對特定的蝕刻材料具有高的蝕刻選擇比。舉例而言， 用於形成端子用層41及電路用層42的金屬材料可選自 =小銅（Cu)、錄（Ni)其中之二者。在本實施例中 柄屬基板4是利用電鍍方法所形成，其中端子用層41為 二所製成，其厚度約5〇，’電路用，42為金所製成，厚 度約為20μιη。 乂驟803 ’如圖5⑷、（b)所示’利用圖案化技術（黃光 W技術）’包括光罩、#影、_等製程步驟，將光罩圖 1357402 技夕至電路用層42,使電路用層42圖案化以形成電子線 佈局伯。姓刻電路„ 42所使用㈣刻材料為金㈣ 液。金钱刻液對金的I刻速率大於對銅的㈣，亦即，金 钱刻液對金與銅有高的蝕刻選擇比，可容易控制電路用層 42的蝕刻深度到達端子用層41時停止。 /驟804如圖6(a)、⑻所示，利用點膠將微感測器模 組1〇固定於電子線路佈局421中的預定位置。 如圖7(a)、（b)所示，利用打線技術將微感測器^的訊 & 13及特殊應用規格積體電路晶片3的訊號塾η與電 子線路佈局421電連接。 步驟805,如圖8所示’利用一般半導體 膠灌模封裝技術，在金屬基板.4上形成一塑膠封裝層 微感測器模組10及電子線路佈局421埋設在塑膠封裝層5 中。由於微感測器1上形成有伴 …夂办成有保護蓋2,且其底部與特殊應 用規格積體電路晶片3接合， .^ 了以避免熔融的塑膠材料流 入微感心i的可動空間12中，以確保可動 正常的功能。 維符 步驟 806，如圖 9fa)、- ()(b)所7^，再利用圖案化技術（音 光製程技術），將另—光罩的圖案轉移至端子用層^ 複數個輸出端子411，而宗忐溉β、， /取 -封裝雜“刻二：=器模組1〇的封裝形成 所使用的触刻材料為銅斜方丨 液’純刻液對銅的钱刻速率大於對金的钱刻，亦即，鋼 ㈣液對銅與金有高的㈣選擇比，可容易控制端子用層 4!的钱㈣度到達電路用層42時停止，以免毁損電子線路 12 1357402 2 Π輪出端子4U凸出於電子線路佈局421及塑膠封 ^底㈣表面，亦即’凸出於封裝體6底面，可方便 :裝體6銲接於應用微感測器的系統或裝置 料攤流。故輸出端子411的厚声以方㈣綠⑷ 避免‘ 刃厚度以方便後續銲接製程為考量 ，右，、厚度過薄則容易造成辉料攤流，但 則會影響封裝體6的整雜高度。本實施例的輪出端厚二 厚度約為50μιη。 之 參閱圖10’說明本發明微感測器模組之封裝方法的第 二較佳實施例之實施步驟。其實施步驟說明如下：/ 該第二較佳實施例之實施步驟811〜步驟815與該第— 較佳實施例之實施步驟8Q1〜步驟8G5大致相同惟，如圖 η所示，該第二較佳實施例的金屬基板 括-端子用層”、-崎止層…路—用Vi: 刻停止層72介於端子用層71與電路㈣73之間，用以製 作蝕刻停止層72的金屬材料與端子用層71及電路用層乃 不同’且分別與端子用層71及電路用層73具有高的钱刻 選擇比。當_端子用層71或電路用層73時，㈣停止 層72可作為姓刻終止處。用以製作端子用| 71及電路用 層73的金屬材料可為相同或不同。適用於形成端子用\ 、蝕刻停止層72及電路用層的金屬材料可選自金、銅、鎳 其中之二者以上，在本實施例中’金屬基板7是以電鑛方 法製備’端子用層7!為鋼所製成，其厚度約為ι〇〇μιη，又餘 刻停止層72為鎳所製成，其厚度約為1μιη，電路用層乃 為金所製成，其厚度約為2〇μιη。 13 1357402 v驟816如圖12(a)、（b)所示，完成電子線路佈局 ⑶並將微感測器模組1G埋設於塑膠封裝層$後再利用 圖案化技術（黃光製程技術），在端子用層71上钱刻出複 數個輸出端子的預定區域7U，其钱刻深度約為6〇叫。 “步驟817，如圖13⑷、⑻所示，在端子用層？！表面覆 盍一保護層74,並利用黃光製程技術，移除輸出端子的預 定區域741之外的部分保護層74，使保護層74僅覆蓋於預 疋形成輸出端子的預定區域741。在本實施例中，用以形成 保護層74的材料為綠漆⑽如咖），保護層74的厚度為 25um，其所用的蝕刻材料為鋼蝕刻液。 步驟 818，如圖 、ίΉ% - 圆⑻（b)所不，利用兹刻製程技術， 以鋼姓刻祕刻端子用層71上未覆蓋保護層74的區域， ^钱刻停止層72為餘刻終止處，亦即，端子用層71之 輸出端子的預定區域741以外的區域全部被移除，而使部 为蝕刻停止層72暴露出來。 步驟819,如圖15⑷、（b)所示，利用_刻液進行另 =刻製程’並以電路用層73為姓刻停止處，而綱 r層72所暴露出的區域全部移除，使钱刻停止層u形 成與端子用層71相同的圖案。 / ^驟請，如圖16所示’最後將輪出端子的預定區域 的保㈣74移除’形錢數個輸㈣子75，並形成微 感測器模組10的封裝體6,。該等輪屮 竣政h 等輸出柒子75凸出於電子 Γ:广 及塑_5之底部，亦即，凸出於封裳 底。15表面，以利於將封裝體6,設置在應用微感測器的 14 1357402 系統或裝置的銲接製程。 *在第二較佳實施例中，亦可在製備金屬基板7時，使 端子用層71的厚度約5()μιη，並以—道姓刻程序直接以钱 刻停止層72為_終止處，再將曝露出祕刻停止層72 移除@可形成複數個輸出端子75。亦即，可省略使用保 護層的步驟。 ” 前述該該等實施例之微感測器模組10亦可使用如圖 Π⑷、（b)或圖18所示的態樣。其中，圖17⑷及圖剛所 示的微感測器模組1G’是另外以—玻璃基板8利用接合材料 接合於微感測11 r底部1以保護微感測H i，之可動結構 11微感測器1藉由玻璃基板8與電子線路佈局似，相接 ，而特殊應用規格積體電路晶片3,則與微感測n丨，並排， 同樣”電子線路佈@ 421’相接。當然為符合微感測器模組 ίο之而求，金屬基板4,、電子線路佈局421，及輸出端子 411，的設計皆可相應調整，而封裝步驟可參照第—或第二較 佳實施例所述。 圖18所不的微感測器模組10”同樣以一玻璃基板8接 合於微感測器「底部’用以保護微感測器1”之可動結構 11准與微感測器模組10,差異之處在於，特殊應用規 格積體I路晶# 3”是利用接合材料設在保護蓋2”上，其封 裝步驟亦可參照第_或第二較佳實施例所述。前述玻璃基 板8亦可使用石夕基板取代。 由月述可知’藉由金屬基板取代傳統的陶瓷基板約可 降低2〇〇μΐη以上的厚度。而且，利用塑膠封裝取代傳統的 15 1357402 =蓋τ以減少金屬蓋所佔的厚度，使得本發明微感測 器模組之封I方法製得的封㈣之封裝高度可以大幅降低 。此外，製作金屬基板及塑膠封裝的製程可利用半導體產 業常見的製程技術’相較於製作陶究基板以及將金屬蓋與 陶究基板接合的技術而言，本發明微感測器模組之封裝方 法的製作成本較為低廉。 I1隹以上所述者，僅為本發明之較佳實施例而已，當不 能以此限定本發明實施之範圍，即Α凡依本發明巾請專利 範圍及發明說明内容所作之簡單的等效變化與修飾，皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是一示意圖，說明一習知的微加速度計之封裴體 9 圖2是一流程圖，說明本發明微感測器模組之封裝方 法之第一較佳實施例的實施步驟； 圖3(a)是一俯視示意圖，說明該第一較佳實施例之步驟 801 ; ^ 圖3(b)是一沿圖3(a)中的b-b直線所取的剖視示意圖， 說明該步驟801 ; 圖4是一剖視示意圖，說明該第一較佳實施例之步騍 802 ； 圖5(a)是一俯視示意圖’說明該第一較佳實施例之步驟 圖5(b)是一沿圖5(a)中的b-b直線所取的剖視示意圖， 16 803 ； 1357402 說明該步驟803 ; 圖6(a)是一俯視示意圖，說明該第一較佳實施例之步驟 8〇4 ’將該微感測器固定於該金屬基板； 圖6(b)是一沿圖6(a)中的b-b直線所取的剖視示意圖， 說明該步驟804 ; 圖7(a)是一俯視示意圖，說明該第一較佳實施例之步驟 8〇4 ’使該微感測器與該金屬基板電連接；
圖7(b)是一沿圖7(a)中的b_b直線所取的剖視示意圖， 說明該步驟804 ; 圖8是一剖視示意圖，說明該第一較佳實施例之步 805 ； 圖9⑷是-仰視示意圖，說明該第—較佳實施例 806 ; 娜 圖9(b)Tc /口圖9(a)中的b_b直線所取的剖視示意圖， 說明該步驟806 ;
圖1G是-流程圖’說明本發明微感測器模組之封裝方 、之第二較佳實施例的實施步驟； 圖11是一剖視示意圖，$ 屬基板. 固說明該第一較佳實施例之一金 圖12(a)是一仰視示意圖， 驟816. 忒明該第一較佳實施例之步 圖12(b)是一沿圖 ,^ ^ )中的b-b直線所取的剖視示意圖 說明該步驟816 ; m 圖13(a)是一仰視示音同 〜'圖，說明該第二較佳實施例之步 17 1357402 驟 817 ; 圖13⑻是-沿圖13⑷中的b_b直線所取的剖視示意圖 ’說明該步驟817 ; 圖14(a)是一仰視示意圖，說明該第二較佳實施例之步 驟 818 ; 圖14(b)是一沿圖14⑷中的b_b直線所取的剖視示意圖 ’說明該步驟818 ; 圖15(a)是一仰視示意圖，說明該第二較佳實施例之步 驟 819 ; 圖15(b)是一沿圖15(a)中的b-b直線所取的剖視示意圖 ’說明該步驟819 ; 圖16是一剖視示意圖，說明該第二較佳實施例之步驟 820 ; 圖17(a)是一俯視示意圖，說明本發明微感測器模組之 封裝方法可適用另一態樣的微感測器模組； 圖17(b)是一剖視示意圖’說明該另一態樣的微感測琴 之封裝體；及 11 圖18是一剖視示意圖，說明本發明微感測器模組之封 裝方法適用於又一態樣的微感測器模組之封裝體。 18 1357402
【主要元件符號說明】 10···.· •…微感測器模組 411 ....... ^輸出％子 10,… •…微感測器模組 411，…… _輸出知子 10，，… •…微感測器模組 411” …… _輸出子 1…… …·微感測器 42......... 電路用層 Γ … …·微感測器 421 ....... _電子線路佈局 1，，…· · —微感測器 421，...... 電子線路佈局 11 ••… •…可動結構 5 .......... 塑膠封裝層 11，·.·. •…可動結構 6 .......... 封裝體 11，，... •…可動結構 6’ ......... 封裝體 12·.·.· ……可動空間 7 ·.·.··.··. 金屬基板 13••… •…訊號墊 71......... 端子用層 2…… ····保護蓋 711 ....... 輸出端子的預定 2” ··… …·保護蓋 區域 3…… •…特殊應用規格積 72......... 姓刻停止層 體電路晶片 73......... 電路用層 35…… •…特殊應用規格積 74......... 保護層 體電路晶片 741 ....... 輸出端子的預定 3”··… •…特殊應用規格積 區域 體電路晶片 75......... 輸出端子 31 •…訊號墊 8 .......... 玻璃基板 4…… —金屬基板 801-806 步驟 4, ···.. —金屬基板 811〜820 步驟 41····. •…端子用層 901 ....... 厚度 19 1357402 902… •…咼度 93 •…電路晶片 903… •…厚度 94••… …·線 91…… •…微加速度計 95.··· .....金屬蓋 92…… •…陶瓷基板 20

Claims (1)

1357402 第97112172號發明專利申請案替換頁(100年11月修正) /济"月6!日修(更)正替換 十、申請專利範園：^ 1. 一種微感測器模組之封裝方法，包含以下步驟： 提供一可動結構已受保護的微感測器模組； 製備一具有層狀結構的金屬基板該金屬基板包括 -形成電子線路佈局用的電路用層及—形成輸出端子用 的端子用層； 圖案化該電路用層以形成一電子線路佈局； 將該微感測器模組設於該電子線路佈局上，並使該 微感測器模組與該電子線路佈局電連接； 利用塑膠模製技術形成一塑膠封裝層，以將該微感 測器模組與該電子線路佈局埋設於該塑膠封裴層中丨及 圖案化該端子用層，以形成複數個輸出端子。 2. 依據申請專利範圍第丨項所述之微感測器模組之封裝方 法，其中，該電路用層及該端子用層分別由具有高蝕刻 選擇比的不同金屬材料所製成。 3. 依據申請專利範圍第2項所述之微感測器模組之封裝方 法，其中，圖案化該電路用層時，是以該端子用層作為 蝕刻終止處。 4. 依據申請專利範圍第2項所述之微感測器模組之封裝方 法，其中，形成該電路用層及該端子用層的金屬材料可 分別選自金、銅、錄其中之二者。 5. 依據申請專利範圍第丨項所述之微感測器模組之封裝方 法，其中，該金屬基板還包括一介於該電路用層及該端 子用層之間的蝕刻停止層。 21 1357402 第97112Π2紐明專利申請案替換頁⑽㈣月修正) 6. 依據申請專利範圍第5項所述之微感測器模組之封裝方 法，其中，形成該蝕刻停止層的金屬材料不同於形成該 電路用層及該端子用層的金屬材料，且分別與該電路用 層及該端子用層之金屬材料具有高蝕刻選擇比。 7. 依據申請專利範圍第6項所述之微感測器模組之封裝方 法，其中，形成該電路用層及該端子用層的金屬材料可 為相同或不同。 8. 依據申請專利範圍第7項所述之微感測器模組之封裝方 法，其中，形成該電路用層、該蝕刻停止層及該端子用 層的金屬材料可分別選自金、銅、鎳中至少二者。 9. 依據申請專利範圍第5項所述之微感測器模組之封裝方 法，於圖案化該端子用層後，還進一步包含圖案化該蝕 刻停止層之步驟，並使該蝕刻停止層與該端子用層的圖 案相同。 10. 依據申請專利範圍第1項所述之微感測器模組之封裝方 法’其中，該微感測器模組包括一微感測器、一形成於 該微感測器頂部的保護蓋，及接合於該微感測器底部的 一特殊應用規格積體電路晶片，並以該特殊應用規袼積 體電路晶片與該電子線路佈局相接。 11 ·依據申請專利範圍第丨項所述之微感測器模組之封裴方 法’其中’該微感測器模組包括一微感測器、一形成於 該微感測器頂部的保護蓋、一接合於該微感測器底部的 玻璃基板或矽基板，及一特殊應用規格積體電路晶片， 該玻璃基板或矽基板及該特殊應用規格積體電路晶片分 22 1357402 第97112172號發明專利申請案替換頁(100年11月修正) 別與該電子線路佈局相接。 12.依據申請專利範圍第1項所述之微感測器模組之封裝方 法，其中，該微感測器模組包括一微感測器、一形成於 ^玄微感測器頂部的保護蓋、一接合於該微感測器底部的 玻璃基板或石夕基板’及—設於該保護蓋上的特殊應用規 格積體電路晶片，並以該玻璃基板或矽基板與該電子線 路佈局相接。 13.依據申請專利範圍第
10〜12項之任一項所述之微感測器 換組之封裝方法，其中，該微感測器模組是以打線方式 與該電子線路佈局電連接。 依據申。月專利範圍第1〇〜12項之任一項所述之微感測器 模組之封裝方法’其中，該微感測器是一微加速度計。 15· 一種微感測器模組之封裝方法，包含以下步驟： 提供一可動結構已受保護的微感測器模組； 製備-具有層狀結構的金屬基板，該金屬基板包括
一電路用層…端W層及-介於該電路用層與該端子 用層之間的餘刻停止層； 圖案化該電路用層以形成-電子線路佈局； π 、將該微m模組設於該電子線路佈局上，並使該 微感測器模組與該電子線路佈局電連接； 測器 分區 利用塑膠模製技術形成一塑膠封裝層，並將該微感 核組與該電路用層埋設於該塑膠封裝層中； 於該端子用層進行圖案化步驟，使該θ端子用層之部 域被餘刻部分厚度，以形成複數個輸出端子之預定 23 1357402 區域； 第97112172號發明專利申請案替換頁⑽年^月修正) 於該端子用層表面形成一保護層； 去除該等預定區域之外的部分該保護層； 並钱刻 層為止 #刻該端子用層之未覆蓋該㈣層的部分， 至該蝕刻停止層為止； 蝕刻5亥蝕刻停止層之曝露的區域至該電路用 :及 去除該保護層剩餘的部分，以形成複數個輸出端子 Ο 16. 依據巾4專利範圍第15項所述之微感測器模組之封裝方 法，其中，形成該蝕刻停止層的金屬材料不同於形成該 電路用層及該端子間的金屬材料，且分別與該電路用 層及該端子用層之金屬材料具有高餘刻選擇比。 17. 依據中凊專利範圍第16項所述之微感測器模組之封敦方 法，其中，形成該電路用層及該端子用層的金屬材料可 為相同或不同。 依據申明專利範圍第17項所述之微感測器模組之封裝方 法，其中，形成該電路用層、該蝕刻停止層及該端子用 層的金屬材料可分別選自金、銅、鎳中至少二者。 依據申請專利範圍第15項所述之微感測器模組之封裝方 法，其中，該微感測器模組包括一微感測器、一形成於 該微感測器頂部的保護蓋，及接合於該微感測器底部的 一特殊應用規格積體電路晶片，並以該特殊應用規格積 體電路晶片與該電子線路佈局相接。 24 1357402 第97112172號發明專利申請案替換頁(100年1丨月修 20·依據申請專利範圍第15項所述之微感測器模組之封裝方 法，其中，該微感測器模組包括一微感測器、一形成於 該微感測器頂部的保護蓋、一接合於該微感測器底部的 玻璃基板或矽基板，及—特殊應用規格積體電路晶片， 該玻璃基板或矽基板及該特殊應用規格積體電路晶片分 別與該電子線路佈局相接。 21 ·依據申請專利範圍第i 5項所述之微感測器模組之封裝方
法’其中’該微感測器模組包括一微感測器、一形成於 該微感測器頂部的保護蓋、一接合於該微感測器底部的 玻璃基板或矽基板’及一設於該保護蓋上的特殊應用規 格積體電路晶片’並以該玻璃基板或矽基板與該電子線 路佈局相接。 22·依據申叫專利範圍第i 9〜2丨項之任一項所述之微感測器 模組之封裝方法，其中’該微感測器模組是以打線方式 與該電子線路佈局電連接。
19〜21項之任一項所述之微感測器 模、，且之封裝方法，其中’該微感測器是一微加速度計。 24. 一種微感測器模組之封裝體，包含： 一塑膠封裝層； —埋設於該塑膠封裝層中的微感測器模組； ^ 卩刀埋s又於該塑膠封裝層中的電子線路佈局，且 5 線路佈局與該微感測器模組電連接，並有一部分 裸露於該塑膠封襞層之一表面；及 複數個與3亥電子線路佈局電連接之輸出端子，且該 25 1357402
第97112172號發明專利申請案替換頁（100年11月修正) 等輸出端子凸出於該塑膠封裝層之裸露該電子線路佈局 的表面，其中該電子線路佈局與該等輸出端子由一層狀 結構的金屬基板所製成。 26
TW097112172A 2008-04-03 2008-04-03 Package body and package method for microsensor module TW200942487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097112172A TW200942487A (en) 2008-04-03 2008-04-03 Package body and package method for microsensor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097112172A TW200942487A (en) 2008-04-03 2008-04-03 Package body and package method for microsensor module

Publications (2)

Publication Number Publication Date
TW200942487A TW200942487A (en) 2009-10-16
TWI357402B true TWI357402B (zh) 2012-02-01

Family

ID=44868696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112172A TW200942487A (en) 2008-04-03 2008-04-03 Package body and package method for microsensor module

Country Status (1)

Country Link
TW (1) TW200942487A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Also Published As

Publication number Publication date
TW200942487A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN100555592C (zh) 芯片封装结构及其制作方法
US8329555B2 (en) Method for producing a capping wafer for a sensor
TWI267927B (en) Method for wafer level package
WO2012122875A1 (zh) Mems压力传感器及其制作方法
CN109037160A (zh) 半导体装置封装
TW201036120A (en) Exposed pad backside pressure sensor package
TWI455266B (zh) 具微機電元件之封裝結構及其製法
WO2007058074A1 (ja) 両面電極パッケージ及びその製造方法
JP2003530234A (ja) マイクロメカニック構造素子および相当する製造方法
TW200919593A (en) Elements and modules with micro caps and wafer level packaging method thereof
CN101479844A (zh) 用于封装电子器件和集成电路的方法
US8338282B2 (en) Method for encapsulating a microcomponent using a mechanically reinforced cap
CN103787262A (zh) Tsv-mems组合
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
EP2327658B1 (en) Method for manufacturing microelectronic devices and devices according to such method
TW201238879A (en) MEMS sensing device and method for the same
CN105470212A (zh) 用于半导体器件的封装及其组装方法
US10773951B2 (en) CMOS-MEMS integrated device without standoff in MEMS
TWI357402B (zh)
JP4675945B2 (ja) 半導体装置
TW201133731A (en) Chip package and method for forming the same
TW201121017A (en) Chip package and fabrication method thereof
CN106744647A (zh) Mems芯片封装结构以及封装方法