CN104065379A - 一种谐波混频锁相介质振荡器设计方法 - Google Patents
一种谐波混频锁相介质振荡器设计方法 Download PDFInfo
- Publication number
- CN104065379A CN104065379A CN201410211256.7A CN201410211256A CN104065379A CN 104065379 A CN104065379 A CN 104065379A CN 201410211256 A CN201410211256 A CN 201410211256A CN 104065379 A CN104065379 A CN 104065379A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- signal
- mixing
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种谐波混频锁相介质振荡器设计方法,其与现有技术相比,通过采用新颖的基于取样鉴相器的谐波混频锁相介质振荡器电路结构,省去了取样锁相的扩捕电路,减少调试,稳定可靠,利于量产。同时又避免了数字分频锁相使用N次微波分频器造成的环路相噪恶化。包括气密封装体积小于40mm×40mm×12.5mm,集成度较高。
Description
技术领域
本发明涉及一种谐波混频锁相介质振荡器,属于微波锁相环领域。
背景技术
锁相介质振荡器被广泛应用于各种微波组件和系统中,以实现为系统和电路提供稳定可靠的低相位噪声频率源。
到目前为止,传统的锁相介质振荡器主要分为取样锁相介质振荡器和分频锁相介质振荡器两大类。取样锁相介质振荡器的稳定性和可靠性问题以及其较大的调试量是困扰该技术的问题。而分频锁相介质振荡器虽解决了稳定性、可靠性和调试量的问题,但是相位噪声由于引入了N分频器而造成相位噪声大幅恶化。
混频锁相可以较大程度上改善相位噪声的恶化,在现在的工程中也有较多应用。但是一般的混频锁相方案多是采用单独的倍频链将参考信号倍频后再和振荡器信号混频产生中频信号进行锁相。这样的设计电路结构复杂,电路体积较大。而采用新颖的基于取样鉴相器的谐波混频锁相介质振荡器设计方法设计的锁相振荡器,不但获得了远优于传统分频锁相电路的相位噪声,同时将电路形式大大简化,使得采用该方法设计的电路体积大幅减小,在现代的通讯或导引设备中的应用前景更为广阔。
发明内容
发明目的:本发明提出一种谐波混频锁相介质振荡器,省去了取样锁相电路中的扩捕电路,并且具有低相位噪声的特点。
技术方案:本发明采用的技术方案为一种谐波混频锁相介质振荡器设计方法,包括以下步骤:
1)利用非线性元件产生参考信号的N次谐波分量,N为正整数;
2)所述N次谐波分量与来自介质振荡器的振荡信号混频,混频后的信号中选择频率小于三分之一参考信号频率的信号作为中频信号;
3)该中频信号与参考信号进行相位比较,并根据比较结果调节介质振荡器振荡信号的频率,使振荡信号频率大于N次谐波分量频率与中频信号频率之差,并且小于N次谐波分量频率与三分之一参考信号频率之和,直到振荡信号与参考信号频率、相位相等。
优选地,所述步骤1)中非线性元件为阶跃恢复二极管。所述介质振荡器为电调介质振荡器。所述N为140。
有益效果:本发明与现有技术相比,通过采用新颖的基于取样鉴相器的谐波混频锁相介质振荡器电路结构,省去了取样锁相的扩捕电路,减少调试,稳定可靠,利于量产。同时又避免了数字分频锁相使用N次微波分频器造成的环路相噪恶化。包括气密封装体积小于40mm×40mm×12.5mm,集成度较高。
附图说明
图1为本发明的信号流示意图;
图2为本发明使用在Ku波段中的测试结果图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等同形式的修改均落于本申请所附权利要求所限定的范围。
电调介质振荡器本身的振荡频率和相位可能会有偏差,所以一般都与鉴相器及滤波器构成锁相环,以提供稳定的信号源。
如图1所示,首先参考信号经过放大激励电路加载到取样鉴相器的阶跃恢复二极管(SRD)上产生丰富的谐波分量,其中的N次谐波分量是我们所需要的,N为正整数。之所以选用取样鉴相器,是因为它含有阶跃恢复二极管(SRD)以及平衡混频器。SRD具有极为陡峭的下降沿,因而容易产生高次谐波。
经过滤波器的选择,该N次谐波分量在取样鉴相器的平衡混频器中与来自电调介质振荡器的振荡信号混频,混频后的信号经过中频放大器选择其中频率小于三分之一参考信号频率的部分作为中频信号。
所述中频信号与参考信号在数字鉴频鉴相器进行鉴相,数字鉴频鉴相器输出的误差信号经有源环路滤波器后作为控制电压加载到电调介质振荡器上,控制电压改变电调介质振荡器的频率,直到振荡信号与参考信号频率、相位相等。电调介质振荡器锁相后经过隔离放大输出级输出振荡信号。
上述电调介质振荡器振荡信号的频率应控制在一个范围内,这个范围的下限是N次谐波分量频率与中频信号频率之差,而上限为N次谐波分量频率与三分之一参考信号频率之和。这样选择调整的原因是由于混频后产生的中频信号要送入数字鉴频鉴相器进行锁相,同时由于数字鉴频鉴相器的鉴频功能是单调的,所以电路设计中要求谐波混频后产生的中频信号对应的电调电压也必须是单调的,否则就会出现失锁和错锁的情况。
举例说明如下:假设参考信号频率为100MHz,而N=140,即N次谐波分量为14GHz,然后选择中频为小于1/3参考信号的频率,因为如果选择大于等于1/2参考信号的频率作为中频,则可能造成产生的中频非单调,参考频率的第140次谐波可能混频产生大于等于1/2参考信号,参考频率的第141次谐波也可能混频产生大于等于1/2参考信号,所以可能产生错锁和失锁。通常为留有更多的余量选择中频为小于1/3参考信号的频率,在这里可以选择1/10参考信号,即10MHz。这样我们将需要调整电调介质振荡器频率覆盖范围到14GHz+1/3*100MHz=14.0333GHz范围以下,同时当电调介质振荡器的频率覆盖范围超过14GHz-1/10*100MHz=13.990GHz)范围以下时,由于数字鉴频鉴相器的鉴频功能单调性,锁相环路输出的电压将进一步拉低,这时实际电调介质振荡器已经处于频率覆盖范围的低端,这样就会造成鉴频器的误判,造成失锁。所以最终确定需调整的电调介质振荡器的频率覆盖范围为13.990GHz~14.0333GHz间。
在Ku波段(14.01GHz),采用新颖的基于取样鉴相器的谐波混频锁相电调介质振荡器设计方法设计的锁相源,实测中1GHz范围内杂散抑制优于80dBc,相位噪声优于-109dBc/Hz1KHz,-112dBc/Hz10KHz,-113dBc/Hz100KHz,如图2所示,可广泛应用于各类微波组件和系统中。
Claims (4)
1.一种谐波混频锁相介质振荡器设计方法,其特征在于,包括以下步骤:
1)利用非线性元件产生参考信号的N次谐波分量,N为正整数;
2)所述N次谐波分量与来自介质振荡器的振荡信号混频,混频后的信号中选择频率小于三分之一参考信号频率的信号作为中频信号;
3)该中频信号与参考信号进行相位比较,并根据比较结果调节介质振荡器振荡信号的频率,使振荡信号频率大于N次谐波分量频率与中频信号频率之差,并且小于N次谐波分量频率与三分之一参考信号频率之和,直到振荡信号与参考信号频率、相位相等。
2.根据权利要求1所述的谐波混频锁相介质振荡器设计方法,其特征在于,所述步骤1)中非线性元件为阶跃恢复二极管。
3.根据权利要求1所述的谐波混频锁相介质振荡器设计方法,其特征在于,所述介质振荡器为电调介质振荡器。
4.根据权利要求1所述的谐波混频锁相介质振荡器设计方法,其特征在于,所述N为140。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410211256.7A CN104065379A (zh) | 2014-05-19 | 2014-05-19 | 一种谐波混频锁相介质振荡器设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410211256.7A CN104065379A (zh) | 2014-05-19 | 2014-05-19 | 一种谐波混频锁相介质振荡器设计方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104065379A true CN104065379A (zh) | 2014-09-24 |
Family
ID=51552936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410211256.7A Pending CN104065379A (zh) | 2014-05-19 | 2014-05-19 | 一种谐波混频锁相介质振荡器设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104065379A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105356896A (zh) * | 2015-09-29 | 2016-02-24 | 西安空间无线电技术研究所 | 一种用于小型化Ka双频发射机的多频切换系统及方法 |
CN107395122A (zh) * | 2017-06-21 | 2017-11-24 | 安徽华东光电技术研究所 | 锁相介质振荡器模块的制作方法 |
-
2014
- 2014-05-19 CN CN201410211256.7A patent/CN104065379A/zh active Pending
Non-Patent Citations (3)
Title |
---|
周叶华: "基于取样混频的宽带低相噪频综研究", 《通信对抗》 * |
陈雪峰: "基于DRO和取样锁相技术的6.4GHz低相噪振荡源", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
骆明伟: "低相噪锁相介质振荡器的研制", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105356896A (zh) * | 2015-09-29 | 2016-02-24 | 西安空间无线电技术研究所 | 一种用于小型化Ka双频发射机的多频切换系统及方法 |
CN105356896B (zh) * | 2015-09-29 | 2018-02-09 | 西安空间无线电技术研究所 | 一种用于小型化Ka双频发射机的多频切换系统及方法 |
CN107395122A (zh) * | 2017-06-21 | 2017-11-24 | 安徽华东光电技术研究所 | 锁相介质振荡器模块的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660655B2 (en) | Ultra low phase noise frequency synthesizer | |
US8384453B1 (en) | Frequency adjustment in a control system | |
CN110535465B (zh) | 具有可变占空比的基准振荡器及其频率合成器和接收器 | |
CN103684431A (zh) | 可快速锁定的锁相环及其锁定方法 | |
CN105049036A (zh) | 一种宽带低噪声信号发生器 | |
Lee et al. | A 4.8-GHz Dividerless Subharmonically Injection-Locked All-Digital PLL With a FOM of $-$252.5 dB | |
CN104485951A (zh) | 带锁相环(pll)的频率合成源电路及控制方法 | |
CN102006060A (zh) | 一种谐波锁相频率源及其锁相方法 | |
CN103957008A (zh) | 一种多环混频锁相频率合成的s频段小步进频率综合器 | |
CN104065379A (zh) | 一种谐波混频锁相介质振荡器设计方法 | |
CN105634483A (zh) | 一种用于汞离子微波频标的毫米波频率源 | |
CN203086442U (zh) | 一种基于加法器的锁相式快跳源 | |
CN102163970A (zh) | 一种微波频段低相噪锁相介质振荡器 | |
CN201878129U (zh) | 一种微波频段低相噪锁相介质振荡器 | |
CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 | |
US9742414B2 (en) | Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop | |
CN210927603U (zh) | 一种新型低噪声锁相环结构 | |
TWI674760B (zh) | 減輕注入牽引效應的方法及相關的信號系統 | |
CN204948028U (zh) | 一种新型变频器 | |
Qingping et al. | ADF4350-based Frequency Modulation transmitter design | |
CN205377832U (zh) | 一种新型频率源 | |
CN107547084A (zh) | 频率控制电路、频率控制方法以及锁相回路电路 | |
Aditya et al. | Frequency Calibration System for wBMS | |
CN105450222A (zh) | 一种vco摆幅自动校准的电路和方法 | |
Hui et al. | Design and implementation of a fractional-N frequency source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140924 |