TWI674760B - 減輕注入牽引效應的方法及相關的信號系統 - Google Patents

減輕注入牽引效應的方法及相關的信號系統 Download PDF

Info

Publication number
TWI674760B
TWI674760B TW107132458A TW107132458A TWI674760B TW I674760 B TWI674760 B TW I674760B TW 107132458 A TW107132458 A TW 107132458A TW 107132458 A TW107132458 A TW 107132458A TW I674760 B TWI674760 B TW I674760B
Authority
TW
Taiwan
Prior art keywords
signal
output
difference
oscillator
clock
Prior art date
Application number
TW107132458A
Other languages
English (en)
Other versions
TW201918030A (zh
Inventor
蕭介勛
沈士琦
王琦學
陳信宏
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201918030A publication Critical patent/TW201918030A/zh
Application granted granted Critical
Publication of TWI674760B publication Critical patent/TWI674760B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供了一種減輕振盪器的注入牽引效應的方法及相關的信號系統，該振盪器在控制信號的控制下產生輸出時鐘。該方法包括：通過迴路濾波器對偏差信號進行濾波，以形成濾波信號；通過自我注入鎖定(SIL)控制器形成輔助信號，該輔助信號跟踪偏差信號或跟踪參考時鐘與起因於該輸出時鐘的輸出信號之間的相位差；以及，通過對該濾波信號和該輔助信號求和來形成該控制信號。

Description

減輕注入牽引效應的方法及相關的信號系統
本發明涉及減輕注入牽引效應(injection-pulling effect)的方法及相關的信號系統，以及更具體地，涉及減少振盪器的注入牽引效應的方法及相關的信號系統。
具有振盪器的信號系統對現代電子設備來說是必不可少的，該振盪器用於產生時鐘和/或振盪信號。例如，電子需求無線通訊能力需要具有振盪器的信號系統來實現射頻(radio frequency，RF)發射器、接收器和/或收發器。
請參考第1圖，第1圖示出了常規的信號系統100，例如直接轉換架構的RF發射器。系統100包括相位檢測電路(phase detection circuitry)110、迴路濾波器(loop filter)140、振盪器160、正交調變器(quadrature modulator)165和功率放大器(power amplifier，PA)174。振盪器160在控制信號sf1的控制下進行振盪，以產生(generate)或形成(form)RF時鐘CKv1。正交調變器165利用時鐘CKv1對基帶資料信號I_data和Q_data進行調變，以形成RF信號ss1，以及，功率放大器174對信號ss1進行放大，以產生放大後的RF信號so1。為了產生用以控制振盪器160的信號sf1，相位檢測電路110檢測參考時鐘CKref和時鐘CKv1之間的相位差，以形成信號se1，以及，迴路濾波器140對信號se1進 行濾波，以產生信號sf1。如第1圖所示，迴路濾波器140是具有帶寬f0的頻率響應的低通濾波器。
影響系統100的雜訊包括：與相位檢測電路110相關的參考雜訊，由其固有抖動性能和諧振器設計確定的振盪器雜訊，以及注入雜訊，該注入雜訊與起因於注入牽引效應的等效相位干擾相關。例如，放大器174的非線性將造成非期望的諧波，而該諧波將導致時鐘CKv1的頻率被拉離預期頻率，和/或導致時鐘CKv1的頻譜偏離預期頻譜。注入牽引效應對直接轉換信號系統來說是至關重要的，因為信號ss1和so1的頻率與時鐘CKv1的頻率基本相同(或非常接近)。迴路濾波器140的帶寬f0通常被設計成用於該參考雜訊和該振盪器雜訊之間的折衷，但是這樣的帶寬f0將受相當大的注入雜訊的影響。
有幾種現有技術可以減輕注入牽引效應。一種現有技術試圖通過改善放大器174和振盪器160之間的隔離來減輕注入牽引效應，但是受高硬件成本和佈局複雜性的影響。另一種現有技術試圖通過擴展迴路濾波器140的帶寬f0來減輕注入牽引效應，但是會對原始環路設計策略造成不利影響，這意味著設計者不能僅關注如何根據參考雜訊和振盪器雜訊實現最佳抑制。又一種現有技術試圖通過應用自適應干擾消除來減輕注入牽引效應，但是它必須受複雜的數位校準和嚴格的補償精度要求的影響。
有鑑於此，本發明的目的之一在於提供一種能夠減輕注入牽引效應的方法及相關的信號系統，以解決上述問題。
第一方面，本發明提供了一種減輕振盪器的注入牽引效 應的方法，該振盪器在控制信號的控制下產生輸出時鐘，以及，該方法包括：通過迴路濾波器對偏差信號進行濾波，以形成濾波信號；通過自我注入鎖定(SIL)控制器形成輔助信號，該輔助信號跟踪該偏差信號(如該偏差信號的瞬時變化)或跟踪參考時鐘與起因於該輸出時鐘的輸出信號之間的相位差(如該相位差的瞬時變化)；以及，通過對該濾波信號和該輔助信號求和來形成該控制信號。
第二方面，本發明提供了一種減輕注入牽引效應的信號系統，該信號系統包括振盪器、迴路濾波器、SIL控制器以及第一求和單元。振盪器用於在控制信號的控制下產生輸出時鐘；迴路濾波器用於對偏差信號進行濾波，以形成濾波信號；SIL控制器用於形成輔助信號，該輔助信號跟踪參考時鐘(如該偏差信號的瞬時變化)或跟踪參考時鐘與起因於該輸出時鐘的輸出信號之間的相位差(如該相位差的瞬時變化)；以及，第一求和單元耦接在該迴路濾波器，該SIL控制器和該振盪器之間，用於通過對該濾波信號和該輔助信號求和來形成該控制信號。
第三方面，本發明提供了一種減輕注入牽引效應的信號系統，該信號系統包括振盪器、迴路濾波器、SIL控制器以及第一求和單元。振盪器用於在控制信號的控制下產生輸出時鐘；迴路濾波器用於對偏差信號進行濾波，以形成濾波信號；SIL控制器用於通過對該輸出時鐘執行頻率鑑別來形成輔助信號；以及，第一求和單元耦接在該迴路濾波器，該SIL控制器和該振盪器之間，用於通過對該濾波信號和該輔助信號求和來形成該控制信號。
在下面的詳細描述中描述其它實施例和優點。本發明內 容並非旨在限定本發明。本發明由申請專利範圍限定。
100、200、300、400、500、900‧‧‧信號系統
110‧‧‧相位檢測電路
210、310、410、510‧‧‧累加器
220、320、380、420、520、580‧‧‧測量電路(如TDC)
230、255、355、403、430、455、503、530、555、955、953‧‧‧求和單元
140、240、340、440、540、940‧‧‧迴路濾波器
250、350、450、550、650、950‧‧‧自我注入鎖定(SIL)控 制器
160、260、360、460、560、960‧‧‧振盪器
165、365‧‧‧正交調變器
174、374、474、574‧‧‧功率放大器
370、470、570‧‧‧主放大器
372、472、572‧‧‧可編程增益放大器
463、563、994‧‧‧分頻器
465、565‧‧‧混頻器
652、956‧‧‧資料轉換器
654、954‧‧‧內部放大器
656a、656b‧‧‧放大器
702、704、706、708、710‧‧‧步驟
920‧‧‧相位檢測器
930‧‧‧電荷泵
952‧‧‧延遲電路
992‧‧‧積分差異調變器
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出。
第1圖示出了常規的信號系統。
第2圖至第5圖根據本發明實施例示出了信號系統。
第6圖根據本發明實施例示出了一種自我注入鎖定(SIL)控制器。
第7圖示出了第2圖至第5圖中所示系統的操作。
第8圖根據本發明實施例示出了一種信號系統。
在下面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另 一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
文中所用術語“基本”或“大致”係指在可接收的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接收的與“完全等於”有一定誤差的方式。
請參考第2圖，第2圖根據本發明實施例示出了信號系統200。信號系統200包括累加器(accumulator)210，測量電路(measuring circuit)220(例如，時間至數位轉換器(time-to-digital converter，TDC))，求和單元(sum block)230，迴路濾波器240和振盪器260；為了減輕注入牽引效應，信號系統200還包括自我注入鎖定(self-injection locked，SIL)控制器250以及另一求和單元255。振盪器260在控制信號sc2的控制下進行振盪，以產生輸出時鐘CKv2，從而，時鐘CKv2的頻率隨控制信號sc2的變化而變化。累加器210耦接於或接收頻率控制字(frequency command word)/頻率控制命令FCW和參考時鐘CKref，用於在參考時鐘CKref的每個週期中累加頻率控制字FCW，以形成參考信號sr2。測量電路220耦接於振盪器260，用於測量參考時鐘CKref和輸出時鐘CKv2之間的相位差，以形成區別信號(distinction signal)sd2。求和單元230耦接在測量電路220，累加器210和迴路濾波器240之間，用於依據參考信號sr2和區別信號sd2之間的差異(如相位差)形成偏差信號(deviation signal)se2。迴路濾波器240對偏差信號se2進行濾波，以形成濾波信號sf2。當信號系統200達到穩定的鎖相(phase lock)時，輸出時鐘CKv2的頻率fv基本等於頻率控制字FCW與參考時鐘CKref的頻率fr的乘積，即fv=FCW * fr。例如，參考時鐘CKref是MHz的量級，而輸出時鐘CKv2可以是GHz的量級。迴路濾波器240 可以是低通濾波器。
SIL控制器250具有輸入端口i2和輸出端口p2；輸入端口i2耦接於求和單元230，而輸出端口p2耦接於求和單元255。為了減輕注入牽引效應，SIL控制器250用於形成輔助信號sa2，其中，輔助信號sa2跟踪(track)偏差信號se2的瞬時變化(instantaneous varying)。求和單元255耦接在迴路濾波器240，SIL控制器250和振盪器260之間，用於通過對濾波信號sf2和輔助信號sa2求和來形成控制信號sc2。由於區別信號sd2是由輸出時鐘CKv2和參考時鐘CKref之間的相位差形成的，因此，區別信號sd2(以及，包含區別信號sd2的偏差信號se2)的瞬時變化能夠反映注入牽引效應對輸出時鐘CKv2的瞬時影響。
根據本發明的SIL控制器250將使能輔助信號sa2以及控制信號sc2(其中，該控制信號sc2是通過對濾波信號sf2和輔助信號sa2求和獲得的)持續(keep)跟踪偏差信號se2的瞬時變化，從而，振盪器260在控制信號sc2的控制下能夠迅速抵消注入牽引效應的即時(immediate)影響，因此，可以改善注入牽引效應的減少(即有效地減少注入牽引效應)。在一些實施例中，也可以根據具體設計選擇性地使能SIL控制器250輸出輔助信號sa2，例如，當偏差信號se2的瞬時變化量大於預定閾值時，使能SIL控制器250輸出輔助信號sa2，以快速校正se2，從而降低注入牽引效應對系統效能的惡化。通常，鎖相環(Phase Locking Loop，PLL)中的迴路濾波器包括兩種鎖定狀態，例如，粗鎖定(coarse locking)狀態，其可表現為一型濾波器(Type-I filter)，以具有較小的建立時間(settling time)；精鎖定(fine locking)狀態，其可表現為二型濾波器(Type-II filter)，以具有較小的穩定狀態誤差，兩種鎖定狀態分別具有各自的優勢。然而，當迴路濾波器從粗鎖定狀態切換為精鎖定狀態時，濾波信號sf2無法反映偏差信號230 上的瞬時變化，若此時PLL受到注入牽引效應，本發明提供的自我注入鎖定方法將可提供信號系統快速修正se2的能力，以降低對系統效能的惡化。也就是說，在本發明的一些實施例中，輔助信號sa2和偏差信號se2是偏差信號se2分別經過type I濾波器和type II濾波器後的迴路修正訊號，從而具有更好的性能。
在一實施例中，累加器210，測量電路220，迴路濾波器240，SIL控制器250以及求和單元230、255可以是由參考時鐘CKref驅動的數位域中的數位電路實現，以及，振盪器260可以是數位控制振盪器。例如，迴路濾波器240可以是數位低通濾波器，以及，測量電路220可以是時間至數位轉換器(TDC)；測量電路220在參考時鐘CKref的每個週期中將輸出時鐘CKv2的有效邊沿(例如，上升沿)與參考時鐘CKref的有效邊沿之間的時間差轉換為數位值，以形成區別信號sd2的樣本sd2[n]。在第n個週期中，當測量得到樣本sd2[n]並通過求和單元230形成偏差信號se2的樣本se2[n]時，SIL控制器250將使能輔助信號sa2的即時樣本(immediate sample)sa2[n]來跟踪樣本se2[n]的值，從而，控制信號sc2的即時樣本sc2[n]將反映樣本se2[n]的瞬時值。應當注意的是，由於迴路濾波器240的數位濾波，濾波信號sf2在第n個週期上的即時樣本sf2[n]將不反映樣本se2[n]的瞬時值；樣本se2[n]的瞬時值將被濾波信號sf2在後續第(n+1)或(n+2)個週期上的後續樣本sf2[n+1]或sf[n+2]反映出來。
在一實施例中，SIL控制器250根據測量電路220和SIL控制器250的時延(latency)來調整樣本sa2[n]的值，並且因此使得樣本sa2[n]基本與參考時鐘CKref和輸出時鐘CKv2之間的相位差呈180度反相(out of phase)，從而，通過求和得到的控制信號sc2使能振盪器260以與注入牽引效應相反的趨勢振盪，例如，當注入牽引效應使輸出時鐘CKv2減速(slow down)時振盪更快。由於測量電路220是數位電路，因此，在設計層面上可以很好地估計和補償測量電路220的時延。
SIL控制器250可以由第6圖中所示的SIL控制器650實現。如第6圖所示，SIL控制器650具有輸入端口i6和輸出端口p6，並且包括級聯在輸入端口i6和輸出端口p6之間的資料轉換器(data converter)652和內部放大器(internal amplifier)654。資料轉換器652從輸入端口i6接收相位差信號spd6，並將相位差信號spd6轉換為頻率差信號sfd6。舉例來說，相位差信號spd6和頻率差信號sfd6具有不同的動態範圍，資料格式，編碼和/或單位，以及，資料轉換器652執行不同動態範圍，資料格式，編碼和/或單位之間的轉換。在一實施例中，振盪器260可以是數位控制振盪器，其接收頻率控制格式的數位控制信號sc2；為了通過本實施例的SIL控制器650來實現SIL控制器250，SIL控制器650中的資料轉換器652可以將相位差信號spd6轉換為該頻率控制格式的頻率差信號sfd6。在一實施例中，振盪器260可以是接收電壓控制信號sc2的電壓控制振盪器；為了通過本實施例的SIL控制器650來實現SIL控制器250，SIL控制器650中的資料轉換器652可以將相位差信號spd6轉換為電壓格式的頻率差信號sfd6。
在SIL控制器650中，放大器654對頻率差信號sfd6進行放大，以在輸出端口p6處形成信號sa6。放大器654可以包括放大器(或放大器單元)656a和放大器(或放大器單元)656b，放大器656a用於利用振盪器調諧靈敏度(oscillator tuning sensitivity)Kdco進行放大，放大器656b用於利用SIL環路增益Gsil進行放大，其中，振盪器調諧靈敏度Kdco是與振盪器相關的常數，而SIL環路增益Gsil是可編程的(可變的)以獲得靈活性。為了通過第6圖中的SIL控制器650實現第2圖中的SIL控制器250，端口i2和p2可以分別由端口i6和p6實現，因此端口i2處的偏差信號se2(第 2圖)作為端口i6處的相位差信號spd6(第6圖)被接收，而端口p6處的信號sa6作為端口p2處的輔助信號sa2(第2圖)被輸出。
請參考第3圖，第3圖根據本發明實施例示出了信號系統300。系統300包括累加器310，測量電路320，求和單元330，迴路濾波器340，振盪器360，正交調變器365和主放大器370；為了減輕注入牽引效應，系統300還包括SIL控制器350和測量電路380以及另一求和單元355。振盪器360在控制信號sc3的控制下產生輸出時鐘CKv3。正交調變器365耦接於振盪器360，用於利用輸出時鐘CKv3執行正交調變，以形成調變信號sm3。主放大器370耦接於正交調變器365，用於對調變信號sm3進行放大，以形成輸出信號so3。主放大器370可以包括可編程增益放大器(programmable-gain amplifier，PGA)372和功率放大器(PA)374。
累加器310耦接於或接收頻率控制字FCW和參考時鐘CKref，用於在參考時鐘CKref的每個週期中累加頻率控制字FCW，以形成參考信號sr3。測量電路320耦接於振盪器360，用於測量參考時鐘CKref和輸出時鐘CKv3之間的相位差，以形成區別信號sd3。求和單元330耦接在測量電路320，累加器310和迴路濾波器340之間，用於依據參考信號sr3和區別信號sd3之間的差異來形成偏差信號se3。迴路濾波器340用於對偏差信號se3進行濾波，以形成濾波信號sf3。測量電路380耦接在主放大器370和SIL控制器350之間，用於測量參考時鐘CKref和輸出信號so3之間的相位差，以形成區別信號sdd3。
SIL控制器350具有輸入端口i3和輸出端口p3，輸入端口i3耦接於測量電路380，輸出端口p3耦接於求和單元355。為了減輕注入牽引效應，SIL控制器350形成輔助信號sa3，該輔助信號sa3用以跟踪區別信號sdd3的瞬時變化。求和單元355耦接在迴路濾波器340，SIL控制器350和 振盪器360之間，用於通過對濾波信號sf3和輔助信號sa3求和來形成控制信號sc3。由於區別信號sdd3是由參考時鐘CKref和輸出信號so3之間的相位差形成的，因此，區別信號sdd3(以及輔助信號sa3)的瞬時變化能夠反映注入牽引效應對輸出信號so3的瞬時影響。SIL控制器350將使輔助信號sa3及控制信號sc3持續跟踪區別信號sdd3的瞬時變化，從而，振盪器360在控制信號sc3的控制下能夠迅速抵消注入牽引效應的即時影響，並因此減輕注入牽引效應。
在一實施例中，累加器310，測量電路320、380，迴路濾波器340，SIL控制器350以及求和單元330、355可以由操作在參考時鐘CKref驅動的數位域中的數位電路來實現，以及，振盪器360可以是數位控制振盪器。例如，測量電路320和380中的每一個可以是時間至數位轉換器(TDC)；在參考時鐘CKref的每個週期中，測量電路320將輸出時鐘CKv3的有效邊沿和參考時鐘CKref的有效邊沿之間的時間差轉換為數位值，以形成區別信號sd3的樣本sd3[n]；另一方面，測量電路380將輸出信號so3的有效邊沿與參考時鐘CKref的有效邊沿之間的時間差轉換為數位值，以形成區別信號sdd3的樣本sdd3[n]。
在第n個週期中，當測量得到樣本sd3[n]和sdd3[n]且由求和單元330形成偏差信號se3的樣本se3[n]時，SIL控制器350使能輔助信號sa3的即時樣本sa3[n]跟踪樣本sdd3[n]的值，因此，求和後的控制信號sc3的即時樣本sc3[n]將反映樣本sdd3[n]的瞬時值。在一實施例中，SIL控制器350使得樣本sa3[n]基本上與參考時鐘CKref和輸出信號so3之間的相位差呈180度反相(換言之，參考時鐘CKref和輸出信號so3之間的相位差與樣本sa3[n]基本是180度反相的)，因此求和得到的控制信號sc3使得振盪器360抵消注入牽引效應的影響。
類似於第2圖中的SIL控制器250，第3圖中的SIL控制器350可以由第6圖中所示的SIL控制器650實現，端口i3和p3分別由端口i6和p6實現，因此端口i3處的區別信號sdd3(第3圖)作為端口i6處的相位差信號spd6(第6圖)被接收，而輸出端口p6處的信號sa6作為端口p3處的輔助信號sa3(第3圖)被輸出。
第2圖或第3圖中的信號系統200或300可應用於各種發射器實現。例如，通過將頻率控制字FCW設置為基於基帶信號(未示出)變化，信號系統200或300可以實現為直接頻率調變(direct frequency modulation，DFM)或直接變換發射器，其具有減輕的注入牽引效應。此外，本發明可以應用於其它調變的信號系統，例如極化調變。請參考第4圖，第4圖根據本發明實施例示出了信號系統400。
如第4圖所示，系統400包括累加器410，測量電路420，求和單元403、430，迴路濾波器440，振盪器460，分頻器(frequency divider，圖中簡稱為LO DIV)463，混頻器(mixer)465和主放大器470；為了減輕注入牽引效應，系統400還可以括SIL控制器450以及求和單元455。振盪器460在控制信號sc4的控制下產生輸出時鐘CKv4。分頻器463耦接於振盪器460，用於對輸出時鐘CKv4進行分頻，以形成本地振盪信號LO4。混頻器465耦接於第二源信號(source signal)sAM和分頻器463，用於混合本地振盪信號LO4和第二源信號sAM，以形成混頻信號sm4。主放大器470耦接於混頻器465，用於對混頻信號sm4進行放大，以形成輸出信號so4。主放大器470可以包括可編程增益放大器(PGA)472和功率放大器(PA)474。
求和單元403對第一源信號sPM和頻率控制字FCW求和，以形成求和字(summed word)sw4。累加器410耦接於求和單元403和參考時 鐘CKref，用於在參考時鐘CKref的每個週期中累加求和字sw4，以形成參考信號sr4。測量電路420耦接於振盪器360，用於測量參考時鐘CKref和輸出時鐘CKv4之間的相位差，以形成區別信號sd4。求和單元430耦接在測量電路420，累加器410和迴路濾波器440之間，用於通過參考信號sr4和區別信號sd4之間的差異來形成偏差信號se4。迴路濾波器440對偏差信號se4進行濾波，以形成濾波信號sf4。
SIL控制器450具有輸入端口i4和輸出端口p4，輸入端口i4耦接於求和單元430，輸出端口p4耦接於求和單元455。為了減輕注入牽引效應，SIL控制器450形成輔助信號sa4，其中，輔助信號sa4跟踪偏差信號se4的瞬時變化。求和單元455耦接在迴路濾波器440，SIL控制器450和振盪器460之間，用於通過對第一源信號sPM，濾波信號sf4以及輔助信號sa4求和來形成控制信號sc4。由於區別信號sd4是由參考時鐘CKref和輸出時鐘CKv4之間的相位差形成的，因此，區別信號sd4(以及偏差信號se4)的瞬時變化能夠反映注入牽引效應對輸出時鐘CKv4的瞬時影響。SIL控制器450將使得信號sa4以及控制信號sc4持續跟踪區別信號sd4的瞬時變化，因此振盪器460在控制信號sc4的控制下能夠迅速抵消注入牽引效應的即時影響，從而減輕注入牽引效應。
在一實施例中，累加器410，測量電路420，迴路濾波器440，SIL控制器450以及求和單元403,430和455可以由參考時鐘CKref驅動的數位域中的數位電路實現，振盪器460可以是數位控制振盪器。例如，測量電路420可以是時間至數位轉換器(TDC)；在參考時鐘CKref的每個週期中，測量電路420將輸出時鐘CKv4的有效邊沿和參考時鐘CKref的有效邊沿之間的時間差轉換為數位值，以形成區別信號sd4的樣本sd4[n]。
在第n個週期中，當測量得到樣本sd4[n]並通過求和單元430形成 偏差信號se4的樣本se4[n]時，SIL控制器450使得輔助信號sa4的即時樣本sa4[n]反映樣本se4[n]的值，因此，求和後的控制信號sc4的即時樣本sc4[n]將反映樣本sd4[n]的瞬時值。在一實施例中，SIL控制器450使得樣本sa4[n]基本與參考時鐘CKref和輸出時鐘CKv4之間的相位差呈180度反相，因此，求和得到的控制信號sc4使得振盪器460能夠抵消注入牽引效應的影響。
類似於第2圖和第3圖中的SIL控制器250和350，第4圖中的SIL控制器450可以由第6圖所示的SIL控制器650實現，端口i4和p4分別由端口i6和p6實現，因此端口i4處的偏差信號se4(第4圖)可以作為端口i6處的相位差信號spd6(第6圖)被接收，以及，端口p6處的信號sa6可以作為端口p4處的輔助信號sa4(第4圖)被輸出。
請參考第5圖，第5圖根據本發明實施例示出了信號系統500。信號系統500包括累加器510，測量電路520，求和單元503、530，迴路濾波器540，振盪器560，分頻器(圖中簡稱為LO DIV)563，混頻器565和主放大器570；為了減輕注入牽引效應，系統500還可以包括測量電路580、SIL控制器550以及求和單元555。
振盪器560在控制信號sc5的控制下生成輸出時鐘CKv5。分頻器563耦接於振盪器560，用於對輸出時鐘CKv5進行分頻，以形成本地振盪信號LO5。混頻器565耦接於源信號sAM和分頻器563，用於混合本地振盪信號LO5和源信號sAM，以形成混頻信號sm5。主放大器570耦接於混頻器565，用於對混頻信號sm5進行放大，以形成輸出信號so5。主放大器570可以包括可編程增益放大器(PGA)572和功率放大器(PA)574。
求和單元503對源信號sPM和頻率控制字FCW求和，以形成求和字sw5。累加器510耦接於求和單元503和參考時鐘CKref，用於在參考時鐘CKref的每個週期中累加求和字sw5，以形成參考信號sr5。測量電路 520耦接於振盪器560，用於測量參考時鐘CKref和輸出時鐘CKv5之間的相位差，以形成區別信號sd5。求和單元530耦接在測量電路520，累加器510和迴路濾波器540之間，用於依據參考信號sr5和區別信號sd5之間的差異來形成偏差信號se5。迴路濾波器540對偏差信號se5進行濾波，以形成濾波信號sf5。
測量電路580耦接在主放大器570和SIL控制器550之間，用於測量參考時鐘CKref和輸出信號so5之間的相位差，以形成區別信號sdd5。SIL控制器550具有輸入端口i5和輸出端口p5，輸入端口i5耦接於測量電路580，輸出端口p5耦接於求和單元555。為了減輕注入牽引效應，SIL控制器550形成輔助信號sa5，輔助信號sa5跟踪區別信號sdd5的瞬時變化。求和單元555耦接在迴路濾波器540，SIL控制器550和振盪器560之間，用於通過對源信號sPM，濾波信號sf5和輔助信號sa5求和來形成控制信號sc5。由於區別信號sdd5是由參考時鐘CKref和輸出信號so5之間的相位差形成的，因此，區別信號sdd5的瞬時變化能夠反映注入牽引效應對輸出信號so5的瞬時影響。SIL控制器550將使得輔助信號sa5以及控制信號sc5持續跟踪區別信號sdd5的瞬時變化，因此，振盪器560在求和後的控制信號sc5的控制下能夠迅速抵消注入牽引效應的即時影響，從而減輕注入牽引效應。
在一實施例中，累加器510，測量電路520和580，迴路濾波器540，SIL控制器550以及求和單元503,530和555可以由參考時鐘CKref驅動的數位域中的數位電路實現，以及，振盪器560可以是數位控制振盪器。例如，測量電路520和580中的每一個可以是時間至數位轉換器(TDC)；在參考時鐘CKref的每個週期中，測量電路520將輸出時鐘CKv5的有效邊沿和參考時鐘CKref的有效邊沿之間的時間差轉換為數位值，以形成區別信 號sd5的樣本sd5[n]；類似地，測量電路580將參考時鐘CKref的有效邊沿和輸出信號so5的有效邊沿之間的時間差轉換為數位值，以形成區別信號sdd5的樣本sdd5[n]。
在第n個週期中，當測量得到樣本sdd5[n]並通過求和單元530形成偏差信號se5的樣本se5[n]時，SIL控制器550使得輔助信號sa5的即時樣本sa5[n]跟踪樣本sdd5[n]的值，因此，求和後的控制信號sc5的即時樣本sc5[n]將反映樣本sdd5[n]的瞬時值。在一實施例中，SIL控制器550可以使得樣本sa5[n]基本與參考時鐘CKref和輸出信號so5之間的相位差呈180度反相，因此，求和得到的控制信號sc5可以控制振盪器560抵消注入牽引效應的影響。
類似於第2圖、第3圖和第4圖中的SIL控制器250,350和450，第5圖中的SIL控制器550可以由第6圖所示的SIL控制器650實現，端口i5和p5分別由端口i6和p6實現，因此端口i5處的區別信號sdd5(第5圖)可以作為端口i6處的相位差信號spd6(第6圖)被接收，以及，端口p6處的信號sa6可以作為端口p5處的輔助信號sa5(第5圖)被輸出。
請結合第2圖至第5圖參考第7圖，第7圖示出了系統200,300,400和500的操作，其中，主要步驟可以描述如下。
步驟702：在系統200,300,400或500中，振盪器(260,360,460或560)在控制信號(sc2，sc3，sc4或sc5)的控制下進行振盪，以產生輸出時鐘(CKv2，CKv3，CKv4或CKv5)。在系統300中，正交調變器365通過輸出時鐘CKv3執行正交調變，以形成調變信號sm3，以及，主放大器370對調變信號sm3進行放大，以形成輸出信號so3。在系統400或500中，分頻器(463或563)對輸出時鐘(CKv4或CKv5)執行分頻，以形成本地振盪信號(LO4或LO5)，混頻器(465或565)混合該本地振盪信號和源 信號sAM，以形成混頻信號(sm4或sm5)，以及，主放大器(470或570)對該混頻信號(sm4或sm5)進行放大，以形成輸出信號(so4或so5)。
步驟704：在系統200,300,400或500中，測量電路(220,320,420或520)測量參考時鐘CKref和輸出時鐘(CKv2，CKv3，CKv4或CKv5)之間的相位差，以形成區別信號(sd2，sd3，sd4或sd5)。在系統200或300中，累加器(210或310)在參考時鐘CKref的每個週期中累加頻率控制字FCW，以形成參考信號(sr2或sr3)。在系統400或500中，求和單元(403或503)對頻率控制字FCW和源信號sPM求和，以形成求和字(sw4或sw5)，以及，累加器(410或510)在參考時鐘CKref的每個周期中累加該求和字(sw4或sw5)，以形成參考信號(sr4或sr5)。在系統200,300,400或500中，求和單元(230,330,430或530)依據參考信號(sr2，sr3，sr4或sr5)與區別信號(sd2，sd3，sd4或sd5)之間的差異來形成偏差信號(se2，se3，se4或se5)。
步驟706：在系統200,300,400或500中，迴路濾波器(240,340,440或540)對偏差信號(se2，se3，se4或se5)進行濾波，以形成濾波信號(sf2，sf3，sf4或sf5)。
步驟708：在系統200或400中，SIL控制器(250或450)形成輔助信號(sa2或sa4)，該輔助信號(sa2或sa4)跟踪偏差信號(se2或se4)的瞬時變化。在系統300或500中，SIL控制器(350或550)形成輔助信號(sa3或sa5)，該輔助信號(sa3或sa5)跟踪參考時鐘CKref和輸出信號(so3或so5)之間的相位差的瞬時變化。系統200,300,400或500中的SIL控制器250,350,450或550可以由第6圖中的SIL控制器650實現。在系統200或400中，SIL控制器250或450將偏差信號(se2或se4)轉換為所需的輔助信號(例如，sa2或sa4)，以校正注入牽引效應引起的振盪器失真。 在系統300或500中，SIL控制器350或550將區別信號(sdd3或sdd5，其是參考時鐘CKref和起因於振盪器(360或560)的輸出信號(so3或so5)之間的相位差)轉換為所需的輔助信號(例如，sa3或sa5)，以校正注入牽引效應引起的振盪器失真。第2圖、第3圖、第4圖或第5圖中的SIL控制器250,350,450或550可以由第6圖中的SIL控制器650實現，SIL控制器650可以通過資料轉換器(例如，第6圖中的652)和內部放大器(例如，第6圖中的654)實現最佳的自註入條件(optimal self-injection condition)。
步驟710：在系統200或300中，求和單元255或355依據對濾波信號(sf2或sf3)和輔助信號(sa2或sa3)求和來形成控制信號sc2或sc3。在系統400或500中，求和單元455或555通過對濾波信號(sf4或sf5)、輔助信號(sa4或sa5)和源信號sPM求和來形成控制信號(sc4或sc5)。
請參考第8圖，第8圖根據本發明實施例示出了信號系統900。信號系統900包括相位檢測器920，電荷泵(charge pump)930，迴路濾波器940，振盪器960，分頻器994以及積分差異(sigma-delta)調變器992；為了減輕振盪器960的注入牽引效應的影響，信號系統900還可以包括SIL控制器950以及求和單元955。振盪器960在控制信號sc9的控制下產生輸出時鐘CKv9。積分差異調變器992調變頻率控制字FCW，以及，分頻器994可以是耦接於振盪器960和積分差異調變器992的多模分頻器，用於基於積分差異調變器992的調變結果對輸出時鐘CKv9執行分頻以形成分頻時鐘CKd9。
相位檢測器920耦接於分頻器994，用於測量參考時鐘CKref和分頻時鐘CKd9之間的相位差，以形成初步偏差信號sp9。電荷泵930耦接在相位檢測器920和迴路濾波器940之間，用於利用電流至電壓轉換將初步偏差信號sp9轉換為偏差信號se9。迴路濾波器940可以是耦接在電荷泵930 和求和單元955之間的低通濾波器，用於對偏差信號se9進行濾波，以形成濾波信號sf9。為了減輕注入牽引效應，SIL控制器950耦接在振盪器960和求和單元955之間，用於通過對輸出時鐘CKv9執行頻率鑑別(frequency discriminating)來形成輔助信號sa9。例如，若SIL技術實現在類比PLL時，會利用一延遲線(delay line)作為頻率鑑別器去偵測VCO輸出(如CKv9)的瞬時變化，其原理即CKv9與其自身延遲後的信號進行自我混頻(self-mixing)，並濾出其低頻訊號作為SIL控制器的輸出訊號。求和單元955耦接在振盪器960，SIL控制器950和迴路濾波器940之間，用於通過對濾波信號sf9和輔助信號sa9求和來形成控制信號sc9。
如第8圖所示，SIL控制器950包括延遲電路(delay circuit)952，內部求和單元953，內部放大器(例如，可變增益放大器(Variable-Gain Amplifier，VGA))954和資料轉換器956。延遲電路952耦接於振盪器960，用於通過延遲輸出時鐘sy9來形成延遲時鐘sy9。內部求和單元953耦接在振盪器960，延遲電路952和內部放大器954之間，用於利用輸出時鐘CKv9和延遲時鐘sy9之間的差異來形成區別信號sd9。內部放大器954耦接在內部求和單元953和資料轉換器956之間，用於對區別信號sd9進行放大，以形成放大後的區別信號sg9。資料轉換器956耦接在求和單元955和內部放大器954之間，用於將放大後的區別信號sg9轉換為頻率差(或頻率差信號)並作為輔助信號sa9。
綜上所述，本發明提供了一種減輕振盪器的注入牽引效應的方法，振盪器(例如，第2圖至第5圖中的260,360,460或560)在控制信號(例如，第2圖至第5圖中的sc2，sc3，sc4或sc5)的控制下產生輸出時鐘(例如，第2圖至第5圖中的CKv2，CKv3，CKv4或CKv5)。該方法可以包括：通過迴路濾波器(例如，第2圖至第5圖中的240,340,440或540)對偏差 信號(例如，第2圖至第5圖中的se2，se3，se4或se5)進行濾波，以形成濾波信號(例如，第2圖至第5圖中的sf2，sf3，sf4或sf5)；通過自我注入鎖定(SIL)控制器(例如，第2圖至第5圖中的250,350,450或550)形成輔助信號(例如，第2圖至第5圖中的sa2，sa3，sa4或sa5)，該輔助信號跟踪偏差信號(例如，第2圖或第4圖中的se2或se4)的瞬時變化，或者跟踪參考時鐘(例如，如第3圖或第5圖中的CKref)與起因於輸出時鐘的輸出信號(例如，最可疑干擾信號，如第3圖或第5圖中的so3或so5)之間的相位差(例如，第3圖或第5圖中的sdd3或sdd5)的瞬時變化；以及，通過對濾波信號(例如，第2圖至第5圖中的sf2，sf3，sf4或sf5)和輔助信號(例如，第2圖至第5圖中的sa2，sa3，sa4或sa5)求和來形成控制信號(例如，第2圖至第5圖中的sc2，sc3，sc4或sc5)。
在一實施例中(例如，第2圖或第3圖)，該方法還可以包括：通過測量電路(例如，第2圖或第3圖中的220或320)測量參考時鐘和輸出時鐘之間的相位差，以形成區別信號(例如，第2圖或第3圖中的sd2或sd3)；通過累加器(例如，第2圖或第3圖中的210或310)在參考時鐘的每個週期中累加頻率控制字(例如，第2圖或第3圖中的FCW)，以形成參考信號(例如，第2圖或第3圖中的sr2或sr3)；以及，依據该參考信號和该區別信號之間的差異形成偏差信號。
在一實施例中(例如，第3圖)，該方法還可以包括：通過正交調變器(例如，第3圖中的365)利用輸出時鐘(例如，第3圖中的CKv3)執行正交調變，以形成調變信號(例如，第3圖中的sm3)；以及，通過主放大器(例如，第3圖中的370)將調變信號放大到所需的功率電平並因此形成輸出信號(例如，第3圖中的so3)。
在一實施例中(例如，第4圖或第5圖)，該方法還可以包括：通 過測量電路(例如，第4圖或第5圖中的420或520)測量參考時鐘和輸出時鐘之間的相位差，以形成區別信號(例如，第4圖或第5圖中的sd4或sd5)；對頻率控制字(例如，第4圖或第5圖中的FCW)和第一源信號(例如，第4圖或第5圖中的sPM)求和，以形成求和字(例如，第4圖或第5圖中的sw4或sw5)；通過累加器(例如，第4圖或第5圖中的410或510)在參考時鐘的每個週期中累加該求和字，以形成參考信號(例如，第4圖或第5圖中的sr4或sr5)；以及，依據该參考信號和该區別信號之間的差異形成偏差信號，其中，該控制信號是通過對濾波信號、輔助信號與第一源信號求和獲得的。
在一實施例中(例如，第4圖或第5圖)，該方法還可以包括：通過分頻器(例如，第4圖或第5圖中的463或563)對輸出時鐘執行分頻，以形成本地振盪信號(例如，第4圖或第5圖中的LO4或LO5)；混合本地振盪信號和第二源信號(例如，第4圖或第5圖中的sAM)，以形成混頻信號(例如，第4圖或第5圖中的sm4或sm5)；以及，通過主放大器(例如，第4圖或第5圖中的470或570)對混頻信號進行放大，以形成輸出信號。
在一實施例中(例如，第6圖)，形成輔助信號(例如，第6圖中的sa6)的方式可以包括：通過SIL控制器(例如，第6圖中的650)將參考時鐘和輸出信號之間的相位差或上述偏差信號轉換為所需的輔助信號(例如，第6圖中的sa6)，以校正注入牽引效應引起的振盪器失真；以及，通過資料轉換器(例如，第6圖中的652)和內部放大器(例如，第6圖中的654)來實現最佳的自註入條件。
本發明還提供了一種減輕注入牽引效應的信號系統(例如，第2圖至第5圖中的200,300,400或500)。該信號系統包括振盪器(例如，第2 圖至第5圖中的260,360,460或560)，迴路濾波器(例如，第2圖至第5圖中的240,340,440或540)，SIL控制器(例如，第2圖至第5圖中的250,350,450或550)和第一求和單元(例如，第2圖至第5圖中的255,355,455或555)。振盪器在控制信號(例如，第2圖至第5圖中的sc2，sc3，sc4或sc5)的控制下產生輸出時鐘(例如，第2圖至第5圖中的CKv2，CKv3，CKv4或CKv5)。迴路濾波器對偏差信號(例如，第2圖至第5圖中的se2，se3，se4或se5)進行濾波，以形成濾波信號(例如，第2圖至第5圖中的sf2，sf3，sf4或sf5)。SIL控制器形成輔助信號(例如，第2圖至第5圖中的sa2，sa3，sa4或sa5)，該輔助信號跟踪偏差信號(例如，第2圖或第4圖中的se2或se4)的瞬時變化或跟踪參考時鐘(例如，第3圖或第5圖中的CKref)和起因於輸出時鐘的輸出信號(例如，第3圖或第5圖中的so3或so5)之間的相位差的瞬時變化。第一求和單元耦接在迴路濾波器，SIL控制器和振盪器之間，用於通過對濾波信號和輔助信號求和來形成控制信號。
在一實施例中(例如，第2圖或第3圖)，信號系統還可以包括第一測量電路(例如，第2圖或第3圖中的220或320)，累加器(例如，第2圖或第3圖中的210或310)以及第二求和單元(例如，第2圖或第3圖中的230或330)。第一測量電路耦接於振盪器，用於測量參考時鐘和輸出時鐘之間的相位差，以形成區別信號(例如，第2圖或第3圖中的sd2或sd3)。累加器在參考時鐘的每個週期中累加頻率控制字(例如，第2圖或第3圖中的FCW)，以形成參考信號(例如，第2圖或第3圖中的sr2或sr3)。第二求和單元可以耦接在第一測量電路，累加器和迴路濾波器之間，用於依據參考信號和區別信號之間的差異形成偏差信號。在一實施例中(例如，第2圖或第3圖)，第一測量電路可以是時間至數位轉換器(TDC)。在一實施例中，振盪器可以是數位控制振盪器。
在一實施例中(例如，第3圖)，信號系統還可以包括正交調變器(例如，第3圖中的365)和主放大器(例如，第3圖中的370)。正交調變器耦接於振盪器，用於利用輸出時鐘執行正交調變，以形成調變信號(例如，第3圖中的sm3)。主放大器耦接於正交調變器，用於對調變信號進行放大，以形成輸出信號。在一實施例中(例如，第3圖)，信號系統還可以包括耦接在主放大器和SIL控制器之間的第二測量電路(例如，第3圖中的380)，用於測量參考時鐘和輸出信號之間的相位差。在一實施例中(例如，第3圖)，主放大器可以包括功率放大器(例如，第3圖中的374)和可編程增益放大器(例如，第3圖中的372)。
在一實施例中(例如，第3圖)，信號系統還可以包括耦接在主放大器和SIL控制器之間的第二測量電路(例如，第3圖中的380)，用於測量參考時鐘和輸出信號之間的相位差。
在一實施例中(例如，第4圖或第5圖)，信號系統還可以包括測量電路(例如，第4圖或第5圖中的420或520)，累加器(例如，第4圖中的410或510)，第二求和單元(例如，第4圖或第5圖中的430或530)以及第三求和單元(例如，第4圖或第5圖中的403或503)。測量電路耦接於振盪器，用於測量參考時鐘和輸出時鐘之間的相位差，以形成區別信號(例如，第4圖或第5圖中的sd4或sd5)。累加器在參考時鐘的每個週期中累加求和字(例如，第4圖或第5圖中的sw4或sw5)，以形成參考信號(例如，第4圖或第5圖中的sr4或sr5)。第二求和單元耦接在測量電路，累加器和迴路濾波器之間，用於依據參考信號和區別信號之間的差異形成偏差信號。第三求和單元耦接於累加器，用於對頻率控制字(例如，第4圖或第5圖中的FCW)和第一源信號(例如，第4圖或第5圖中的sPM)求和，以形成該求和字。第一求和單元(例如，第4圖或第5圖中的455 或555)被佈置為通過對濾波信號、輔助信號與第一源信號求和來形成控制信號。
在一實施例中(例如，第4圖或第5圖)，信號系統還可以包括分頻器(例如，第4圖或第5圖中的463或563)，混頻器(例如，第4圖或第5圖中的465或565)和主放大器(例如，第4圖或第5圖中的470或570)。分頻器耦接於振盪器，用於對輸出時鐘執行分頻，以形成本地振盪信號(例如，第4圖或第5圖中的LO4或LO5)。混頻器耦接於分頻器，用於混合本地振盪信號和第二源信號(例如，第4圖或第5圖中的sAM)，以形成混頻信號(例如，第4圖或第5圖中的sm4或sm5)。主放大器耦接於混頻器，用於對混頻信號進行放大，以形成輸出信號。
在一實施例中(例如，第5圖)，信號系統還可以包括耦接在主放大器和SIL控制器之間的第二測量電路(例如，第5圖中的580)，用於測量參考時鐘和輸出信號之間的相位差。
在一實施例中(例如，第6圖)，SIL控制器(例如，第6圖中的650)可以包括資料轉換器(例如，第6圖中的652)和內部放大器(例如，第6圖中的654)。SIL控制器(例如，第6圖中的650)將參考時鐘和輸出信號之間的相位差或該偏差信號轉換為所需的輔助信號(例如，第6圖中的sa6)，以校正注入牽引效應引起的振盪器失真；以及，通過資料轉換器(例如，第6圖中的652)和內部放大器(例如，第6圖中的654)來實現最佳的自註入條件。
本發明還提供了一種減輕注入牽引效應的信號系統(例如，第8圖中的900)。該信號系統包括振盪器(例如，960)，迴路濾波器(例如，940)，SIL控制器(例如，950)和求和單元(例如，955)。振盪器在控制信號(例如，sc9)的控制下產生輸出時鐘(例如，CKv9)。迴路濾波器對 偏差信號(例如，se9)進行濾波，以形成濾波信號(例如，sf9)。SIL控制器通過對輸出時鐘執行頻率鑑別來形成輔助信號(例如，sa9)。求和單元(例如，955)耦接在振盪器，SIL控制器和迴路濾波器之間，用於通過對濾波信號和輔助信號求和來形成控制信號。
在一實施例中(例如，第8圖)，SIL控制器可以包括延遲電路(例如，952)，內部求和單元(例如，953)，內部放大器(例如，954)和資料轉換器(例如，956)。延遲電路耦接於振盪器，用於通過延遲輸出時鐘來形成延遲時鐘(例如，sy9)。內部求和單元耦接於延遲電路，用於依據輸出時鐘和延遲時鐘之間的差異來形成區別信號(例如，sd9)。內部放大器耦接於內部求和單元，用於對區別信號進行放大，以形成放大後的區別信號(例如，sg9)。資料轉換器(例如，956)用於將放大後的區別信號轉換為輔助信號(例如，sa9)，以校正由於注入牽引效應引起的振盪器失真。
在一實施例中(例如，第8圖)，信號系統還可以包括分頻器(例如，994)，相位檢測器(例如，920)和電荷泵(例如，930)。分頻器耦接於振盪器，用於對輸出時鐘執行分頻，以形成分頻時鐘(例如，CKd9)。相位檢測器耦接於分頻器，用於測量參考時鐘(例如，CKref)和分頻時鐘之間的相位差，以形成初步偏差信號(例如，sp9)。電荷泵耦接在相位檢測器和迴路濾波器之間，用於利用電流至電壓轉換將初步偏差信號轉換為偏差信號。
總之，當振盪器在控制信號的控制下振盪以產生輸出時鐘時，本發明可以使該控制信號反映該輸出時鐘或起因於該輸出時鐘的輸出信號的立即(瞬時)變化，由於本發明形成的控制信號不僅與迴路濾波器的濾波信號有關，而且還與專門產生的輔助信號有關，該輔助信號跟踪以下瞬時變化：{i}包含參考時鐘和輸出時鐘之間的相位差的偏差信號的瞬時變化； {ii}參考時鐘和輸出信號之間的相位差的瞬時變化，或{iii}對輸出時鐘執行頻率鑑別的結果的瞬時變化。因此，振盪器可以迅速抵消注入牽引效應的影響，從而減輕注入牽引效應。本發明可廣泛應用於具有全數位鎖相環的信號系統(例如，第2圖至第5圖)，或具有類比鎖相環的信號系統(例如，第8圖)。本發明可用來實現RF或無線發射器或收發器，或要求更好地減輕注入牽引效應影響的任何其它信號系統。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。

Claims (18)

  1. 一種減輕振盪器的注入牽引效應的方法，該振盪器在控制信號的控制下產生輸出時鐘，以及，該方法包括：通過迴路濾波器對偏差信號進行濾波，以形成濾波信號；通過自我注入鎖定(SIL)控制器形成輔助信號，該輔助信號跟踪該偏差信號的瞬時變化或跟踪參考時鐘與起因於該輸出時鐘的輸出信號之間的相位差的瞬時變化；以及，通過對該濾波信號和該輔助信號求和來形成該控制信號；其中，形成該輔助信號的步驟包括：將該參考時鐘和該輸出信號之間的相位差或該偏差信號轉換為頻率差信號；以及，利用振盪器調諧靈敏度對該頻率差信號進行放大，以形成該輔助信號。
  2. 根據申請專利範圍第1項所述之方法，其中，該方法還包括：測量該參考時鐘和該輸出時鐘之間的相位差，以形成區別信號；在該參考時鐘的每個週期中累加頻率控制字，以形成參考信號；以及，依據該參考信號和該區別信號之間的差異形成該偏差信號。
  3. 根據申請專利範圍第1項所述之方法，其中，該方法還包括：利用該輸出時鐘執行正交調變，以形成調變信號；以及，對該調變信號進行放大，以形成該輸出信號。
  4. 根據申請專利範圍第1項所述之方法，其中，該方法還包括：測量該參考時鐘和該輸出時鐘之間的相位差，以形成區別信號；對頻率控制字和第一源信號求和，以形成求和字；在該參考時鐘的每個週期中累加該求和字，以形成參考信號；以及，依據該參考信號和該區別信號之間的差異形成該偏差信號； 其中，該控制信號是通過對該濾波信號、該輔助信號和該第一源信號求和產生的。
  5. 根據申請專利範圍第4項所述之方法，其中，該方法還包括：對該輸出時鐘進行分頻，以形成本地振盪信號；混合該本地振盪信號和第二源信號，以形成混頻信號；以及，對該混頻信號進行放大，以形成該輸出信號。
  6. 根據申請專利範圍第1項所述之方法，利用振盪器調諧靈敏度對該頻率差信號進行放大，以形成該輔助信號包括：第一放大器利用振盪器調諧靈敏度對該頻率差信號進行放大；第二放大器利用SIL環路增益對所述第一放大器的輸出進行放大，以形成該輔助信號。
  7. 一種減輕注入牽引效應的信號系統，包括：振盪器，用於在控制信號的控制下產生輸出時鐘；迴路濾波器，用於對偏差信號進行濾波，以形成濾波信號；自我注入鎖定(SIL)控制器，用於形成輔助信號，該輔助信號跟踪參考時鐘的瞬時變化或跟踪參考時鐘與起因於該輸出時鐘的輸出信號之間的相位差的瞬時變化；以及，第一求和單元，耦接在該迴路濾波器，該SIL控制器和該振盪器之間，用於通過對該濾波信號和該輔助信號求和來形成該控制信號；其中，該SIL控制器包括：資料轉換器，用於將該參考時鐘和該輸出信號之間的相位差或該偏差信號轉換為頻率差信號；以及，第一放大器，用於利用振盪器調諧靈敏度對該頻率差信號進行放大，該輔助信號是基於所述第一放大器的輸出得到的。
  8. 根據申請專利範圍第7項所述之信號系統，其中，該信號系統還包括：第一測量電路，耦接於該振盪器，用於測量該參考時鐘和該輸出時鐘之間的相位差，以形成區別信號；累加器，用於在該參考時鐘的每個週期中累加頻率控制字，以形成參考信號；以及，第二求和單元，耦接在該測量電路，該累加器和該迴路濾波器之間，用於依據該參考信號和該區別信號之間的差異形成該偏差信號。
  9. 根據申請專利範圍第8項所述之信號系統，其中，該信號系統還包括：正交調變器，耦接於該振盪器，用於利用該輸出時鐘執行正交調變，以形成調變信號；以及，主放大器，耦接於該正交調變器，用於對該調變信號進行放大，以形成該輸出信號。
  10. 根據申請專利範圍第9項所述之信號系統，其中，該信號系統還包括：第二測量電路，耦接在該主放大器和該SIL控制器之間，用於測量該參考時鐘和該輸出信號之間的相位差。
  11. 根據申請專利範圍第9項所述之信號系統，其中，該主放大器包括功率放大器和可編程增益放大器。
  12. 根據申請專利範圍第8項所述之信號系統，其中，該第一測量電路是時間至數位轉換器。
  13. 根據申請專利範圍第7項所述之信號系統，其中，該信號系統還包括： 第一測量電路，耦接於該振盪器，用於測量該參考時鐘和該輸出時鐘之間的相位差，以形成區別信號；第二求和單元，用於對頻率控制字和第一源信號求和，以形成求和字；累加器，用於在該參考時鐘的每個週期中累加該求和字，以形成參考信號；以及，第三求和單元，耦接在該測量電路，該累加器和該迴路濾波器之間，用於依據該參考信號和該區別信號之間的差異形成該偏差信號；其中，該第一求和單元用於通過對該濾波信號、該輔助信號與該第一源信號求和來形成該控制信號。
  14. 根據申請專利範圍第13項所述之信號系統，其中，該信號系統還包括：分頻器，耦接於該振盪器，用於對該輸出時鐘進行分頻，以形成本地振盪信號；混頻器，耦接於該分頻器，用於混合該本地振盪信號和第二源信號，以形成混頻信號；以及，主放大器，耦接於該混頻器，用於對該混頻信號進行放大，以形成該輸出信號。
  15. 根據申請專利範圍第14項所述之信號系統，其中，該信號系統還包括：第二測量電路，耦接在該主放大器和該SIL控制器之間，用於測量該參考時鐘和該輸出信號之間的相位差。
  16. 根據申請專利範圍第7項所述之信號系統，其中，該SIL控制器還包括： 第二放大器，用於利用SIL環路增益對所述第一放大器的輸出進行放大，以形成該輔助信號。
  17. 一種減輕注入牽引效應的信號系統，包括：振盪器，用於在控制信號的控制下產生輸出時鐘；迴路濾波器，用於對偏差信號進行濾波，以形成濾波信號；自我注入鎖定(SIL)控制器，用於通過對該輸出時鐘執行頻率鑑別來形成輔助信號；以及，第一求和單元，耦接在該迴路濾波器，該SIL控制器和該振盪器之間，用於通過對該濾波信號和該輔助信號求和來形成該控制信號；其中，該SIL控制器包括：延遲電路，耦接於該振盪器，用於通過延遲該輸出時鐘來形成延遲時鐘；內部求和單元，耦接於該延遲電路，用於依據該輸出時鐘和該延遲時鐘之間的差異來形成區別信號；內部放大器，耦接於該內部求和單元，用於對該區別信號進行放大，以形成放大後的區別信號；以及，資料轉換器，用於將該放大後的區別信號轉換為頻率差，其中，該頻率差作為該輔助信號。
  18. 根據申請專利範圍第17項所述之信號系統，其中，該信號系統還包括：分頻器，耦接於該振盪器，用於對該輸出時鐘進行分頻，以形成分頻時鐘；相位檢測器，耦接於該分頻器，用於測量參考時鐘和該分頻時鐘之間的相位差，以形成初步偏差信號；以及， 電荷泵，耦接在該相位檢測器和該迴路濾波器之間，用於利用電流至電壓轉換將該初步偏差信號轉換成該偏差信號。
TW107132458A 2017-10-27 2018-09-14 減輕注入牽引效應的方法及相關的信號系統 TWI674760B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762577748P 2017-10-27 2017-10-27
US62/577,748 2017-10-27
US16/120,513 2018-09-04
US16/120,513 US10680626B2 (en) 2017-10-27 2018-09-04 Method and associated signal system improving mitigation of injection-pulling effect

Publications (2)

Publication Number Publication Date
TW201918030A TW201918030A (zh) 2019-05-01
TWI674760B true TWI674760B (zh) 2019-10-11

Family

ID=66244450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132458A TWI674760B (zh) 2017-10-27 2018-09-14 減輕注入牽引效應的方法及相關的信號系統

Country Status (3)

Country Link
US (1) US10680626B2 (zh)
CN (1) CN109728808B (zh)
TW (1) TWI674760B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719893B (zh) * 2020-04-29 2021-02-21 國立中山大學 數位自我注入鎖定雷達
CN117728833B (zh) * 2024-02-08 2024-05-17 国仪量子技术(合肥)股份有限公司 一种锁相放大器的信号同步系统及锁相放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808325B2 (en) * 2008-04-24 2010-10-05 Texas Instruments Incorporated System and method for frequency pushing/pulling compensation
US9172570B1 (en) * 2014-06-13 2015-10-27 Intel IP Corporation Compensation of oscillator frequency pulling
US9257999B1 (en) * 2014-08-01 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392221B (zh) * 2005-05-24 2013-04-01 Axiom Microdevices Inc 在使用時鐘除法的通訊系統中調變相位或頻率的方法
US7817747B2 (en) * 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
US7809338B2 (en) * 2006-08-29 2010-10-05 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
EP2070155A4 (en) * 2006-10-03 2013-04-03 Beam Networks Ltd DEPHASED OSCILLATOR AND ANTENNA
US8044734B2 (en) 2008-08-01 2011-10-25 Qualcomm Incorporated Method and apparatus for mitigating VCO pulling
US8816780B2 (en) * 2010-07-27 2014-08-26 Mediatek Inc. Apparatus and method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator
US8670322B2 (en) 2011-06-06 2014-03-11 Wilocity, Ltd. Single transmission line for connecting radio frequency modules in an electronic device
US8497716B2 (en) * 2011-08-05 2013-07-30 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
EP3197056B1 (en) * 2016-01-25 2018-08-01 Nxp B.V. Phase locked loop circuits
US10411716B2 (en) * 2016-06-06 2019-09-10 Richwave Technology Corp. Subsampling motion detector for detecting motion of object under measurement
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808325B2 (en) * 2008-04-24 2010-10-05 Texas Instruments Incorporated System and method for frequency pushing/pulling compensation
US9172570B1 (en) * 2014-06-13 2015-10-27 Intel IP Corporation Compensation of oscillator frequency pulling
US9257999B1 (en) * 2014-08-01 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop

Also Published As

Publication number Publication date
US20190131982A1 (en) 2019-05-02
US10680626B2 (en) 2020-06-09
TW201918030A (zh) 2019-05-01
CN109728808B (zh) 2023-08-29
CN109728808A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
US9660655B2 (en) Ultra low phase noise frequency synthesizer
Wu et al. A 56.4-to-63.4 GHz multi-rate all-digital fractional-N PLL for FMCW radar applications in 65 nm CMOS
KR101859293B1 (ko) 2-포인트 fsk 변조를 사용하는 주파수 합성기를 캘리브레이션하는 방법
US8045669B2 (en) Digital phase-locked loop operating based on fractional input and output phases
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US7983375B2 (en) Variable delay oscillator buffer
US8971455B2 (en) Near-integer channel spur mitigation in a phase-locked loop
JP4638806B2 (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US9257999B1 (en) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
TWI674760B (zh) 減輕注入牽引效應的方法及相關的信號系統
US10075145B2 (en) Phase noise measurement and filtering circuit
JP2019504520A (ja) 超低位相雑音周波数シンセサイザ
CN101567689B (zh) 一种基于等效鉴相频率的锁相环
Staszewski et al. An all-digital offset PLL architecture
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
US7319352B2 (en) Phase and amplitude modulator
Bashir et al. An EDGE transmitter with mitigation of oscillator pulling
Zhou et al. Reconfigurable FM-UWB transmitter
Metange et al. Ultra-Low Power Hybrid PLL Frequency Synthesizer with Lock Check Provisioning Efficient Phase Noise.
Zhang et al. Research on Broadband Microwave Calibration Source Based on PLL
Silambarasan GLOBAL JOURNAL OF ENGINEERING SCIENCE AND RESEARCHES
Ramekar et al. N-Fractional PLL Analysis of 4-GHz Frequency for OFDM Technology