CN104064643B - Led的p型外延层、其制作方法及包括其的led外延片 - Google Patents

Led的p型外延层、其制作方法及包括其的led外延片 Download PDF

Info

Publication number
CN104064643B
CN104064643B CN201410289309.7A CN201410289309A CN104064643B CN 104064643 B CN104064643 B CN 104064643B CN 201410289309 A CN201410289309 A CN 201410289309A CN 104064643 B CN104064643 B CN 104064643B
Authority
CN
China
Prior art keywords
layer
type
algan
temperature
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410289309.7A
Other languages
English (en)
Other versions
CN104064643A (zh
Inventor
马欢
田艳红
徐迪
季辉
王新建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201410289309.7A priority Critical patent/CN104064643B/zh
Publication of CN104064643A publication Critical patent/CN104064643A/zh
Application granted granted Critical
Publication of CN104064643B publication Critical patent/CN104064643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种LED的P型外延层、其制作方法及包括其的LED外延片。其中，P型外延层包括：量子阱保护层，设置于LED中的量子阱层上，量子阱保护层由AlGaN/InGaN超晶格组成；低温P型GaN层，设置于量子阱保护层上；低温电子阻挡层，设置于低温P型GaN层上，低温电子阻挡层由P型AlInGaN组成；高温电子阻挡层，设置于低温电子阻挡层上，高温电子阻挡层由P型AlGaN/P型InGaN超晶格组成；高温P型GaN层，设置于高温电子阻挡层上。该P型外延层的高温生长过程对量子阱层造成的损伤得以减少，且从量子阱层进入p型外延层中电子和p型外延层中空穴发生的非辐射复合得以减少，从而提高了其发光效率。

Description

LED的P型外延层、其制作方法及包括其的LED外延片
技术领域
本发明涉及半导体照明技术领域，具体而言，涉及一种LED的P型外延层、其制作方法及包括其的LED外延片。
背景技术
发光二极管(LED)作为一种高效、环保和绿色新型固态照明光源，具有体积小、重量轻、寿命长、可靠性高及使用功耗低等优点。GaN基半导体材料具有良好的化学、热稳定性和较高的击穿电压，是继第一代硅材料和第二代砷化镓材料之后的第三代新型半导体材料。其带隙从0.7eV到3.4eV连续可调，发光波长覆盖了可见光和近紫外光的区域，是生产高亮度蓝光、绿光和白光LED的最常用材料，广泛应用于背光源、大尺寸屏幕显示、标示标牌指示、信号灯及照明等领域。
图1是现有的GaN基LED外延片的剖面结构示意图，该LED外延片包括衬底10′，以及沿远离衬底10′表面方向上依次设置的GaN缓冲层20′、u型GaN层30′、n型外延层40′、量子阱层50′以及p型外延层60′。其中，量子阱层50′包括交替设置的GaN层和InGaN层，p型外延层60′包括低温P型GaN层61′、P型AlGaN电子阻挡层62′和高温P型GaN层63′。形成该LED外延片的方法通常为：采用MOCVD在衬底10′上外延生长一层GaN缓冲层20′，然后再生长u型GaN层30′以提高后续外延晶体的质量，在此基础上再依次生长n型外延层40′、量子阱层50′和p型外延层60′，从而形成如图1所示的LED外延片。
上述LED外延片中，由于P型AlGaN电子阻挡层61′和高温P型GaN的生长温度远高于量子阱层50′中InGaN层生长温度，从而会造成InGaN层中In发生析出，造成量子阱损伤，从而降低了LED的发光效率。同时，P型AlGaN电子阻挡层61′不能有效阻挡量子阱层50′中电子迁移进入p型外延层60′，使得迁移到p型外延层60′中电子和p型外延层60′中空穴发生非辐射复合，从而进一步降低了LED的发光效率。因此，P型外延层的性能在很大程度上制约着LED的放光效率的提高，如何提高P型外延层的性能成为提高LED发光效率的关键之一。
发明内容
本发明旨在提供一种LED的P型外延层、其制作方法及包括其的LED外延片，以减少P型外延层的高温生长过程对量子阱层造成的损伤，并减少从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合，从而提高LED的发光效率。
为了解决上述问题，本发明提供了一种LED的P型外延层，该P型外延层包括：量子阱保护层，设置于LED中的量子阱层上，量子阱保护层由AlGaN/InGaN超晶格组成；低温P型GaN层，设置于量子阱保护层上；低温电子阻挡层，设置于低温P型GaN层上，低温电子阻挡层由P型AlInGaN组成；高温电子阻挡层，设置于低温电子阻挡层上，高温电子阻挡层由P型AlGaN/P型InGaN超晶格组成；高温P型GaN层，设置于高温电子阻挡层上。
进一步地，上述P型外延层中，量子阱保护层中，AlGaN/InGaN超晶格中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1E18～1.0E19atom/cm3；低温电子阻挡层中，P型AlInGaN为Mg掺杂AlInGaN，其中Mg组分浓度为5E19～1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3；高温电子阻挡层中，P型AlGaN/P型InGaN超晶格为Mg掺杂AlGaN/Mg掺杂InGaN超晶格，其中Mg组分浓度为1E19～5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3。
进一步地，上述P型外延层中，量子阱保护层中，AlGaN/InGaN超晶格包括3～10组交替设置的AlGaN层和InGaN层，各AlGaN层的厚度为0.5～3nm，各InGaN层的厚度为0.5～3nm，AlGaN/InGaN超晶格的总厚度为10～50nm；低温电子阻挡层的厚度为20～50nm；高温电子阻挡层中，P型AlGaN/P型InGaN超晶格包括5～10组交替设置的P型AlGaN层和P型InGaN层，每组P型AlGaN层和P型InGaN层的厚度为2～8nm，各P型AlGaN和各P型InGaN层的厚度比为0.5～2，P型AlGaN/P型InGaN超晶格的总厚度为30～80nm。
进一步地，上述P型外延层中，低温P型GaN层为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，低温P型GaN层的厚度为20～50nm；高温P型GaN层为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，高温P型GaN层的厚度为50～100nm。
进一步地，上述P型外延层还包括设置于高温P型GaN层上的P型接触层，P型接触层为Mg掺杂InGaN层。
进一步地，上述P型外延层中，P型接触层中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，P型接触层的厚度为5～10nm。
本发明还提供了一种LED的P型外延层的制作方法，该制作方法包括：在LED中的量子阱层上形成量子阱保护层，量子阱保护层由AlGaN/InGaN超晶格组成；在量子阱保护层上形成低温P型GaN层；在低温P型GaN层上形成低温电子阻挡层，低温电子阻挡层由P型AlInGaN组成；在低温电子阻挡层上形成高温电子阻挡层，高温电子阻挡层由P型AlGaN/P型InGaN超晶格组成；在高温电子阻挡层上形成高温P型GaN层。
进一步地，上述制作方法中，在温度为800～880℃、压力为100～300torr的条件下生长AlGaN/InGaN超晶格；在温度为750～800℃、压力为100～300torr的条件下生长低温P型GaN层；在温度为780～900℃、压力为100～300torr的条件下生长P型AlInGaN；在温度为900～1050℃、压力为100～300torr的条件下生长P型AlGaN/P型InGaN超晶格；在温度为900～1050℃、压力为100～300torr的条件下生长高温P型GaN层。
进一步地，上述制作方法中，形成量子阱保护层中，交替形成3～10组AlGaN层和InGaN层以形成AlGaN/InGaN超晶格，其AlGaN/InGaN超晶格中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1E18～1.0E19atom/cm3，各AlGaN层的厚度为0.5～3nm，各InGaN层的厚度为0.5～3nm，AlGaN/InGaN超晶格的总厚度为10～50nm；形成低温电子阻挡层的步骤中，形成Mg掺杂AlInGaN以形成P型AlInGaN；其中Mg组分浓度为5E19-1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，P型AlInGaN的厚度为20～50nm；形成高温电子阻挡层的步骤中，交替形成5～10组Mg掺杂AlGaN层和Mg掺杂InGaN层以形成P型AlGaN/P型InGaN超晶格，其中Mg组分浓度为1E19-5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3，每组P型AlGaN层和P型InGaN层的厚度为2～8nm，各P型AlGaN和各P型InGaN层的厚度比为0.5～2，P型AlGaN/P型InGaN超晶格的厚度为30～80nm。
进一步地，上述制作方法中，形成低温P型GaN层的步骤中，形成Mg掺杂GaN层以形成低温P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，低温P型GaN层的厚度为20～50nm；形成高温P型GaN层的步骤中，形成Mg掺杂GaN层以形成高温P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，高温P型GaN层的厚度为50～200nm。
进一步地，上述制作方法还包括在高温P型GaN层上形成P型接触层，包括以下步骤：在温度为650～750℃、压力为100～300torr的条件下生长Mg掺杂InGaN以形成P型接触层，其中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1.0E18～1.0E19atom/cm3，P型接触层的厚度为5～10nm。
进一步地，上述制作方法中，在形成P型接触的步骤之后，在温度为700～750℃、氮气气氛下保温20～30分钟。
本申请还提供了一种LED外延片，包括衬底，以及沿远离衬底表面方向上依次设置的GaN缓冲层、u型GaN层、n型GaN层、量子阱层以及p型GaN层，其特征在于，p型GaN层为本发明上述的P型外延层。
应用本发明的技术方案，本发明提供了一种LED的P型外延层，包括由AlGaN/InGaN超晶格组成的量子阱保护层，低温P型GaN层，由P型AlInGaN组成的低温电子阻挡层，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层，以及高温P型GaN层。该低温电子阻挡层和低温P型GaN层的生长温度较低，从而减少了P型外延层的高温生长过程对量子阱层造成的损伤，从而提高了LED的发光效率。该量子阱保护层、低温电子阻挡层和高温电子阻挡层能够有效阻挡电子从量子阱层向P型外延层中迁移，从而减少了从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合，从而进一步提高了LED的发光效率。同时，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层和由AlGaN/InGaN超晶格组成的量子阱保护层会形成二维载流子气，且二维载流子气有利于空穴的均匀扩展，从而有效提高了空穴的迁移率，增加了电子与空穴的复合效率，并进一步提高了LED的发光效率。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了现有的LED外延片的剖面结构示意图；
图2示出了本发明实施方式所提供的LED的p型外延层的剖面结构示意图；
图3示出了本发明实施方式所提供的LED的p型外延层的制作方法的流程示意图；
图4示出了在本发明实施方式所提供的LED的p型外延层的制作方法中，在LED中量子阱层上形成由AlGaN/InGaN超晶格组成的量子阱保护层后的基体的剖面结构示意图；
图5示出了在图4所示的量子阱保护层上形成低温P型GaN层后的基体的剖面结构示意图；
图6示出了在图5所示的低温P型GaN层上形成由P型AlInGaN组成的低温电子阻挡层后的基体的剖面结构示意图；
图7示出了在图6所示的低温电子阻挡层上形成由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层后的基体的剖面结构示意图；以及
图8示出了在图7所示的高温电子阻挡层上形成高温P型GaN层后的基体的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
在本发明中术语P型GaN层是指掺杂Mg或掺杂Al或同时掺杂Mg和Al后形成的GaN层；术语N型GaN层是指掺杂Si后形成的GaN层；术语u型GaN层是指未掺杂的GaN层。
由背景技术可知，现有P型外延层的高温生长过程对量子阱层造成的损伤，同时现有P型外延层中P型AlGaN电子阻挡层不能有效阻挡量子阱层中电子迁移进入p型外延层，使得迁移到p型外延层中电子和p型外延层中空穴发生非辐射复合，从而降低了LED的发光效率。本发明的发明人针对上述问题进行研究，提出了一种LED的P型外延层。如图2所示，该P型外延层包括：量子阱保护层10，设置于LED中的量子阱层上，量子阱保护层10由AlGaN/InGaN超晶格组成；低温P型GaN层20，设置于量子阱保护层10上；低温电子阻挡层30，设置于低温P型GaN层20上，低温电子阻挡层30由P型AlInGaN组成；高温电子阻挡层40，设置于低温电子阻挡层30上，高温电子阻挡层40由P型AlGaN/P型InGaN超晶格组成；高温P型GaN层50，设置于高温电子阻挡层40上。
上述LED的P型外延层中，低温电子阻挡层30和低温P型GaN层20的生长温度较低，从而减少了P型外延层的高温生长过程对量子阱层造成的损伤，从而提高了LED的发光效率。量子阱保护层10、低温电子阻挡层30和高温电子阻挡层40能够有效阻挡电子从量子阱层向P型外延层中迁移，从而减少了从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合，从而进一步提高了LED的发光效率。同时，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层40和由AlGaN/InGaN超晶格组成的量子阱保护层10会形成二维载流子气，且二维载流子气有利于空穴的均匀扩展，从而有效提高了空穴的迁移率，增加了电子与空穴的复合效率，并进一步提高了LED的发光效率。
本领域的技术人员可以根据本发明的教导设定上述P型外延层中各组分的浓度。为了进一步提高LED的发光效率，在一种优选的实施方式中，量子阱保护层10中，AlGaN/InGaN超晶格中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1E18～1E19atom/cm3；低温电子阻挡层30中，P型AlInGaN为Mg掺杂AlInGaN，其中Mg组分浓度为5E19～1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3；高温电子阻挡层40中，P型AlGaN/P型InGaN超晶格为Mg掺杂AlGaN/Mg掺杂InGaN超晶格，其中Mg组分浓度为1E19-5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3。更为优选地，低温P型GaN层20为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，高温P型GaN层50为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3。
上述P型外延层中各层的厚度可以根据实际工艺需求进行设定。在一种优选的实施方式中，量子阱保护层10中，AlGaN/InGaN超晶格包括3～10组交替设置的AlGaN层11和InGaN层13，各AlGaN层11的厚度为0.5～3nm，各InGaN层13的厚度为0.5～3nm，AlGaN/InGaN超晶格的总厚度为10～50nm；低温电子阻挡层30的厚度为10～30nm；高温电子阻挡层40中，P型AlGaN/P型InGaN超晶格包括5～10组交替设置的P型AlGaN层41和P型InGaN层43，每组P型AlGaN层41和P型InGaN层43的厚度为2～8nm，各P型AlGaN和各P型InGaN层43的厚度比为0.5～2，P型AlGaN/P型InGaN超晶格的厚度为30～80nm。此优选实施方式所提供的P型外延层能够进一步提高LED的发光效率。更为优选地，低温P型GaN层20的厚度为20～50nm，高温P型GaN层50的厚度为50～200nm。
上述P型外延层还可以包括设置于高温P型GaN层50上的P型接触层，P型接触层为Mg掺杂InGaN层。P型接触层的厚度和组分浓度可以根据现有技术进行设定。优选地，P型接触层中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1E18～5E19atom/cm3，P型接触层的厚度为5～10nm。
上述P型外延层与n型外延层、量子阱层等结构共同构成LED外延片。LED外延片的结构可以具有现有技术中常见的结构。举例来说，LED外延片包括衬底，沿远离衬底的表面依次形成的GaN缓冲层、u型GaN、n型外延层、量子阱层和p型外延层。当然，LED外延片也可以具有其他结构，本发明提及的LED及LED外延片的结构并不仅限于此。
同时，本发明还提供了一种LED的P型外延层的制作方法。如图3所示，该制作方法包括：在LED中的量子阱层上形成量子阱保护层10，量子阱保护层10由AlGaN/InGaN超晶格组成；在量子阱保护层10上形成低温P型GaN层20；在低温P型GaN层20上形成低温电子阻挡层30，低温电子阻挡层30由P型AlInGaN组成；在低温电子阻挡层30上形成高温电子阻挡层40，高温电子阻挡层40由P型AlGaN/P型InGaN超晶格组成；在高温电子阻挡层40上形成高温P型GaN层50。
上述制作方法通过依次形成由AlGaN/InGaN超晶格组成的量子阱保护层10，低温P型GaN层20，由P型AlInGaN组成的低温电子阻挡层30，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层40，以及高温P型GaN层50，从而形成了LED的P型外延层。其中，低温电子阻挡层30和低温P型GaN层20的生长温度较低，从而减少了P型外延层的高温生长过程对量子阱层造成的损伤，从而提高了LED的发光效率。量子阱保护层10、低温电子阻挡层30和高温电子阻挡层40能够有效阻挡电子从量子阱层向P型外延层中迁移，从而减少了从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合，从而进一步提高了LED的发光效率。同时，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层40和由AlGaN/InGaN超晶格组成的量子阱保护层10会形成二维载流子气，且二维载流子气有利于空穴的均匀扩展，从而有效提高了空穴的迁移率，增加了电子与空穴的复合效率，并进一步提高了LED的发光效率。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图4至图8示出了本申请提供的LED的P型外延层的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图4至图8，进一步说明本申请所提供的LED的P型外延层的制作方法。
首先，在LED中量子阱层上形成由AlGaN/InGaN超晶格组成的量子阱保护层10，进而形成如图4所示的基体结构。在一种优选的实施方式中，形成量子阱保护层10的步骤包括：向MOCVD反应室通入反应气体，在温度为800～880℃、压力为100～300torr的条件下反应生长AlGaN/InGaN超晶格。
形成AlGaN的反应气体可以为TMGa、NH3和Cp2Mg，形成InGaN的反应气体可以为TMGa、NH3和TMIn。而且，本领域的技术人员有能力通过控制反应气体的配比以调整AlGaN/InGaN超晶格中各组分的浓度。优选地，AlGaN/InGaN超晶格中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1.0E18～1.0E19atom/cm3。同时，本领域的技术人员还可以通过控制反应气体的流量以及反应时间等以调整AlGaN/InGaN超晶格中各层的厚度。优选地，形成量子阱保护层10的步骤中交替形成3～10组AlGaN层11和InGaN层13以形成AlGaN/InGaN超晶格，其中各AlGaN层11的厚度为0.5～3nm，各InGaN层13的厚度为0.5～3nm，AlGaN/InGaN超晶格的总厚度为10～50nm；
然后，在图4所示的量子阱保护层10上形成低温P型GaN层20，进而形成如图5所示的基体结构。在一种优选实施方式中，该步骤包括：向MOCVD反应室通入TMGa、NH3、Cp2Mg，在温度为750～800℃、压力为100～300torr的条件下生长低温P型GaN层20Mg掺杂GaN层。
上述低温P型GaN层20中Mg组分浓度以及低温P型GaN层20的厚度可以根据现有技术进行设定。优选地，低温P型GaN层20中Mg组分浓度为5E19～1.5E20atom/cm3，低温P型GaN层20的厚度为20～50nm。
接下来，在图5所示的低温P型GaN层20上形成由P型AlInGaN组成的低温电子阻挡层30，进行形成如图6所示的基体结构。优选地，形成低温电子阻挡层30的步骤包括：向MOCVD反应室通入TMGa、NH3、Cp2Mg、TMAl和TMIn，在温度为780～900℃、压力为100～300torr的条件下生长形成P型AlInGaN。
上述P型AlInGaN中各组分的浓度可以通过控制反应气体的配比进行调节。优选地，P型AlInGaN，其中Mg组分浓度为5E19-1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3。同时，本领域的技术人员也可以根据本申请的教导设定P型AlInGaN的厚度。优选地，P型AlInGaN的厚度为20～50nm。
接下来，在图6所示的低温电子阻挡层30上形成由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层40，进而形成如图7所示的基体结构。形成高温电子阻挡层40的步骤可以为：通入反应气体，在温度为900～1050℃、压力为100～300torr的条件下生长P型AlGaN/P型InGaN超晶格。
形成P型AlGaN的反应气体可以为TMGa、NH3、Cp2Mg和TMAl，形成P型InGaN的反应气体可以为TMGa、NH3、Cp2Mg和TMIn。本领域的技术人员有能力通过控制反应气体的配比以调整P型AlGaN/P型InGaN超晶格中各组分的浓度。优选地，P型AlGaN/P型InGaN超晶格中Mg组分浓度为1E19-5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3。同时，本领域的技术人员还可以通过控制反应气体的流量以及反应时间等以调整P型AlGaN/P型InGaN超晶格中各层的厚度。优选地，形成高温电子阻挡层40的步骤中，交替形成5～10组Mg掺杂AlGaN层和Mg掺杂InGaN层以形成P型AlGaN/P型InGaN超晶格，其中，每组P型AlGaN层41和P型InGaN层43的厚度为2～8nm，各P型AlGaN和各P型InGaN层43的厚度比为0.5～2，P型AlGaN/P型InGaN超晶格的厚度为30～80nm。
最后，在如图7所示的高温电子阻挡层40上形成高温P型GaN层50，进行形成如图8所示的基体。形成高温P型GaN层50的步骤可以根据现有技术进行设定。在一种优选的实施方式中，形成高温P型GaN层50的步骤包括：向MOCVD反应室通入TMGa、NH3和Cp2Mg，在温度为900～1050℃、压力为100～300torr的条件下生长高温P型GaN层50。
上述高温P型GaN层50中Mg组分浓度以及高温P型GaN层50的厚度可以根据现有技术进行设定。优选地，高温P型GaN层50中Mg组分浓度为5E19～1.5E20atom/cm3，高温P型GaN层50的厚度为50～200nm。
完成上述步骤之后，本发明提供的制作方法还可以在高温P型GaN层50上形成p型接触层。在一种优选的实施方式中，形成P型接触层的步骤包括：向MOCVD反应室通入TMGa、NH3、Cp2Mg和TMIn，在温度为650～750℃、压力为100～300torr的条件下生长Mg掺杂InGaN以形成P型接触层，其中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，P型接触层的厚度为5～20nm。需要注意的是，在形成P型接触的步骤之后，还可以在温度为700～750℃、氮气气氛下保温20～30分钟。
上述P型外延层与n型外延层、量子阱层等结构共同构成LED外延片。形成LED外延片的方法可以具有现有技术中常见的方法。举例来说，形成LED外延片的方法包括：沿远离衬底的表面依次形成GaN缓冲层、u型GaN、n型外延层、应力释放层、量子阱层和p型外延层。
作为示例，下面给出形成GaN缓冲层、u型GaN、n型外延层和量子阱层的一种可选实施方式，包括以下步骤：
将蓝宝石衬底放置于MOCVD反应室里，在温度在1000～1200℃条件下，用H2或NH3等气体高温处理蓝宝石衬底5～10分钟；
将反应室中温度降至500～600℃(最佳温度为550℃)，通入TMGa和NH3，压力控制在300torr～650torr，在蓝宝石衬底上生长厚度为15～40nm厚的GaN缓冲层；
升温至950～1100℃，高温退火200～500s；将温度调至1000～1100℃，通入TMGa和NH3，压力控制在300torr～700torr，在GaN缓冲层上生长厚度为0.8～1.2um的第一u型GaN，再升温至1050～1100℃，压力控制在100torr～500torr，在第一u型GaN上生长厚度为2～3um的第二u型GaN，且该第一u型GaN和第二u型GaN组成u型GaN层；
将温度调至1000～1100℃，通入TMGa、NH3和SiH4，在u型GaN层上生长厚度为2～3um的n型GaN层，其中Si组分浓度控制在5E18～2E19atom/cm3；
将温度调至800℃～900℃，压力控制在100torr～300torr，生长3～20组InGaN/GaN以形成应力释放层，其中每层InGaN的厚度控制在1～10nm，每层GaN的厚度控制在20～50nm；
交替生长由7～15组InGaN阱层和GaN垒层组成的量子阱层(MQW)，其中在压力为100torr～300torr，温度为750℃的条件下生长2～4nm InGaN阱层，在温度为820～880℃、压力为100torr～300torr的条件下生长10～15nm GaN垒层。
至此，完成了LED外延片中GaN缓冲层、u型GaN、n型外延层、应力释放层、量子阱层的制作过程，接下来按照本发明提供的方法在量子阱层上形成P型外延层，即完成LED外延片的制作过程。
另外，本发明还提供了一种LED外延片，包括衬底，以及沿远离衬底表面方向上依次设置的GaN缓冲层、u型GaN层、n型GaN层、量子阱层以及p型GaN层，其中，p型GaN层为本申请上述的P型外延层。该LED外延片中P型外延层的高温生长过程对量子阱层造成的损伤得以减少，且从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合得以减少，从而提高了LED外延片的发光效率。
下面将更详细地描述根据本发明的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本发明的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
下面将结合实施例进一步说明本发明提供的LED的P型外延层及其制作方法。
实施例1
本实施例提供了LED外延片的制作方法，包括在蓝宝石衬底上沿远离蓝宝石衬底方向上依次形成GaN缓冲层、u型GaN、n型外延层、应力释放层、量子阱层和P型外延层的步骤，其中形成P型外延层的步骤包括：
在量子阱层(MQW)上生长量子阱保护层(由AlGaN/InGaN超晶格组成)，其中生长条件为压力控制在100torr-300torr，温度调至830℃生长AlGaN/InGaN超晶格层，AlGaN单层厚度控制在2nm，InGaN单层厚度控制在2nm，周期为5个，总厚度控制在20nm；
温度调至780℃，压力控制在100torr，Mg组分浓度控制在5E19atom/cm3，生长厚度为30nm的低温P型GaN层。
温度调至820℃，压力控制在100torr，Mg组分浓度控制在：6E19atom/cm3，In组分浓度控制在：1E19atom/cm3，生长厚度为40nm的低温电子阻挡层(由P型AlInGaN组成)；
温度调至980℃，生长压力控制在100torr，生长高温电子阻挡层(由P型AlGaN/P型InGaN超晶格组成)，其中AlGaN和GaN层的厚度比是1:1，单层厚度是,3nm，周期为10，生长总厚度为60nm，Mg掺杂浓度控制在5E19atom/cm3，Al组分浓度控制在8E19atom/cm3；
温度调至980℃，生长压力控制在100torr，Mg掺杂浓度控制在8E19atom/cm3，生长厚度为120nm的高温P型GaN层；
温度调至700℃，压力控制在100torr，生长厚度为10nm的P型接触层(由低温掺镁InGaN组成。
对比例1
本对比例提供了LED外延片的制作方法，包括在蓝宝石衬底上沿远离蓝宝石衬底方向上依次形成GaN缓冲层、u型GaN、n型外延层、应力释放层、量子阱层和P型外延层的步骤，其中形成P型外延层的步骤包括：
在量子阱层(MQW)生长完毕后，温度调至780℃，压力控制在100torr，Mg组分浓度控制在：5E19atom/cm3，生长厚度为40nm的低温P型GaN层；
温度调至960℃，生长压力控制在100torr，Mg掺杂浓度控制在1.5E19atom/cm3，In组分浓度控制在：5E18atom/cm3，生长100nm高温电子阻挡层(由P型AlInGaN组成)；
温度调至980℃，生长压力控制在150torr，Mg掺杂浓度控制在8E19atom/cm3，生长厚度为100nm的高温P型GaN层；
温度调至700℃，生长压力控制在100torr，生长厚度为10nm的P型接触层(由低温掺镁InGaN组成。
测试：将实施例1和对比例1所得的LED外延片按正装LED芯片制程制成28mil×28mil芯片，主波长为450nm的LED芯片。在350mA驱动电流下，COW数据点测机(型号为惠特FWP6000)仪器测定各LED芯片COW亮度的发光效率。所得各LED芯片的平均发光效率请见表1。
表1
从表1中数据可以看出，相比对比例1得到的LED芯片，实施例1得到的LED芯片具有更高的亮度、更好的抗静电能力。由此可以推断，本发明提供的LED外延层的制作方法能够减少P型外延层的高温生长过程对量子阱层造成的损伤，进而提高了LED的发光效率。
从以上实施例可以看出，本发明上述的实例实现了如下技术效果：
(1)本发明提供了一种LED的P型外延层，包括由AlGaN/InGaN超晶格组成的量子阱保护层，低温P型GaN层，由P型AlInGaN组成的低温电子阻挡层，由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层，以及高温P型GaN层。该低温电子阻挡层和低温P型GaN层的生长温度较低，从而减少了P型外延层的高温生长过程对量子阱层造成的损伤，从而提高了LED的发光效率。
(2)该量子阱保护层、低温电子阻挡层和高温电子阻挡层能够有效阻挡电子从量子阱层向P型外延层中迁移，从而减少了从量子阱层进入p型外延层中电子和p型外延层中空穴之间发生的非辐射复合，从而进一步提高了LED的发光效率。
(3)由P型AlGaN/P型InGaN超晶格组成的高温电子阻挡层和由AlGaN/InGaN超晶格组成的量子阱保护层会形成二维载流子气，且二维载流子气有利于空穴的均匀扩展，从而有效提高了空穴的迁移率，增加了电子与空穴的复合效率，并进一步提高了LED的发光效率。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种LED的P型外延层，其特征在于，所述P型外延层包括：
量子阱保护层(10)，设置于所述LED中量子阱层上，所述量子阱保护层(10)由AlGaN/InGaN超晶格组成；
低温P型GaN层(20)，设置于所述量子阱保护层(10)上；
低温电子阻挡层(30)，设置于所述低温P型GaN层(20)上，所述低温电子阻挡层(30)由P型AlInGaN组成；
高温电子阻挡层(40)，设置于所述低温电子阻挡层(30)上，所述高温电子阻挡层(40)由P型AlGaN/P型InGaN超晶格组成；
高温P型GaN层(50)，设置于所述高温电子阻挡层(40)上；
所述量子阱保护层(10)中，所述AlGaN/InGaN超晶格中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1E18～1E19atom/cm3；
所述低温电子阻挡层(30)中，所述P型AlInGaN为Mg掺杂AlInGaN，其中Mg组分浓度为5E19-1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3；
所述高温电子阻挡层(40)中，所述P型AlGaN/P型InGaN超晶格为Mg掺杂AlGaN/Mg掺杂InGaN超晶格，其中Mg组分浓度为1E19-5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3；
所述量子阱保护层(10)中，所述AlGaN/InGaN超晶格包括3～10组交替设置的AlGaN层(11)和InGaN层(13)，各所述AlGaN层(11)的厚度为0.5～3nm，各所述InGaN层(13)的厚度为0.5～3nm，所述AlGaN/InGaN超晶格的总厚度为10～50nm；
所述低温电子阻挡层(30)的厚度为20～50nm；
所述高温电子阻挡层(40)中，所述P型AlGaN/P型InGaN超晶格包括5～10组交替设置的P型AlGaN层(41)和P型InGaN层(43)，每组所述P型AlGaN层(41)和所述P型InGaN层(43)的厚度为2～8nm，各所述P型AlGaN和各所述P型InGaN层(43)的厚度比为0.5～2，所述P型AlGaN/P型InGaN超晶格的厚度为30～80nm。
2.根据权利要求1所述的P型外延层，其特征在于，
所述低温P型GaN层(20)为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，所述低温P型GaN层(20)的厚度为20～50nm；
所述高温P型GaN层(50)为Mg掺杂P型GaN层，其中Mg组分浓度为5E19～1.5E20atom/cm3，所述高温P型GaN层(50)的厚度为50～200nm。
3.根据权利要求1至2中任一项所述的P型外延层，其特征在于，所述P型外延层还包括设置于高温P型GaN层(50)上的P型接触层，所述P型接触层为Mg掺杂InGaN层。
4.根据权利要求3所述的P型外延层，其特征在于，所述P型接触层中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，所述P型接触层的厚度为5～10nm。
5.一种LED的P型外延层的制作方法，其特征在于，所述制作方法包括：
在所述LED中量子阱层上形成量子阱保护层(10)，所述量子阱保护层(10)由AlGaN/InGaN超晶格组成；
在所述量子阱保护层(10)上形成低温P型GaN层(20)；
在所述低温P型GaN层(20)上形成低温电子阻挡层(30)，所述低温电子阻挡层(30)由P型AlInGaN组成；
在所述低温电子阻挡层(30)上形成高温电子阻挡层(40)，所述高温电子阻挡层(40)由P型AlGaN/P型InGaN超晶格组成；
在所述高温电子阻挡层(40)上形成高温P型GaN层(50)；
在温度为800～880℃、压力为100～300torr的条件下生长所述AlGaN/InGaN超晶格；
在温度为750～800℃、压力为100～300torr的条件下生长所述低温P型GaN层(20)；
在温度为780～900℃、压力为100～300torr的条件下生长所述P型AlInGaN；
在温度为900～1050℃、压力为100～300torr的条件下生长所述P型AlGaN/P型InGaN超晶格；
在温度为900～1050℃、压力为100～300torr的条件下生长所述高温P型GaN层(50)；
形成所述量子阱保护层(10)中，交替形成3～10组AlGaN层(11)和InGaN层(13)以形成所述AlGaN/InGaN超晶格，其中Al组分浓度为1E19～1.0E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，各所述AlGaN层(11)的厚度为0.5～3nm，各所述InGaN层(13)的厚度为0.5～3nm，所述AlGaN/InGaN超晶格的总厚度为10～50nm；
形成所述低温电子阻挡层(30)的步骤中，形成Mg掺杂AlInGaN以形成所述P型AlInGaN，其中Mg组分浓度为5E19-1.5E20atom/cm3，Al组分浓度为5E19～1E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，所述P型AlInGaN的厚度为20～50nm；
形成所述高温电子阻挡层(40)的步骤中，交替形成5～10组Mg掺杂AlGaN层和Mg掺杂InGaN层以形成所述P型AlGaN/P型InGaN超晶格，其中Mg组分浓度为1E19～5E19atom/cm3，Al组分浓度为1E19-1E20atom/cm3，In组分浓度为1E18～5E19atom/cm3，每组所述P型AlGaN层(41)和所述P型InGaN层(43)的厚度为2～8nm，各所述P型AlGaN和各所述P型InGaN层(43)的厚度比为0.5～2，所述P型AlGaN/P型InGaN超晶格的厚度为30～80nm。
6.根据权利要求5所述的制作方法，其特征在于，
形成所述低温P型GaN层(20)的步骤中，形成Mg掺杂GaN层以形成所述低温P型GaN层(20)，其中Mg组分浓度为5E19～1.5E20atom/cm3，所述低温P型GaN层(20)的厚度为20～50nm；
形成所述高温P型GaN层(50)的步骤中，形成Mg掺杂GaN层以形成所述高温P型GaN层(50)，其中Mg组分浓度为5E19～1.5E20atom/cm3，所述高温P型GaN层(50)的厚度为50～200nm。
7.根据权利要求5或6所述的制作方法，其特征在于，所述制作方法还包括在所述高温P型GaN层(50)上形成P型接触层，包括以下步骤：
在温度为650～750℃、压力为100～300torr的条件下生长Mg掺杂InGaN以形成所述P型接触层，其中Mg组分浓度为1E20～5E20atom/cm3，In组分浓度为1E18～1E19atom/cm3，所述P型接触层的厚度为5～10nm。
8.根据权利要求7所述的制作方法，其特征在于，在形成所述P型接触的步骤之后，在温度为700～750℃、氮气气氛下保温20～30分钟。
9.一种LED外延片，包括衬底，以及沿远离衬底表面方向上依次设置的GaN缓冲层、u型GaN层、n型GaN层、量子阱层以及p型GaN层，其特征在于，所述p型GaN层为权利要求1至4中任一项所述的P型外延层。
CN201410289309.7A 2014-06-24 2014-06-24 Led的p型外延层、其制作方法及包括其的led外延片 Active CN104064643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410289309.7A CN104064643B (zh) 2014-06-24 2014-06-24 Led的p型外延层、其制作方法及包括其的led外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410289309.7A CN104064643B (zh) 2014-06-24 2014-06-24 Led的p型外延层、其制作方法及包括其的led外延片

Publications (2)

Publication Number Publication Date
CN104064643A CN104064643A (zh) 2014-09-24
CN104064643B true CN104064643B (zh) 2017-01-11

Family

ID=51552267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410289309.7A Active CN104064643B (zh) 2014-06-24 2014-06-24 Led的p型外延层、其制作方法及包括其的led外延片

Country Status (1)

Country Link
CN (1) CN104064643B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409586B (zh) * 2014-11-13 2017-02-15 湘能华磊光电股份有限公司 GaN基Ⅲ‑Ⅴ族化合物半导体LED外延片及生长方法
CN105118904B (zh) * 2015-08-14 2017-11-17 湘能华磊光电股份有限公司 Led外延层结构生长方法及所得外延层结构和led芯片
CN105355734A (zh) * 2015-10-26 2016-02-24 华灿光电股份有限公司 一种发光二极管外延片及其制作方法
CN105336825B (zh) * 2015-11-03 2018-12-28 湘能华磊光电股份有限公司 一种led外延生长方法
CN105428477A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 GaN基LED外延片及其制备方法
CN105489720A (zh) * 2016-01-04 2016-04-13 冯雅清 一种氮化镓基led外延结构
CN105870266B (zh) * 2016-04-27 2018-09-18 湘能华磊光电股份有限公司 电子阻挡层结构的生长方法及含此结构的led外延结构
CN106207754A (zh) * 2016-09-20 2016-12-07 山东浪潮华光光电子股份有限公司 一种氮化镓基激光器外延结构及其生长方法
CN109273563A (zh) * 2018-09-20 2019-01-25 华灿光电(苏州）有限公司 一种发光二极管外延片及其制备方法
CN109671813B (zh) * 2018-11-07 2021-01-12 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN109860351B (zh) * 2018-11-14 2021-10-08 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN111081829A (zh) * 2019-11-07 2020-04-28 苏州伊特来光电科技有限公司 一种提高led光效的方法
CN114613891B (zh) * 2022-03-24 2023-11-14 淮安澳洋顺昌光电技术有限公司 一种具有复合电子阻挡层的发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法
CN103325902A (zh) * 2013-06-09 2013-09-25 武汉迪源光电科技有限公司 一种GaN基LED的外延结构及其生长方法
CN203434181U (zh) * 2013-07-25 2014-02-12 惠州比亚迪实业有限公司 一种GaN基LED外延片
CN103730557A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法
CN103325902A (zh) * 2013-06-09 2013-09-25 武汉迪源光电科技有限公司 一种GaN基LED的外延结构及其生长方法
CN203434181U (zh) * 2013-07-25 2014-02-12 惠州比亚迪实业有限公司 一种GaN基LED外延片
CN103730557A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法

Also Published As

Publication number Publication date
CN104064643A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN104064643B (zh) Led的p型外延层、其制作方法及包括其的led外延片
CN104538517B (zh) 一种具有n型超晶格结构的LED外延结构及其生长方法
CN104409586B (zh) GaN基Ⅲ‑Ⅴ族化合物半导体LED外延片及生长方法
CN105390574B (zh) Led外延层生长方法及通过此方法获得的led芯片
CN104009136B (zh) 提高发光效率的led外延层生长方法及led外延层
CN103633214B (zh) InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN105070805B (zh) 一种硅基氮化物紫外led外延结构及其实现方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN107004743B (zh) 半导体发光元件
CN104716236B (zh) 一种提高发光效率的GaN基LED外延结构及生长方法
Qi et al. Dual wavelength InGaN/GaN multi-quantum well LEDs grown by metalorganic vapor phase epitaxy
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN114843384A (zh) 一种发光二极管的外延结构及其制备方法
CN106328788B (zh) GaN基LED外延结构及其制造方法
CN107146832A (zh) 一种发光二极管的外延片及其制作方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN114649454A (zh) 一种发光二极管的外延片结构及其制备方法
CN109888071B (zh) 一种GaN基LED外延层结构及其制备方法
CN105679900A (zh) 一种氮化镓基发光二极管及其制作方法
CN104377278B (zh) 一种p型GaN低阻值欧姆接触层的制备方法
CN105869994A (zh) 一种超晶格层的生长方法及含此结构的led 外延结构
CN104064644B (zh) Led的量子阱结构、其制作方法及包括其的led外延片
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant