CN104022104A - 用于ⅲ族氮化物器件的电荷保护 - Google Patents

用于ⅲ族氮化物器件的电荷保护 Download PDF

Info

Publication number
CN104022104A
CN104022104A CN201410070968.1A CN201410070968A CN104022104A CN 104022104 A CN104022104 A CN 104022104A CN 201410070968 A CN201410070968 A CN 201410070968A CN 104022104 A CN104022104 A CN 104022104A
Authority
CN
China
Prior art keywords
protective layer
electric charge
sealer
charge protective
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410070968.1A
Other languages
English (en)
Other versions
CN104022104B (zh
Inventor
R.克内夫勒
M.施特拉斯堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104022104A publication Critical patent/CN104022104A/zh
Application granted granted Critical
Publication of CN104022104B publication Critical patent/CN104022104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及用于Ⅲ族氮化物器件的电荷保护。半导体器件，包括Ⅲ族氮化物半导体衬底，其在距离Ⅲ族氮化物半导体衬底的主表面的一定深度处具有二维电荷载流子气体。在Ⅲ族氮化物半导体衬底的主表面上提供表面保护层。该表面保护层在半导体器件的室温操作下存在的带隙中具有电荷陷阱。在Ⅲ族氮化物半导体衬底中提供与二维电荷载流子气体电连接的接触部。在表面保护层上提供电荷保护层。电荷保护层包括氧化物并且为电荷保护层之下的表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射。

Description

用于Ⅲ族氮化物器件的电荷保护
技术领域
当前申请涉及III族氮化物器件，更尤其涉及具有电荷保护的III族氮化物器件。
背景技术
GaN器件通常包括势垒区，例如AlGaN或InAlGaN，其形成在GaN缓冲区上以自动地形成靠近势垒-缓冲区界面的二维（2D）电荷载流子气体沟道。该沟道由用于n沟道器件的2D电子气体和用于p沟道器件的2D空穴气体所形成。在这种GaN器件的制造中，可能由于各种原因而发生晶体管阈值电压上的偏移。阈值电压偏移导致了跨越晶片的阈值电压的变化上的增加，从而降低产率。
GaN器件中阈值电压偏移的一种原因是通常形成在势垒区表面上以便防止势垒表面氧化的氮化硅（SiN）层的所谓的充电。充电涉及氮化硅层中电荷陷阱（trap）的存储和生成。当氮化硅层被插入在有效半导体区和某些金属化区（例如栅结构）之间时，这些电荷陷阱使器件阈值电压偏移。电子和空穴陷阱可在点缺陷处出现在氮化硅中，点缺陷例如是顺磁缺陷(例如≡Si·, ≡Si-O-O·, ≡Si2N·)、抗磁缺陷（例如≡Si-Si≡, =N-H）、具有孤对电子的两个协调Si原子（例如=Si:)、中性缺陷（例如≡SiO·, ≡SiOH）、带电缺陷（例如≡Si·, +Si≡）、内在缺陷（例如≡Si·, =N-N=, ≡Si-O-O-Si≡）以及外在缺陷（例如≡SiH, ≡Si2NH, ≡SiOH）。由于Si-H键联的极性，电子和空穴陷阱也可能在存在现有残留Si-H键（所谓的硅-氢复合物）的情况下出现在氮化硅中。氮化硅的形成在氮化硅中产生形成Si-H键的残留氢气，其在氢和硅原子之间的共价键中具有局部氢价电子。Si-H键具有相对深的能量陷阱水平，并且因此，所产生的电荷陷阱在室温下是稳定的。
在每一情况下，形成于GaN器件势垒区表面上的GaN层中的空穴和电子的存储和生成导致了氮化硅层的充电。各种标准的GaN处理步骤引起这样的充电。由存在于标准GaN处理中的紫外（UV）光部分地引起此充电。操作期间撞击在GaN器件上的UV光也引起氮化硅抗氧化层的充电，这意味着阈值电压变化可随时间改变。一般地，利用比氮化硅的带隙能量更高的能量进行辐射，可降低GaN器件的性能和可靠性。
发明内容
根据半导体器件的一个实施例，该半导体器件包括III族氮化物半导体衬底，其在距离III族氮化物半导体衬底的主表面的一定深度处具有二维电荷载流子气体。在III族氮化物半导体衬底的主表面上提供表面保护层。该表面保护层在半导体器件的室温操作下存在的带隙中具有电荷陷阱。在III族氮化物半导体衬底中提供与二维电荷载流子气体相电连接的接触部。在表面保护层上提供电荷保护层。该电荷保护层包括氧化物并且为电荷保护层之下的表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射。
根据制造半导体器件的方法的一个实施例，该方法包括：形成III族氮化物半导体衬底，其在距离III族氮化物半导体衬底的主表面的一定深度处具有二维电荷载流子气体；在III族氮化物半导体衬底的主表面上形成表面保护层，该表面保护层在半导体器件的室温操作下存在的带隙中具有电荷陷阱；在III族氮化物半导体衬底中形成与二维电荷载流子气体电连接的接触部；以及在表面保护层上形成电荷保护层，该电荷保护层包括氧化物并且为电荷保护层之下的表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射。
本领域技术人员在阅读以下详细描述时以及查看附图时，将认识到附加的特征和优点。
附图说明
附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，图中，相同的参考数字指代对应的部分。在附图中：
图1图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的一个实施例的截面图；
图2图示了图1的器件中所包括的具有逐步分级的氧浓度的电荷保护层的带隙图；
图3图示了图1的器件中所包括的具有连续分级的氧浓度的电荷保护层的带隙图；
图4A到4E图示了图1中示出的半导体器件在根据实施例的制造过程的不同阶段下的截面图；
图5图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图6图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图7图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图8图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图9图示了图8的器件中所包括的电荷保护层的带隙图，其中该电荷保护层被置于层间电介质中；
图10图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图11图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图12图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图13图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图14图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图15图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图16图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图17图示了具有III族氮化物半导体衬底和电荷保护层的半导体管芯的另一实施例的截面图；
图18图示了图17的器件中所包括的具有不同氧浓度的子层的电荷保护层的带隙图。
具体实施方式
所描述的实施例通过在表面保护层上提供电荷保护层，防止或者至少显著降低了形成于III族氮化物衬底表面上的表面保护层的充电。电荷保护层包括氧化物，例如金属氧化物和/或氮氧化硅，并且为电荷保护层之下的表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射（例如紫外光）。这进而防止额外的电荷载流子被存储于表面保护层中，并且还防止了例如点缺陷的缺陷被产生于表面保护层中。由于该电荷保护层，避免或显著降低了充电的负面影响，例如阈值电压的偏移。可在半导体器件的最终钝化之前或之后提供该电荷保护层。
图1图示了根据一个实施例的半导体器件的部分截面图。半导体器件包括III族氮化物半导体衬底100。该III族氮化物衬底100结合了在具有与沟道102不同带隙（即异质结）的两个材料之间的结。例如GaN可与AlGaN或AlInGaN相组合来形成沟道102。III族氮化物衬底100可具有AlInN/AlN/GaN 势垒/隔板/缓冲层结构。III族氮化物半导体衬底100可包括半导体晶片104和生长在晶片104上的一个或多个外延层106。如果期望的话，可在处理中稍后将生长晶片104减薄或完全去除。在GaN衬底100的情况下，一个或多个成核层和/或过渡层108可生长在晶片104上，之后是GaN缓冲区110，其可包括例如AlN/AlGaN/GaN。然后在GaN缓冲区110上生长GaN合金势垒区112。
一般而言，利用GaN技术，极化电荷和应变效应的存在导致作为二维电子或空穴反转层的二维电荷载流子气体114的实现，其特征在于非常高的载流子密度和载流子迁移率。这样的二维电荷载流子气体114，例如2DEG（二维电子气体）或2DHG（二维空穴气体），在离III族氮化物半导体衬底100的主表面101一定深度处，形成了靠近GaN合金（例如AlN或AlGaN）势垒区112和GaN缓冲区110之间界面的半导体器件的导电沟道区102。GaN合金势垒区112的厚度优选大于2nm、大于5nm或甚至大于10nm，但不超过100nm。GaN合金势垒区112中的Al含量优选为至少足够高以防止对GaN的跨越能带偏移的热辐射。可在GaN缓冲区110和GaN合金势垒区112之间提供薄的（例如1-2nm）AlN层，以最小化合金散射并提高2DEG迁移率。一般而言，任何基于III族氮化物的异质结可以被用在能带不连续性负责器件概念的情况下，且可提供一个或多个二维电荷载流子气体114。
化合物半导体器件进一步包括III族氮化物半导体衬底100的主表面101上的表面保护层116。表面保护层116在半导体器件的室温操作下存在的带隙中具有电荷陷阱。在一些实施例中，表面保护层116还防止了III族氮化物半导体衬底100的主表面101的氧化，例如在基于GaN的材料上的氮化硅的情况下。在氮化硅表面保护层116的情况下，由于氮化硅材料中的可被UV充电所破坏的Si-H键，电荷陷阱可出现在表面保护层中。在另一实施例中，表面保护层116包括GaN合金势垒区114上的代替氮化硅或者除氮化硅之外的GaN的薄的（例如若干原子层厚，诸如1和20个原子层之间，或3和10个原子层之间）层。根据该III族氮化物衬底100的组分，另外的其他材料可被用作表面保护层116 。
一个或多个单独的接触部118、120在Ⅲ族氮化物半导体衬底100中与二维电荷载流子气体114相电连接。图1中所图示的实施例中，半导体器件是具有源极接触部118和漏极接触部120的横向晶体管，两个接触部均贯穿表面保护层116延伸到器件同侧101处的二维电荷载流子气体114。源极接触部和漏极接触118、120由沟道102所间隔开。在另一实施例中，器件可以是垂直或准垂直的期间，在该器件中，源极和漏极在衬底100的相对侧处接触。每一情况下，接触部118、120可包括一种或多种任意合适的材料，例如掺杂硅或其他掺杂的半导体材料、一种或多种金属/一种或多种金属合金等。如图1中所示，接触部118、120可贯穿二维电荷载流子气体114。替代地，接触部118、120可刚好在到达二维电荷载流子气体114之前终止。在这种情况下，载流子隧穿完成了接触部118、120和二维电荷载流子气体114之间的电连接。
栅极122被提供用于控制由二维电荷载流子气体114形成的下层沟道102。如图1中所示，栅极122可被置于表面保护层116上，贯穿表面保护层116与III族氮化物衬底100相接触、或者延伸到III族氮化物衬底100中。
电荷保护层124也被提供在表面保护层116上。电荷保护层124包括氧化物，即含有至少一个氧原子和另一元素的化合物，并且为电荷保护层124之下的表面保护层116屏蔽具有比氮化硅的带隙能量更高能量的辐射（例如紫外光）。在一个实施例中，电荷保护层124包括氮氧化硅。在另一实施例中，电荷保护层124包括至少一种金属氧化物，例如稀土氧化物或氮氧化物、Al2O3、HfOx、ZrOx、和/或HfON、ZrON。电荷保护层124可包括金属氧化物和氮氧化硅二者。根据III族氮化物衬底100和表面保护层116的组分，另外的其他材料可被用作电荷保护层124，用于为电荷保护层124之下的表面保护层116屏蔽具有比氮化硅的带隙能量更高能量的辐射（例如紫外光）。
电荷保护层124的厚度（Tu）取决于应用和后续处理，且对于氮氧化硅而言，该厚度可以从例如1-5nm、5-20nm、20-50nm、或50-200nm的范围变动。电荷保护层124的厚度和氧含量确定了所提供的辐射阻断的量。在一些实施例中，电荷保护层124可具有逐步或连续分级（即变化）的氧组分，这导致了对应分级的带隙能量。氧含量随着电荷保护层124的厚度可单调或非单调地改变。可通过随着电荷保护层124的厚度改变氧含量，或者通过从均具有不同氧含量的多个子层构建电荷保护层124，来实现分级的氧含量。例如在氮氧化硅层124的情况下，可改变层124的氧/氮比率。一般来说，可通过对氧含量分级来改变电荷保护层124的带隙能量，使得电荷保护层124能够吸收不同波长的辐射。
图2图示了用于电荷保护层124的一个实施例的能带图，该电荷保护层124具有通过从均具有不同氧含量的多个子层200、202、204、206构建电荷保护层124所实现的分级氧含量，其中“EC”和“EV”分别对应于导带和价带。根据此实施例，电荷保护层124所置于其上的表面保护层116包括氮化硅。具有较大氧浓度（例如O/N比率>1）的二氧化硅（SiO2）或SiON的层208被形成于氮化硅层116上。氮氧化硅的若干子层200、202、204、206被形成于具有较大氧浓度（例如O/N比率>1）的二氧化硅/SiON的层208上，每个氮氧化硅子层具有不同的氧含量，使得被置于最接近氮化硅表面保护层116的氮氧化硅子层相比置于较远离氮化硅表面保护层116的氮氧化硅子层具有更低的氧含量。电荷保护层124上的层间电介质128包括二氧化硅或氮氧化硅。
具有较低氧含量的氮氧化硅子层相比较高氧含量的氮氧化硅子层具有更低的带隙能量。根据本实施例，电荷保护层124具有逐步分级的氧含量且因此具有随其厚度(z)而逐步分级的带隙能量。在垂直于III族氮化物半导体衬底100的主表面101的方向(-z)上，电荷保护层124中氧组分朝向III族氮化物半导体衬底减少。
图3图示了用于具有分级氧含量的电荷保护层124的另一实施例的能带图。图3中示出的实施例类似于图2中所示出的实施例，然而，在图3中，电荷保护层124具有连续分级的氧含量，并且因此具有随其厚度（z）连续分级的带隙能量。可通过在电荷保护层124的沉积期间调整氧含量来实现这样的结构。
图2和图3中所图示的能带图实施例可以排除氮化硅表面保护层116和电荷保护层124之间具有较大氧浓度（例如，O/N比值>1）的二氧化硅/SiON的层208。在任一情况下，充电感应的电荷载流子将不会进入电荷保护层124之下的III族氮化物衬底100的表面保护层116或势垒区114中。优选的是单调地改变电荷保护层124中的氧浓度，但是交替的或变化的氧浓度也是可行的。
回到图1，与源极和漏极接触部118、120的电连接是由沉积在层间电介质128和导电通孔130、132上的金属化层126所形成的，该导电通孔130、132从金属化层126贯穿层间电介质128和电荷保护层124延伸到相应的接触部118、120。图1中未示出与栅极122的类似电连接。替代地，源极或漏极接触部118、120可延伸到沉积在生长晶片104的背面的金属化区，以形成对应的电连接。在这样的布置中，器件仍可以是横向器件或准垂直器件，其中电流既在沟道区102中横向流动，又沿着延伸到晶片104的金属化背面的源极/漏极接触部118/120垂直流动。本领域技术人员了解这样的垂直源极/漏极接触部，且因此本文未给出说明或进一步的解释。
图4A到4E图示了图1的半导体器件在一种制造方法的实施例的不同阶段期间的部分截面图。为本领域技术人员所熟知各种常规处理，例如材料沉积和去除、掺杂注入、退火等等，可以被用来形成半导体器件的各个部分。关于这样的处理没有提供进一步的解释。
图4A示出了III族氮化物半导体衬底100形成在生长晶片104上以及表面保护层116形成在III族氮化物半导体衬底100的主表面101上之后的半导体器件。如先前在图1中所述和所示出的，III族氮化物半导体衬底100可包括多个外延层106，且同样如先前所解释的，其在距离Ⅲ族氮化物半导体衬底100的主表面101的一定深度处具有二维电荷载流子气体114。表面保护层116可被沉积在Ⅲ族氮化物半导体衬底100上，例如在氮化硅的情况下，或者生长在Ⅲ族氮化物半导体衬底100上，例如在薄的GaN层的情况下。在每一种情况下，表面保护层116防止了III族氮化物半导体衬底100的主表面101的后续氧化。
图4B示出了在穿过表面保护层116形成开口和在开口中且与二维电荷载流子气体114相接触以形成器件的沟道区102来形成源极和漏极接触部118、120之后的半导体器件。接触部118、120在半导体接触部的情况下可外延生长于III族氮化物半导体衬底100的暴露部分上，在金属接触部的情况下或者在组合的金属/半导体接触部的情况下可沉积于其上。在表面保护层116上形成栅极122。在一个实施例中，栅极122还横穿表面保护层116和/或势垒区112。
图4C示出了在表面保护层116上例如通过沉积形成电荷保护层124之后，且在III族氮化物半导体衬底100中形成器件隔离区134以隔离相邻器件之后的半导体器件。根据此实施例，电荷保护层124在所有表面上覆盖栅极122，除了面向表面保护层116的侧面。如本文先前所述的，电荷保护层124可包括一个或多个子层和/或具有分级的氧含量。
图4D示出了在电荷保护层124上沉积层间电介质128之后的半导体器件。可使用任何合适的层间电介质128，例如二氧化硅或低k电介质材料。
图4E示出了穿过层间电介质128和电荷保护层124形成到源极和漏极接触部118、120和到栅极122的开口300之后的半导体器件。图4E中未示出栅极开口。金属化区126随后可被形成在层间电介质128上，且导电通孔130、132随后可被形成在源极/漏极/栅极开口300中，例如，如图1中所示的，以提供用于半导体器件的必要电连接。漏极或源极还可具有到达生长晶片104的接触通孔。可使用例如Ti、Al、W、Cu、Au、Ni、Ag的任何标准金属和/或任何标准合金作为包括由金属或合金层所形成的堆叠的接触部。
图5图示了根据另一实施例的半导体器件的部分截面图。图5中示出的实施例类似于图1中示出的实施例，然而，源极和漏极接触部118、120以及栅极122在电荷保护层124之后被形成。电荷保护层124因此提供了在源极/漏极/栅极形成过程期间针对下层表面保护层116的UV充电的附加保护。根据本实施例，源极和漏极接触部118、120贯穿电荷保护层124和表面保护层116延伸到III族氮化物半导体衬底100中的二维电荷载流子气体114。栅极122也贯穿电荷保护层124并终止在表面保护层116上。
图6图示了根据再一个实施例的半导体器件的部分截面图。图6中示出的实施例类似于图5中示出的实施例，然而，电荷保护层124覆盖栅极124的侧壁123。
图7图示了根据又一个实施例的半导体器件的部分截面图。图7中示出的实施例类似于图1中示出的实施例，然而，电荷保护层124被形成在层间电介质128上。根据本实施例，整个层间电介质128被插入在电荷保护层124和表面保护层116之间。这样，栅极122和层间电介质128均被插入在电荷保护层124和表面保护层116之间。而且，到源极和漏极接触部118、120和到栅极122的导电通孔130、132贯穿电荷保护层124和层间电介质128二者。
图8图示了根据另一实施例的半导体器件的部分截面图。图8中示出的实施例类似于图7中示出的实施例，然而，电荷保护层124被置于层间电介质128中。根据本实施例，仅部分的层间电介质128将电荷保护层124与表面保护层116分离。
图9图示了用于图8中所示出的电荷保护层124的对应能带图。根据此实施例，电荷保护层124形成于其上的表面保护层116包括氮化硅。层间电介质128包括二氧化硅(SiO2)，且电荷保护层124包括氮氧化硅(SiON)。置于二氧化硅层间电介质128中的氮氧化硅电荷保护层124比二氧化硅128的上部和下部具有更高的带隙能量。
图10图示了根据一个实施例的半导体器件的部分截面图。图10中示出的实施例类似于图6中示出的实施例，然而，栅极122具有从表面保护层116间隔开的延伸部400，该延伸部400在平行于Ⅲ族氮化物半导体衬底100的主表面101的方向上延伸。根据本实施例，延伸部400在相反方向上从栅极122向外延伸。栅极延伸部400提供了附加的充电保护。
图11图示了根据另一实施例的半导体器件的部分截面图。图11中示出的实施例类似于图10中示出的实施例，然而，电荷保护层124被形成在层间电介质128上，例如，如图7中所示。
图12图示了根据再一个实施例的半导体器件的部分截面图。图12中示出的实施例类似于图10中示出的实施例，然而，栅极延伸部400被连接到通孔130，该通孔130将源极接触部118电连接到下层金属化区126。根据本实施例，该半导体器件为常开型，因为栅极122与源极118处于相同的电位。
图13图示了根据又一个实施例的半导体器件的部分截面图。图13中示出的实施例类似于图10中示出的实施例，然而，电荷保护层124还覆盖栅极延伸部400以提供附加的充电保护。
图14图示了根据一个实施例的半导体器件的部分截面图。图14中示出的实施例类似于图12中示出的实施例，然而，电荷保护层124还覆盖栅极延伸部400以提供附加的充电保护。
图15图示了根据一个实施例的半导体器件的部分截面图。图15中示出的实施例类似于图13中示出的实施例，然而，场板402被置于层间电介质128中。将栅极122和栅极延伸部400与层间电介质128中的场板402间隔开。根据本实施例，电荷保护层124覆盖栅极122、栅极延伸部400和场板402，以提供附加的充电保护。
图16图示了根据一个实施例的半导体器件的部分截面图。图16中示出的实施例类似于图15中示出的实施例，然而，场板402和栅极延伸部400均被连接到通孔130，该通孔130将源极接触部118电连接到下层的金属化区126。
图17图示了根据另一实施例的半导体器件的部分截面图，以及图18图示了针对图17中所示的电荷保护层124的对应能带图。图17中示出的实施例类似于图1中示出的实施例，然而，电荷保护层124包括表面保护层116上的氮氧化硅的第一子层404和第一子层404上的氮氧化硅的第二子层406，使得第一子层404相比第二子层406更靠近表面保护层116。如图18中图示的，根据本实施例，第一子层404具有比第二子层406更高的氧含量，表面保护层116包括氮化硅，以及层间电介质128包括具有比第一子层404更大的氧含量的二氧化硅或SiON。
为了易于描述，使用空间相对术语，诸如“之下”、“下方”、“下部”、“上方”、“上部”等等来解释一个元件相对于第二元件的定位。除了与图中所描绘的那些不同的取向外，这些术语意在涵盖装置的不同取向。此外，诸如“第一”、“第二”等等的术语也被用来描述各种元件、区域、部分等等，且也不意在是限制性的。遍及说明书，相同术语指代相同元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”等为开放式术语，其表明所陈述的元件或特征的存在，但不排除额外的元件或特征。除非上下文另有明确指示，否则冠词“一”、“一个”（a、an）和“该”（the）旨在包括复数以及单数。
考虑到以上范围的变形和应用，应当理解，本发明并被前述的描述所限制，也被附图所限制。而是，本发明仅由随后的权利要求及其法定等同方式所限定。

Claims (29)

1.一种半导体器件，包括：
III族氮化物半导体衬底，其在离所述III族氮化物半导体衬底的主表面的一定深度处具有二维电荷载流子气体；
表面保护层，其在所述III族氮化物半导体衬底的主表面上，所述表面保护层在所述半导体器件的室温操作下存在的带隙中具有电荷陷阱；
接触部，其在所述III族氮化物半导体衬底中与所述二维电荷载流子气体电连接；以及
电荷保护层，其在所述表面保护层上，所述电荷保护层包括氧化物并且为所述电荷保护层之下的所述表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射。
2.根据权利要求1的半导体器件，其中所述表面保护层防止所述III族氮化物半导体衬底的主表面的氧化。
3.根据权利要求1的半导体器件，其中所述电荷保护层将所述表面保护层连续地或分段地覆盖在所述电荷保护层之下。
4.根据权利要求1的半导体器件，其中所述接触部贯穿所述表面保护层延伸到所述III族氮化物半导体衬底中的所述二维电荷载流子气体。
5.根据权利要求1的半导体器件，其中所述电荷保护层包括金属氧化物和氮氧化硅中的至少一个。
6.根据权利要求5的半导体器件，其中所述金属氧化物包括稀土氧化物、稀土氮氧化物、Al2O3、HfOx、ZrOx、HfON和ZrON中的至少一个。
7.根据权利要求5的半导体器件，其中所述III族氮化物半导体衬底包括GaN，并且所述表面保护层包括氮化硅或GaN。
8.根据权利要求1的半导体器件，其中所述电荷保护层具有逐步或连续分级的氧组分和对应分级的带隙能量。
9.根据权利要求8的半导体器件，其中所述氧组分在垂直于所述III族氮化物半导体衬底的主表面的方向上，在所述电荷保护层中朝向所述III族氮化物半导体衬底减少。
10.根据权利要求1的半导体器件，其中所述电荷保护层包括所述表面保护层上的氮氧化硅的第一子层和所述第一子层上的氮氧化硅的第二子层，使得所述第一子层相比所述第二子层更靠近所述表面保护层，并且其中所述第一子层具有比所述第二子层更高的氧含量。
11.根据权利要求10的半导体器件，进一步包括氮氧化硅的所述第一子层和所述表面保护层之间的二氧化硅。
12.根据权利要求1的半导体器件，进一步包括所述表面保护层上的栅极。
13.根据权利要求12的半导体器件，其中所述电荷保护层在所述栅极的所有表面上覆盖所述栅极，除了面向所述表面保护层的侧面。
14.根据权利要求12的半导体器件，其中所述栅极贯穿所述电荷保护层。
15.根据权利要求14的半导体器件，其中所述电荷保护层覆盖所述栅极的侧壁。
16.根据权利要求12的半导体器件，其中所述栅极具有从所述表面保护层间隔开的延伸部，并且所述延伸部在平行于所述III族氮化物半导体衬底的主表面的方向上延伸。
17.根据权利要求16的半导体器件，其中所述电荷保护层覆盖栅极延伸部。
18.根据权利要求12的半导体器件，其中所述栅极被置于层间电介质中，且所述电荷保护层被置于所述栅极上方，使得所述栅极和所述层间电介质均被插入在所述电荷保护层和所述表面保护层之间。
19.根据权利要求12的半导体器件，进一步包括被置于所述表面保护层上的层间电介质中的场板，其中将所述栅极与间隔于所述层间电介质中的场板间隔开，并且所述电荷保护层覆盖所述栅极和所述场板。
20.根据权利要求1的半导体器件，进一步包括所述表面保护层上的层间电介质，其中至少部分层间电介质被插入在所述电荷保护层和所述表面保护层之间。
21.根据权利要求20的半导体器件，其中所述电荷保护层被置于所述层间电介质中，并且仅部分层间电介质将所述电荷保护层与所述表面保护层分离。
22.一种制造半导体器件的方法，所述方法包括：
形成III族氮化物半导体衬底，所述III族氮化物半导体衬底在离所述III族氮化物半导体衬底的主表面的一定深度处具有二维电荷载流子气体；
在所述III族氮化物半导体衬底的主表面上形成表面保护层，所述表面保护层在所述半导体器件的室温操作下存在的带隙中具有电荷陷阱；
在所述III族氮化物半导体衬底中形成与所述二维电荷载流子气体电连接的接触部；以及
在所述表面保护层上形成电荷保护层，所述电荷保护层包括氧化物并且为所述电荷保护层之下的所述表面保护层屏蔽具有比氮化硅的带隙能量更高能量的辐射。
23.根据权利要求22的方法，进一步包括对所述电荷保护层中的氧组分逐步或连续地分级，使得所述电荷保护层具有对应分级的带隙能量。
24.根据权利要求23的方法，其中对所述电荷保护层中的氧组分分级包括在垂直于所述III族氮化物半导体衬底的主表面的方向上，在所述电荷保护层中朝向所述III族氮化物半导体衬底减少氧组分。
25.根据权利要求22的方法，其中形成所述电荷保护层包括：
在所述表面保护层上形成氮氧化硅的第一子层；以及
在所述第一子层上形成氮氧化硅的第二子层，使得所述第一子层相比所述第二子层更靠近所述表面保护层，所述第二子层具有比所述第一子层更低的氧含量。
26.根据权利要求25的方法，进一步包括在氮氧化硅的所述第一子层和所述表面保护层之间形成二氧化硅。
27.根据权利要求22的方法，进一步包括在所述表面保护层上形成层间电介质。
28.根据权利要求27的方法，其中在所述层间电介质中形成所述电荷保护层，使得仅部分层间电介质将所述电荷保护层与所述表面保护层分离。
29.根据权利要求22的方法，其中在所述电荷保护层之后形成至少一个电接触部，并且所述电接触部贯穿所述电荷保护层和所述表面保护层延伸到所述III族氮化物半导体衬底中的二维电荷载流子气体。
CN201410070968.1A 2013-03-01 2014-02-28 用于iii族氮化物器件的电荷保护 Active CN104022104B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/782,305 2013-03-01
US13/782305 2013-03-01
US13/782,305 US9178016B2 (en) 2013-03-01 2013-03-01 Charge protection for III-nitride devices

Publications (2)

Publication Number Publication Date
CN104022104A true CN104022104A (zh) 2014-09-03
CN104022104B CN104022104B (zh) 2017-04-12

Family

ID=51353146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410070968.1A Active CN104022104B (zh) 2013-03-01 2014-02-28 用于iii族氮化物器件的电荷保护

Country Status (3)

Country Link
US (1) US9178016B2 (zh)
CN (1) CN104022104B (zh)
DE (1) DE102014102467B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958931A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425267B2 (en) * 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2010206125A (ja) * 2009-03-06 2010-09-16 Oki Electric Ind Co Ltd 窒化ガリウム系高電子移動度トランジスタ
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5983999B2 (ja) * 2012-06-29 2016-09-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20140001479A1 (en) * 2012-06-29 2014-01-02 Power Integrations, Inc. Switching device with charge distribution structure
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP6186832B2 (ja) * 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958931A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20140246760A1 (en) 2014-09-04
US9178016B2 (en) 2015-11-03
CN104022104B (zh) 2017-04-12
DE102014102467B4 (de) 2021-02-04
DE102014102467A1 (de) 2014-09-04

Similar Documents

Publication Publication Date Title
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US9818855B2 (en) Semiconductor device
US9620599B2 (en) GaN-based semiconductor transistor
JP6251071B2 (ja) 半導体装置
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US9443969B2 (en) Transistor having metal diffusion barrier
US20150270355A1 (en) Semiconductor device and manufacturing method for the same
US10084052B2 (en) Semiconductor device and method for manufacturing the same
US20060006413A1 (en) III-Nitride device passivation and method
US9978642B2 (en) III-V nitride semiconductor device having reduced contact resistance
US10211301B1 (en) Semiconductor device, inverter circuit, driving device, vehicle, elevator, power supply circuit, and computer
US10276454B2 (en) Semiconductor substrate having amorphous and single crystalline III-V compound semiconductor layers
JP2016051817A (ja) 半導体装置および半導体装置の製造方法
CN104022104A (zh) 用于ⅲ族氮化物器件的电荷保护
US10347734B2 (en) Semiconductor device, power supply circuit, and computer
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
TW201611268A (zh) 半導體裝置
Visalli Optimization of GaN-on-Si HEMTs for high-voltage applications.
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
CN110875381B (zh) 一种半导体器件及其制造方法
JP5879805B2 (ja) スイッチング素子及びこれを用いた電源装置
JP5648307B2 (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
CN109524454A (zh) 增强型高电子迁移率晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant