CN104022026A - 多晶硅栅极的形成方法 - Google Patents
多晶硅栅极的形成方法 Download PDFInfo
- Publication number
- CN104022026A CN104022026A CN201310066824.4A CN201310066824A CN104022026A CN 104022026 A CN104022026 A CN 104022026A CN 201310066824 A CN201310066824 A CN 201310066824A CN 104022026 A CN104022026 A CN 104022026A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon gate
- polysilicon
- side wall
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 132
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims description 118
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract 1
- 239000005416 organic matter Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种多晶硅栅极的形成方法，所述多晶硅栅极的形成方法包括：提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层；选择性去除所述掩模层，以形成掩模图形；在所述掩模图形的侧壁上制备侧墙；对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率；去除所述侧墙；以及对所述半导体衬底进行刻蚀，以形成浅槽隔离。在本发明提供的多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种多晶硅栅极的形成方法。
背景技术
随着半导体技术的发展，集成电路所采用的特征尺寸越来越小，使得MOS晶体管的多晶硅栅极长度、沟道长度相应减小，因而多晶硅栅极电阻增大，这会引起较大的电阻-电容延迟，从而影响MOS晶体管的开关速度，为了提高多晶硅栅极电阻，特别是多晶硅栅极的电阻，往往需要在多晶硅栅极中掺杂离子以增强多晶硅栅极的导电率，在65nm及以下的工艺技术中，一般要求器件中包括掺杂多晶硅栅极和非掺杂多晶硅栅极。
由于受掺杂离子的影响，掺杂多晶硅栅极的侧壁的形貌往往不平整，会出现如图1a和图1b所示的颈形(necking)侧壁以及粗糙(rough)侧壁。在图1a中，半导体衬底110上具有根据掩模图形130刻蚀得到的多晶硅栅极120，当刻蚀气体中的有机物含量较少时，对多晶硅栅极120的侧壁121的刻蚀速率大于侧壁121上有机物的沉积速率，多晶硅栅极120的侧壁121较光滑，但会呈现颈形(即，所述多晶硅栅极220截面大致呈梯形，所述梯形的上底小于掩模图形130的宽度)。在图1b中，半导体衬底110上具有根据掩模图形130刻蚀得到的多晶硅栅极120，当刻蚀气体的有机物较多时，对多晶硅栅极120的侧壁121的刻蚀速率小于侧壁121上有机物的沉积速率，多晶硅栅极120的侧壁121较粗糙。颈形侧壁以及粗糙侧壁都会影响多晶硅栅极的电性能。
因此，如何提供一种多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能，已成为本领域技术人员亟需解决的问题。
发明内容
本发明的目的在于提供一种多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能。
为解决上述技术问题，本发明提供一种多晶硅栅极的形成方法，所述多晶硅栅极的形成方法包括：
提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层；
选择性去除所述掩模层，以形成掩模图形；
在所述掩模图形的侧壁上制备侧墙；
对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率；以及
去除所述侧墙。
较佳的，在所述掩模图形的侧壁上制备侧墙的步骤包括：
在所述掩模图形和所述多晶硅层上制备一牺牲层；
刻蚀所述牺牲层，并保留所述掩模图形的侧壁上的所述牺牲层，以形成所述侧墙。
较佳的，采用化学气相沉积、物理气相沉积或原子层沉积的方法，在所述掩模图形和所述多晶硅层上制备一牺牲层。
较佳的，所述半导体衬底和所述多晶硅层之间还包括一刻蚀停止层。
较佳的，所述干法刻蚀的气体包括氯气和氧气，其中，氯气的流量速率范围为60sccm～150sccm，氧气的流量速率范围为5sccm～20sccm。
较佳的，所述侧墙的材料为二氧化硅、氮化硅、无定形碳、有机物或金属中的一种或几种的组合。
较佳的，采用湿法刻蚀或干法刻蚀去除所述侧墙。
较佳的，所述掩模层为单层掩膜层或多层掩膜层。
较佳的，所述多层掩膜层为自下至上依次层叠的氮化物掩模层和氧化物掩模层。
较佳的，所述多晶硅层为磷掺杂多晶硅层。
较佳的，所述多晶硅层中磷的掺杂浓度为1E19/cm3～1E20/cm3。
与现有技术相比，本发明提供的多晶硅栅极的形成方法具有以下优点：
本发明提供的多晶硅栅极的形成方法在形成掩模图形后，在所述掩模图形的侧壁上制备侧墙，与现有技术相比，在所述掩模图形的侧壁上制备侧墙后，再对所述多晶硅层进行刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率，使所述多晶硅栅极的侧壁较光滑，但会呈现颈形，之后再去除所述侧墙，由于所述侧墙被去除，所以所述侧壁的颈形凹进被消除，使得所述多晶硅栅极具有光滑、平整的侧壁，从而保证所述多晶硅栅极的电性能。
附图说明
图1a-图1b为现有技术中的多晶硅栅极的剖面图；
图2为本发明一实施例的多晶硅栅极的形成方法的流程图；
图3a-图3f为本发明一实施例的多晶硅栅极的形成方法的示意图。
具体实施方式
下面将结合示意图对本发明的多晶硅栅极的形成方法的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种多晶硅栅极的形成方法，该多晶硅栅极的形成方法包括：提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层，选择性去除所述掩模层，以形成掩模图形，在所述掩模图形的侧壁上制备侧墙，对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率，以及去除所述侧墙，可以使多晶硅栅极的侧壁光滑、平整。
以下结合图2以及图3a-3f具体说明本实施例的多晶硅栅极的形成方法，其中，图2为本发明一实施例的多晶硅栅极的形成方法的流程图，图3a-图3f为本发明一实施例的多晶硅栅极的形成方法的示意图。
首先，进行步骤S01，提供半导体衬底210，所述半导体衬底210上具有自下至上依次层叠的多晶硅层220A和掩模层230A，如图3a所示。所述掩模层230A可以为单层掩膜层或多层掩膜层，优选的，所述多层掩膜层为自下至上依次层叠的氮化物掩模层231A和氧化物掩模层232A，可以保证在步骤S04中形成的多晶硅栅极具有较好的形状。其中，所述多晶硅层220A可以为掺杂多晶硅层或非掺杂多晶硅层，优选的，所述多晶硅层220A为磷掺杂多晶硅层，可以形成N型多晶硅，所述多晶硅层220A中磷的掺杂浓度为1E19/cm3～1E20/cm3，但所述多晶硅层220A的掺杂浓度并不限于此，只要能够实现多晶硅栅极的功能，亦在本发明的思想范围之内。
较佳的，所述半导体衬底210和所述多晶硅层220A之间还包括一刻蚀停止层240，所述刻蚀停止层240的材料应该选择与所述半导体衬底210材料选择比较高的材料，可以保证在步骤S04中，对所述多晶硅层220A刻蚀时，刻蚀可以停止在所述刻蚀停止层240上，避免对所述半导体衬底210的刻蚀。
接着，进行步骤S02，采用常规的方法选择性去除所述掩模层230A，以形成掩模图形230，如图3b所示，由于在本实施例中，所述多层掩膜层为自下至上依次层叠的氮化物掩模层231A和氧化物掩模层232A，所以，所述掩模图形230包括氮化物掩模图形231和氧化物掩模图形232。
然后，进行步骤S03，在所述掩模图形230的侧壁上制备侧墙。较佳的，在所述掩模图形230的侧壁上制备侧墙的步骤包括：在所述掩模图形230和所述多晶硅层220A上制备一牺牲层250A，如图3c所示，其中，可以采用化学气相沉积、物理气相沉积或原子层沉积的方法在所述掩模图形230和所述多晶硅层220A上制备一牺牲层250A；然后，刻蚀所述牺牲层250A，并保留所述掩模图形230的侧壁上的所述牺牲层250A，以形成所述侧墙250，如图3d所示，在对所述牺牲层250A进行刻蚀时，只要露出所述多晶硅层220A即可，所述掩模图形230上的所述牺牲层250A可以全部去除掉，也可以去除部分，而保留很薄的一层所述牺牲层250A，不会对后续的步骤造成影响，因此不做限制，也不在图3d中具体示出。较佳的，所述侧墙250的材料可以为二氧化硅、氮化硅、无定形碳、有机物或金属中的一种或几种的组合，可以较好地避免在步骤S04中刻蚀掉，但所述侧墙250的材料并不限于为二氧化硅、氮化硅、无定形碳、有机物或金属中的一种或几种的组合，只要是与所述多晶硅层220A的材料的选择比较高的材料，亦能实现避免在步骤S04中刻蚀掉，亦在本发明的思想范围之内。
随后，进行步骤S04，采用干法刻蚀对所述多晶硅层220A进行刻蚀，以形成多晶硅栅极220，如图3e所示，干法刻蚀的方向性比较好，可以使所述多晶硅栅极220具有较好的形貌。其中，刻蚀反应生成物的气体中的有机物成分较少，例如，所述干法刻蚀的气体中可以包括氯气和氧气，其中，氯气的流量速率范围为60sccm(standard-state cubic centimeter per minute，标况毫升每分)～150sccm，氧气的流量速率范围为5sccm～20sccm，对多晶硅栅极220的侧壁221的刻蚀速率大于侧壁221上有机物的沉积速率，所述多晶硅栅极220的侧壁221较光滑，但会呈现颈形，但所述干法刻蚀的气体中可以包括氯气和氧气，如还可以包含5sccm～25sccm流量速率的四氟化碳或20sccm～35sccm流量速率的一氧化碳等气体，所述四氟化碳或一氧化碳等气体的含量较少，对多晶硅栅极220的侧壁221的刻蚀速率大于侧壁221上有机物的沉积速率，亦能形成颈形的侧壁221，亦在本发明的思想范围之内。
其中，所述侧壁221的厚度不做具体限制，需要与所述多晶硅栅极220的侧壁221的颈形程度相匹配，即如果所述侧壁221的颈形凹进部分的宽度W为1nm～8nm，则所述侧壁221的厚度则相应地设置为1nm～8nm，则可在去除所述侧墙250时，消除所述侧壁221的颈形凹进。
最后，进行步骤S05，去除所述侧墙250。其中，可以采用湿法刻蚀或干法刻蚀去除所述侧墙250，由于所述侧墙250被去除，所以所述侧壁221的颈形凹进被取消(即。所述多晶硅栅极220截面大致呈梯形，所述梯形的上底宽度与掩模图形230的宽度基本一致)，使得所述多晶硅栅极220具有光滑、平整的侧壁221，从而保证所述多晶硅栅极220的电性能。去除所述侧墙250后，即可进行后续的工艺流程。
综上所述，本发明提供一种多晶硅栅极的形成方法，该多晶硅栅极的形成方法包括：提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层，选择性去除所述掩模层，以形成掩模图形，在所述掩模图形的侧壁上制备侧墙，对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率，以及去除所述侧墙，可以使多晶硅栅极的侧壁光滑、平整。与现有技术相比，本发明提供的多晶硅栅极的形成方法具有以下优点：
本发明提供的多晶硅栅极的形成方法在形成掩模图形后，在所述掩模图形的侧壁上制备侧墙，与现有技术相比，在所述掩模图形的侧壁上制备侧墙后，再对所述多晶硅层进行刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率，使所述多晶硅栅极的侧壁较光滑，但会呈现颈形，之后再去除所述侧墙，由于所述侧墙被去除，所以所述侧壁的颈形凹进被消除，使得所述多晶硅栅极具有光滑、平整的侧壁，从而保证所述多晶硅栅极的电性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种多晶硅栅极的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层；
选择性去除所述掩模层，以形成掩模图形；
在所述掩模图形的侧壁上制备侧墙；
对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率；以及
去除所述侧墙。
2.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，在所述掩模图形的侧壁上制备侧墙的步骤包括：
在所述掩模图形和所述多晶硅层上制备一牺牲层；
刻蚀所述牺牲层，并保留所述掩模图形的侧壁上的所述牺牲层，以形成所述侧墙。
3.如权利要求2所述的多晶硅栅极的形成方法，其特征在于，采用化学气相沉积、物理气相沉积或原子层沉积的方法，在所述掩模图形和所述多晶硅层上制备一牺牲层。
4.如权利要求1或2或3所述的多晶硅栅极的形成方法，其特征在于，所述半导体衬底和所述多晶硅层之间还包括一刻蚀停止层。
5.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述干法刻蚀的气体包括氯气和氧气，其中，氯气的流量速率范围为60sccm～150sccm，氧气的流量速率范围为5sccm～20sccm。
6.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述侧墙的材料为二氧化硅、氮化硅、无定形碳、有机物或金属中的一种或几种的组合。
7.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，采用湿法刻蚀或干法刻蚀去除所述侧墙。
8.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述掩模层为单层掩膜层或多层掩膜层。
9.如权利要求8所述的多晶硅栅极的形成方法，其特征在于，所述多层掩膜层为自下至上依次层叠的氮化物掩模层和氧化物掩模层。
10.如权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述多晶硅层为磷掺杂多晶硅层。
11.如权利要求10所述的多晶硅栅极的形成方法，其特征在于，所述多晶硅层中磷的掺杂浓度为1E19/cm3～1E20/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310066824.4A CN104022026B (zh) | 2013-03-01 | 2013-03-01 | 多晶硅栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310066824.4A CN104022026B (zh) | 2013-03-01 | 2013-03-01 | 多晶硅栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022026A true CN104022026A (zh) | 2014-09-03 |
| CN104022026B CN104022026B (zh) | 2016-08-03 |
Family
ID=51438724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310066824.4A Active CN104022026B (zh) | 2013-03-01 | 2013-03-01 | 多晶硅栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104022026B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN111491244A (zh) * | 2020-03-16 | 2020-08-04 | 歌尔微电子有限公司 | 一种mems麦克风的加工方法和mems麦克风 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| US5968711A (en) * | 1998-04-28 | 1999-10-19 | Vanguard International Semiconductor Corporation | Method of dry etching A1Cu using SiN hard mask |
| US20040094794A1 (en) * | 2002-11-14 | 2004-05-20 | Ching-Yuan Wu | Stacked-gate cell structure and its nand-type flash memory array |
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
-
2013
- 2013-03-01 CN CN201310066824.4A patent/CN104022026B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264807A (ja) * | 1995-03-24 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体共鳴トンネルトランジスタおよびその作製方法 |
| US5968711A (en) * | 1998-04-28 | 1999-10-19 | Vanguard International Semiconductor Corporation | Method of dry etching A1Cu using SiN hard mask |
| US20040094794A1 (en) * | 2002-11-14 | 2004-05-20 | Ching-Yuan Wu | Stacked-gate cell structure and its nand-type flash memory array |
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN109300790B (zh) * | 2017-07-24 | 2021-11-02 | 格芯(美国)集成电路科技有限公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN111491244A (zh) * | 2020-03-16 | 2020-08-04 | 歌尔微电子有限公司 | 一种mems麦克风的加工方法和mems麦克风 |
| CN111491244B (zh) * | 2020-03-16 | 2021-11-16 | 歌尔微电子有限公司 | 一种mems麦克风的加工方法和mems麦克风 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104022026B (zh) | 2016-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985711B (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
| US20160071947A1 (en) | Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material | |
| TWI732102B (zh) | 半導體元件及其製造方法 | |
| US8846540B2 (en) | Semiconductor device with silicon-containing hard mask and method for fabricating the same | |
| US9583625B2 (en) | Fin structures and multi-Vt scheme based on tapered fin and method to form | |
| JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| US9431255B2 (en) | Method for etching high-k metal gate stack | |
| US20120135594A1 (en) | Method for forming a gate electrode | |
| US9252014B2 (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN109994547A (zh) | 半导体器件及其形成方法 | |
| CN105448703A (zh) | 一种刻蚀方法 | |
| CN104022026A (zh) | 多晶硅栅极的形成方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN103094213B (zh) | Cmos器件金属栅极的制造方法 | |
| CN104867831A (zh) | 一种半导体器件结构的制作方法 | |
| CN104425228A (zh) | 多晶硅栅极的形成方法 | |
| US9035397B2 (en) | Gate structure and manufacturing method thereof | |
| TWI699823B (zh) | 半導體裝置的製造方法 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 | |
| CN104979162A (zh) | 半导体器件及其制造方法 | |
| US9711408B2 (en) | Integrated circuit structure and method for manufacturing thereof | |
| CN104022063A (zh) | 浅槽的形成方法 | |
| CN105097938B (zh) | 一种鳍式场效应管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |