CN104021762B - 一种像素电路及其驱动方法、显示装置 - Google Patents
一种像素电路及其驱动方法、显示装置 Download PDFInfo
- Publication number
- CN104021762B CN104021762B CN201410240905.6A CN201410240905A CN104021762B CN 104021762 B CN104021762 B CN 104021762B CN 201410240905 A CN201410240905 A CN 201410240905A CN 104021762 B CN104021762 B CN 104021762B
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- voltage
- type
- image element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种像素电路及其驱动方法、显示装置，涉及显示技术领域，消除相邻两个显示信号之间的干扰。包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管，第五晶体管，第六晶体管、存储电容以及发光器件。本发明适用于制造显示面板。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light EmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED按驱动方式可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AMOLED(ActiveMatrix Driving OLED，有源矩阵驱动有机发光二极管)两种，由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代LCD(liquid crystal display,液晶显示器)的下一代新型平面显示器。
现有的AMOLED像素电路结构如图1所示，当晶体管T1打开时，节点a’的上一桢锁存于存储电压CST上的信号通过晶体管T1复位成初始电压V_initial，而此时节点b’、节点c’以及节点d’上的上一桢信号还会保留于上述节点上，而不能得到有效的释放。虽然节点b’上的电位会通过发光二极管D进行部分放电，但如果放电时间较短，放电也会不彻底，因此还会残留有部分电荷。当晶体管T2、晶体管T4打开时，上述残留电荷会影响驱动晶体管T3在节点c’的电位写入的准确性，并使得驱动晶体管T3的源、漏端存在电位差，从而影响该驱动晶体管T3的饱和特性区间的范围，进而影响显示的电流输出，造成显示品质的下降。
发明内容
本发明的实施例提供一种像素电路及其驱动方法、显示装置，消除相邻两个显示信号之间的干扰。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种像素电路，包括：
第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容以及发光器件；
所述第一晶体管的栅极连接所述发光器件的控制线，第一极连接第一电压，第二极与所述第三晶体管的第一极相连接；
所述第二晶体管的栅极连接可变电压，第一极连接所述第六晶体管的第一极，第二极与所述发光器件的阳极相连接；
所述第三晶体管的栅极连接所述第六晶体管的第一极；第二极与所述第四晶体管的第一极相连接；
所述第四晶体管的栅极连接栅线；第二极与所述第三晶体管的栅极相连接；
所述第五晶体管的栅极连接所述栅线；第一极连接所述第三晶体管的第一极；第二极与数据线相连接；
所述第六晶体管的栅极连接所述可变电压；第二极与初始电压相连接；
所述存储电容的一端连接所述第六晶体管的第一极；另一端与所述第一电压相连接；
所述发光器件的阴极连接第二电压。
本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种像素电路。
本发明实施例的又一方面，提供一种像素电路驱动方法，包括：
导通第二晶体管和第六晶体管，对第三晶体管的栅极电压及发光器件的阳极电压进行复位；
关闭所述第二晶体管和所述第六晶体管，导通第四晶体管和第五晶体管，所述第三晶体管形成二极管连接特性，数据线输入的数据电压写入所述第三晶体管；
关闭所述第四晶体管和所述第五晶体管，导通第一晶体管；通过所述第一晶体管和所述第三晶体管的电流驱动发光器件发光。
本发明实施例提供一种像素电路及其驱动方法、显示装置，通过多个晶体管以及存储电容对电路进行开关和充放电控制，可以在下一帧信号输入像素电路之前，进行复位操作，从而消除上一帧信号对下一帧信号的干扰，提高显示装置的显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种像素电路的结构示意图；
图2为本发明实施例提供的一种像素电路的结构示意图；
图3为现有技术及本发明实施例提供的一种像素电路的工作时序图；
图4为图2所示像素电路在复位阶段的等效电路示意图；
图5为图2所示像素电路在写入阶段的等效电路示意图；
图6为图2所示像素电路在发光阶段的等效电路示意图；
图7为本发明实施例提供的一种像素电路驱动方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的像素电路，如图2所示，可以包括：
第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容CST以及发光器件D。
第一晶体管M1的栅极连接发光器件D的控制线Em，第一极连接第一电压Vdd，第二极与第三晶体管M3的第一极相连接。需要说明的是，本发明实施例中，上述发光器件D的控制线Em用于输入开启信号，并通过该开启信号控制发光器件D进行发光。
第二晶体管M2的栅极连接可变电压V_ref，第一极连接第六晶体管M6的第一极，第二极与发光器件D的阳极相连接。
第三晶体管M3的栅极连接第六晶体管M6的第一极；第二极与第四晶体管M4的第一极相连接。
第四晶体管M4的栅极连接栅线；第二极与第三晶体管M3的栅极相连接。
第五晶体管M5的栅极连接栅线；第一极连接第三晶体管M3的第一极；第二极与数据线Date相连接。
第六晶体管M6的栅极连接可变电压V_ref；第二极与初始电压V_initial相连接。需要说明的是，由于该可变电压V_ref分别连接第二晶体管M2的栅极和第六晶体管M6的栅极，因此，可以通过可变电压V_ref输入的信号对第二晶体管M2和第六晶体管M6的开启和关闭状态进行控制。
存储电容CST的一端连接第六晶体管M6的第一极；另一端与第一电压Vdd相连接。
发光器件D的阴极连接第二电压Vss。
需要说明的是，本发明实施例中的发光器件D可以是现有技术中包括LED(LightEmitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的多种电流驱动发光器件。在本发明实施例中，是以OLED为例进行的说明。
本发明实施例提供一种像素电路，通过多个晶体管以及存储电容对电路进行开关和充放电控制，可以在下一帧信号输入像素电路之前，进行复位操作，从而消除上一帧信号对下一帧信号的干扰，提高显示装置的显示品质。
需要说明的是，在本发明实施例中，第一电压Vdd可以是指高电压，第二电压Vss可以是低电压或接地端。
其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型晶体管；或者，
第一晶体管M1为P型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型晶体管；或者，
第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型晶体管；或者，
第一晶体管M1为N型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型晶体管。当采用不同类型的晶体管时，像素电路的外部控制信号也各不相同。
例如，以P型晶体管为例，在本发明实施例所提供的像素电路中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6可以均为P型增强型TFT(Thin Film Transistor，薄膜晶体管)或P型耗尽型TFT。其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6的第一极均为源级，第二极均为漏级。
以下以第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型增强型TFT为例，对本发明实施例提供的像素电路的工作过程进行详细说明。
图2所示的像素电路工作时，其工作过程具体可以分为三个阶段，分别为：复位阶段、写入阶段和发光阶段。图3可以是图2所示像素电路工作过程中各信号线的时序图。如图3所示，在图中分别用P1、P2和P3相应地表示复位阶段、写入阶段和发光阶段。
第一阶段为复位阶段P1，该阶段的等效电路图如图4所示，其中，实际通电线路和器件采用实线表示，未通电单元采用虚线表示，以下各等效电路图与该图表示方式相同。在复位阶段P1，可变电压V_ref输入低电平，数据线Date、栅线Gate以及发光器件D的控制线Em输入高电平，如图4所示，第二晶体管M2和第六晶体管M6导通。当第六晶体管M6导通时，存储电容CST与第三晶体管M3栅极相连接的节点a的电位被复位至初始电压V_initial。当第二晶体管M2导通时，节点a和第二晶体管的第二极与发光器件D的阳极相连接的节点b导通，从而将节点b的电位被复位至初始电压V_initial。需要说明的是，在上述过程中，可以将该初始电压V_initial设置为零电压，从而能够起到对上述节点a、节点b的电压进行复位的作用。由于初始电压V_initial与第二电压Vss之间的电压信号差小于发光器件D的开启阈值电压，从而能够确保在复位阶段P1时，没有电流流经发光器件D，从而使得发光器件D不发光。在这一阶段，由于节点b的电位被复位，从而使得像素电路的节点b上残留的上一帧电压信号得以释放，避免了上一帧的残留电压信号对下一帧电压信号的不良影响，确保了节点b电位的稳定性。
第二阶段为写入阶段P2，该阶段的等效电路图如图5所示，在写入阶段P2，数据线Date和栅线Gate均输入低电平，可变电压V_ref和发光器件D的控制线Em输入高电平，第二晶体管M2和第六晶体管M6关闭，第四晶体管M4和第五晶体管M5导通。当第五晶体管M5导通时，数据线Date输入的数据电压Vdate写入第五晶体管M5的第一极与第三晶体管M3的第一极相连接的节点c。当第四晶体管M4导通时，节点a和节点d相连接，使得第三晶体管M3的栅极和漏极线连接，形成二极管连接特性，第三晶体管M3的阈值电压Vth被锁存至节点a。因为写入阶段P2与发光阶段P3相比，持续的时间较短，所以上述阈值电压Vth对像素电路的显示状态不会产生太大的影响。由于在上述复位阶段P1，节点b的电位被复位，由于节点b与节点d相连接，因此在节点b的电位被复位的同时节点d的电位也被复位。这样一来，在写入阶段P2，由于节点d上没有上一帧残留的电压信号，因此不会对节点a的电位产生影响，从而能够保证写入第三晶体管M3第一级处，节点c电位的准确性。
第三阶段为发光阶段P3，该阶段的等效电路图如图6所示，在发光阶段P3，发光器件D的控制线Em输入低电平，可变电压V_ref、数据线Date和栅线Gate输入高电平，第四晶体管M4和第五晶体管M5关闭，第一晶体管M1导通。当第一晶体管M1导通时，第一电压Vdd输入至节点c，此时，节点c的电压为Vdate+Vdd。这时，流过第三晶体管M3的电流驱动OLED发光。由于第三晶体管M3处于饱和区。因此，可以根据饱和区TFT的电流特性，得出流经第三晶体管M3的电流为：
Ids＝1/2×K×(Vgs-Vth)2
＝1/2×K×[Vth-(Vdata+Vdd)-Vth]2
＝1/2×K×(Vdata+Vdd)2
其中，K为关联于第三晶体管M3的电流常数；Vgs为第三晶体管M3的栅极相对于源级的电压，即此时节点a相对于节点c的电压，Vth为第三晶体管M3的阈值电压。现有技术中，不同像素单元之间的Vth不尽相同，且同一像素中的Vth还有可能随时间发生漂移，这将造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。
可以看出流经第三晶体管M3的电流Ids与第三晶体管M3的阈值电压Vth无关。这样一来，可以避免由于第三晶体管M3的阈值电压Vth的不一致或漂移对流过发光器件的电流所造成的影响，能够改善显示装置显示亮度的均匀性，避免残影现象的产生。
需要说明的是，在上述实施例中，晶体管均是以P型增强型TFT为例进行的说明。或者，同样可以采用P型耗尽型TFT，其不同之处在于，对于增强型TFT，阈值电压Vth为正值，而对于耗尽型TFT，阈值电压Vth为负值。
此外，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均可以采用N型晶体管。驱动这样一种结构的像素电路的外部信号的时序也应当做相应的调整，其中，可变电压V-ref、数据线Date、栅线Gate以及发光器件D的控制线Em的时序与图3中所示的相应的信号时序相反(即二者的相位差为180度)。
或者，第一晶体管M1采用P型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均采用N型晶体管。驱动这样一种结构的像素电路的外部信号的时序也应当做相应的调整，其中，数据线Date、栅线Gate以及发光器件D的控制线Em的时序与图3中所示的相应的信号时序相反(即二者的相位差为180度)。
或者，第一晶体管M1采用N型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均采用P型晶体管。驱动这样一种结构的像素电路的外部信号的时序也应当做相应的调整，其中，可变电压V-ref的时序与图3中所示的相应的信号时序相反(即二者的相位差为180度)。
本发明实施例还提供一种显示装置，包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。具有与本发明前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。
具体的，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。
本发明实施例提供一种显示装置，包括像素电路，通过多个晶体管以及存储电容对电路进行开关和充放电控制，可以在下一帧信号输入像素电路之前，进行复位操作，从而消除上一帧信号对下一帧信号的干扰，提高显示装置的显示品质。
本发明实施例提供的像素电路驱动方法，可以应用于前述实施例中所提供的像素电路，如图7所示，包括：
S101、导通第二晶体管M2和第六晶体管M6，对第三晶体管M3的栅极电压及发光器件D的阳极电压进行复位。
S102、关闭第二晶体管M2和第六晶体管M6，导通第四晶体管M4和第五晶体管M5，第三晶体管M3形成二极管连接特性，数据线Date输入的数据电压Vdate写入第三晶体管M3。
S103、关闭第四晶体管M4和第五晶体管M5，导通第一晶体管M1；通过第一晶体管M1和第三晶体管M3的电流驱动发光器件D发光。
本发明实施例提供一种像素电路驱动方法，通过多个晶体管以及存储电容对电路进行开关和充放电控制，可以在下一帧信号输入像素电路之前，进行复位操作，从而消除上一帧信号对下一帧信号的干扰，提高显示装置的显示品质。
需要说明的是，本发明实施例中的发光器件可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件。
其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型晶体管；或者，
第一晶体管M1为P型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型晶体管；或者，
第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为N型晶体管；或者，
第一晶体管M1为N型晶体管；第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型晶体管。当采用不同类型的晶体管时，像素电路的外部控制信号也各不相同。
例如，以P型晶体管为例，在本发明实施例所提供的像素电路中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6可以均为P型增强型TFT(Thin Film Transistor，薄膜晶体管)或P型耗尽型TFT。
需要说明的是，当第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6均为P型增强型TFT时，控制信号的时序可以如图3所示，包括：
复位阶段P1：可变电压V_ref输入低电平，数据线Date、栅线Gate以及发光器件D的控制线Em输入高电平。
写入阶段P2：数据线Date和栅线Gate输入低电平，可变电压V_ref和发光器件D的控制线Em输入高电平。
发光阶段P3：发光器件D的控制线Em输入低电平，数据线Date、栅线Gate以及可变电压V_ref输入高电平。
例如，当第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6可以均为P型增强型TFT时，步骤S101具体可以包括：
该步骤即为复位阶段P1，该阶段的等效电路图如图4所示，其中，实际通电线路和器件采用实线表示，未通电单元采用虚线表示，以下各等效电路图与改图表示方式相同。在复位阶段P1，可变电压V_ref输入低电平，数据线Date、栅线Gate以及发光器件D的控制线Em输入高电平，如图4所示，第二晶体管M2和第六晶体管M6导通。当第六晶体管M6导通时，存储电容CST与第三晶体管M3栅极相连接的节点a的电位被复位至初始电压V_initial。当第二晶体管M2导通时，节点a和第二晶体管的第二极与发光器件D的阳极相连接的节点b导通，从而将节点b的电位被复位至初始电压V_initial。需要说明的是，在上述过程中，可以将该初始电压V_initial设置为零电压，从而能够起到对上述节点a、节点b的电压进行复位的作用。由于初始电压V_initial与第二电压Vss之间的电压信号差小于发光器件D的开启阈值电压，从而能够确保在复位阶段P1时，没有电流流经发光器件D，从而使得发光器件D不发光。在这一阶段，由于节点b的电位被复位，从而使得像素电路的节点b上残留的上一帧电压信号得以释放，避免了上一帧的残留电压信号对下一帧电压信号的不良影响，确保了节点b电位的稳定性。
相应的，步骤S102具体可以包括：
该步骤为写入阶段P2，该阶段的等效电路图如图5所示，在写入阶段P2，数据线Date和栅线Gate均输入低电平，可变电压V_ref和发光器件D的控制线Em输入高电平，第二晶体管M2和第六晶体管M6关闭，第四晶体管M4和第五晶体管M5导通。当第五晶体管M5导通时，数据线Date输入的数据电压Vdate写入第五晶体管M5的第一极与第三晶体管M3的第一极相连接的节点c。当第四晶体管M4导通时，节点a和节点d相连接，使得第三晶体管M3的栅极和漏极线连接，形成二极管连接特性，第三晶体管M3的阈值电压Vth被锁存至节点a。因为写入阶段P2与发光阶段P3相比，持续的时间较短，所以上述阈值电压Vth对像素电路的显示状态不会产生太大的影响。由于在上述复位阶段P1，节点b的电位被复位，由于节点b与节点d相连接，因此在节点b的电位被复位的同时节点d的电位也被复位。这样一来，在写入阶段P2，由于节点d上没有上一帧残留的电压信号，因此不会对节点a的电位产生影响，从而能够保证写入第三晶体管M3第一级处，节点c电位的准确性。
相应的，步骤S103具体可以包括：
该步骤为发光阶段P3，该阶段的等效电路图如图6所示，在发光阶段P3，发光器件D的控制线Em输入低电平，可变电压V_ref、数据线Date和栅线Gate输入高电平，第四晶体管M4和第五晶体管M5关闭，第一晶体管M1导通。当第一晶体管M1导通时，第一电压Vdd输入至节点c，此时，节点c的电压为Vdate+Vdd。这时，流过第三晶体管M3的电流驱动OLED发光。由于第三晶体管M3处于饱和区。因此，可以根据饱和区TFT的电流特性，得出流经第三晶体管M3的电流为：
Ids＝1/2×K×(Vgs-Vth)2
＝1/2×K×[Vth-(Vdata+Vdd)-Vth]2
＝1/2×K×(Vdata+Vdd)2
其中，K为关联于第三晶体管M3的电流常数；Vgs为第三晶体管M3的栅极相对于源级的电压，即此时节点a相对于节点c的电压，Vth为第三晶体管M3的阈值电压。现有技术中，不同像素单元之间的Vth不尽相同，且同一像素中的Vth还有可能随时间发生漂移，这将造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。
可以看出流经第三晶体管M3的电流Ids与第三晶体管M3的阈值电压Vth无关。这样一来，可以避免由于第三晶体管M3的阈值电压Vth的不一致或漂移对流过发光器件的电流所造成的影响，能够改善显示装置显示亮度的均匀性，避免残影现象的产生。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种像素电路，其特征在于，包括：
第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、存储电容以及发光器件；
所述第一晶体管的栅极连接所述发光器件的控制线，第一极连接第一电压，第二极与所述第三晶体管的第一极相连接；
所述第二晶体管的栅极连接可变电压，第一极连接所述第六晶体管的第一极，第二极与所述发光器件的阳极相连接；
所述第三晶体管的栅极连接所述第六晶体管的第一极；第二极直接与所述发光器件的阳极相连接；
所述第四晶体管的栅极连接栅线；第一极与所述第三晶体管的第二极相连接；第二极与所述第三晶体管的栅极相连接；
所述第五晶体管的栅极连接所述栅线；第一极连接所述第三晶体管的第一极；第二极与数据线相连接；
所述第六晶体管的栅极连接所述可变电压；第二极与初始电压相连接；
所述存储电容的一端连接所述第六晶体管的第一极；另一端与所述第一电压相连接；
所述发光器件的阴极连接第二电压；
其中，所述可变电压和所述栅线通过不同的电压输入源输入电压。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管；或，
所述第一晶体管为P型晶体管；所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管；或，
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管；或，
所述第一晶体管为N型晶体管；所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管。
3.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管的第一极均为源级，第二极均为漏级。
4.根据权利要求1或3所述的像素电路，其特征在于，所述晶体管包括耗尽型薄膜晶体管TFT或增强型TFT。
5.根据权利要求1或3所述的像素电路，其特征在于，所述发光器件为有机发光二极管。
6.一种显示装置，其特征在于，包括如权利要求1至5中任一所述像素电路。
7.一种如权利要求1-5任一项所述的像素电路的驱动方法，其特征在于，包括：
导通第二晶体管和第六晶体管，对第三晶体管的栅极电压及发光器件的阳极电压进行复位；
关闭所述第二晶体管和所述第六晶体管，导通第四晶体管和第五晶体管，所述第三晶体管形成二极管连接特性，数据线输入的数据电压写入所述第三晶体管；
关闭所述第四晶体管和所述第五晶体管，导通第一晶体管；通过所述第一晶体管和所述第三晶体管的电流驱动发光器件发光。
8.根据权利要求7所述的像素电路的驱动方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管；或，
所述第一晶体管为P型晶体管；所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管；或，
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为N型晶体管；或，
所述第一晶体管为N型晶体管；所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型晶体管。
9.根据权利要求7或8所述的像素电路的驱动方法，其特征在于，所述晶体管包括耗尽型TFT或增强型TFT。
10.根据权利要求9所述的像素电路的驱动方法，其特征在于，当所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管均为P型强型晶体管时，控制信号的时序包括：
复位阶段：可变电压输入低电平，所述数据线、栅线以及所述发光器件的控制线输入高电平；
写入阶段：所述数据线和所述栅线输入低电平，所述可变电压和所述发光器件的控制线输入高电平；
发光阶段：所述发光器件的控制线输入低电平，所述数据线、所述栅线以及所述可变电压输入高电平。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410240905.6A CN104021762B (zh) | 2014-05-30 | 2014-05-30 | 一种像素电路及其驱动方法、显示装置 |
| PCT/CN2014/085558 WO2015180280A1 (zh) | 2014-05-30 | 2014-08-29 | 像素电路及其驱动方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410240905.6A CN104021762B (zh) | 2014-05-30 | 2014-05-30 | 一种像素电路及其驱动方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104021762A CN104021762A (zh) | 2014-09-03 |
| CN104021762B true CN104021762B (zh) | 2017-07-28 |
Family
ID=51438488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410240905.6A Active CN104021762B (zh) | 2014-05-30 | 2014-05-30 | 一种像素电路及其驱动方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104021762B (zh) |
| WO (1) | WO2015180280A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10672338B2 (en) * | 2017-03-24 | 2020-06-02 | Apple Inc. | Organic light-emitting diode display with external compensation and anode reset |
| CN107731166B (zh) * | 2017-11-23 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | 一种像素驱动电路、显示装置及终端 |
| US10510298B2 (en) | 2017-11-23 | 2019-12-17 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel driving circuit, display apparatus and terminal |
| CN108288456B (zh) | 2018-04-28 | 2021-03-19 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示装置 |
| CN111681604A (zh) * | 2020-07-08 | 2020-09-18 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法、显示面板和显示装置 |
| CN111754938B (zh) * | 2020-07-24 | 2023-11-28 | 武汉华星光电半导体显示技术有限公司 | 像素电路及其驱动方法、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101288595B1 (ko) * | 2007-03-07 | 2013-07-22 | 엘지디스플레이 주식회사 | 유기 발광다이오드 표시장치와 그 구동방법 |
| KR100873078B1 (ko) * | 2007-04-10 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법 |
| KR20090101578A (ko) * | 2008-03-24 | 2009-09-29 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| KR20100009219A (ko) * | 2008-07-18 | 2010-01-27 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| KR101058110B1 (ko) * | 2009-09-16 | 2011-08-24 | 삼성모바일디스플레이주식회사 | 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치 |
| KR101152466B1 (ko) * | 2010-06-30 | 2012-06-01 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
-
2014
- 2014-05-30 CN CN201410240905.6A patent/CN104021762B/zh active Active
- 2014-08-29 WO PCT/CN2014/085558 patent/WO2015180280A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015180280A1 (zh) | 2015-12-03 |
| CN104021762A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104318894B (zh) | 一种像素电路的驱动方法 | |
| CN103198794B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
| CN105741781B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN104700780B (zh) | 一种像素电路的驱动方法 | |
| CN104021762B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN106782322B (zh) | Amoled像素驱动电路及amoled像素驱动方法 | |
| CN105575320B (zh) | 像素电路及其驱动方法和有机发光显示器 | |
| CN103413520B (zh) | 像素驱动电路、显示装置和像素驱动方法 | |
| CN104078005B (zh) | 像素电路及其驱动方法和显示装置 | |
| CN102930821B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN106531076A (zh) | 一种像素电路、显示面板及其驱动方法 | |
| CN107068060A (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN104616621B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN104715726A (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
| CN104021757A (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN103927982A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN203376957U (zh) | 像素驱动电路和显示装置 | |
| CN107123397B (zh) | Amoled像素驱动电路及像素驱动方法 | |
| CN203288217U (zh) | 一种像素电路及显示装置 | |
| CN107170412B (zh) | 一种amoled像素驱动电路及像素驱动方法 | |
| CN106097976A (zh) | 像素驱动电路及显示装置 | |
| CN105609048A (zh) | 一种像素补偿电路及其驱动方法、显示装置 | |
| CN106991976A (zh) | 像素电路、像素驱动方法和显示装置 | |
| CN109754757A (zh) | 像素驱动电路、显示装置及像素驱动方法 | |
| CN103680406A (zh) | 一种像素电路及其驱动方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |