CN104011856B - 用于集成电路装置的膜内插器 - Google Patents

用于集成电路装置的膜内插器 Download PDF

Info

Publication number
CN104011856B
CN104011856B CN201380004552.3A CN201380004552A CN104011856B CN 104011856 B CN104011856 B CN 104011856B CN 201380004552 A CN201380004552 A CN 201380004552A CN 104011856 B CN104011856 B CN 104011856B
Authority
CN
China
Prior art keywords
interpolater
film
photonic component
optical cavity
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380004552.3A
Other languages
English (en)
Other versions
CN104011856A (zh
Inventor
A.E.卢塞罗
A.E.约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104011856A publication Critical patent/CN104011856A/zh
Application granted granted Critical
Publication of CN104011856B publication Critical patent/CN104011856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

在一个实施例中，例如组装包括聚酰亚胺膜材料的膜内插器的叠层装置。按照本描述的一个实施例，膜内插器的正面附连到叠层装置的第一元件，其可以是集成电路封装、集成电路管芯、诸如印刷电路板之类的衬底或者用来制作电子装置的其它结构。另外，膜内插器的背面附连到第二元件，其与第一元件相似，可以是集成电路封装、集成电路管芯、诸如印刷电路板之类的衬底或者用来制作电子装置的其它结构。描述了其它方面。

Description

用于集成电路装置的膜内插器
背景技术
光子组件、例如但不限于光子发射体(例如激活发射器)、光子探测器(例如激光接收器)、阵列波导、放大器、耦合器、分离器以及用于携带基于光(“光子”)的信号的其它装置常常使用与基于硅的半导体不同的过程来制造。因此，电子组件和光子组件在独立衬底上使用不同过程来制造，并且然后相互进行接口。但是，最近在使用设计用于基于硅的半导体的制造过程来制作光子装置中取得进展。相应地，继续努力将光子组件集成在集成电路中。
因此，除了各种有源和无源电路元件之外，集成电路现在还可包括光学或光子元件，其被集成到常常称作管芯的一块半导体材料中。管芯又可密封到封装中，封装常常包括陶瓷或塑料衬底，但是可使用其它材料。通常，这些封装常常通过连接沿封装周边所设置的引脚，来附连到印刷电路板。这样，能够通过将各种集成电路封装连接到印刷电路板，来组装电子系统。
除了在机械上将集成电路封装连接到印刷电路板之外，连接引脚通常还提供印刷电路板与封装中的集成电路的各种输入和输出之间的电连接端子。为了增加连接端子的数量，已经利用其它封装设计。例如，在引脚网格阵列(PGA)和球栅阵列(BGA)封装中，大量输入/输出(I/O)连接端子按照二维阵列设置在封装的主表面的很大一部分之上。
为了增加空间利用，两个或更多集成电路管芯可按照堆叠布置来附连到印刷电路板。管芯可按照管芯-管芯堆叠布置来互连。备选地，各管芯可放入封装中，以及两个封装可按照封装至封装布置来堆叠。
内插器也可用来提供叠层中的管芯至管芯或管芯至封装被互连。内插器通常包括一般矩形的环状框架，其例如可由诸如塑料或陶瓷之类的介电材料来构成。该框架具有围绕其周边所分布的多个孔径，在其中，插头可冲压到框架孔径中并且在干涉配合中固定到其中。插头通常由导电材料、例如铜来形成，并且各可接合到管芯或封装衬底的对齐接触片。内插器的铜插头可使用模板印刷焊料或其它材料(包括电镀焊锡、喷墨焊料或粘合剂)或者使用其它接合技术(包括热压缩和热超声接合)来接合到接触片。
各插头能够提供封装或管芯之间的独立电互连。在一些应用中，相邻力配合插头之间的中心到中心间隔或“间距”可低至300微米。叠层的输入和输出可使用连接引脚、焊料块或其它连接端子来电连接到印刷电路板。
附图说明
现在参照附图，其中相似参考标号通篇表示对应部件：
图1示出其中可实施本文所提供描述的方面的计算环境的一个示例；
图2是按照本描述的一个实施例、利用膜内插器的叠层的一个实施例的分解图；
图3是按照本描述的一个实施例、利用具有光子组件的膜内插器的叠层的另一个实施例的局部分解图；
图4示出按照本描述的一个实施例、形成具有膜内插器的叠层的操作的一个示例；
图5是示出按照本描述的一个实施例的膜内插器的一个实施例的各种层的简图；
图6a和图6b示出按照本描述的膜内插器中设置的光子组件的各个备选实施例；
图7a-e示出按照本描述的一个实施例的膜内插器的一个实施例的各种层的平面图；
图7f示出用于图7a-e的内插器的集成电路封装的平面图；
图8是按照本描述的一个实施例、利用具有光子组件的膜内插器的叠层的另一个实施例的分解图；
图9是按照本描述的一个实施例、利用具有互连空腔的膜内插器的叠层的另一个实施例的局部截面图；以及
图10示出可与所述实施例配合使用的架构的示例。
具体实施方式
在以下描述中，参照附图，附图形成描述的一部分并且示出本公开的若干实施例。要理解，可利用其它实施例，并且可进行结构和操作变更，而没有背离本描述的范围。
图1示出其中可实施所述实施例的方面的计算环境。计算机50包括一个或多个中央处理器(CPU)52(仅示出一个)、存储器60和多个控制器62a、62b…62n。CPU 52和控制器62a、62b…62n的每个包括一个或多个电子装置。一旦这种电子装置由电子装置100(图2)来表示，其电和机械地耦合到印刷电路板101。这个实施例的装置100包括按照本描述的一个方面包括膜内插器102的元件-元件叠层，其中膜内插器102具有设置在膜内插器102的主体106中的柱状电互连104(图3)。如下面更详细描述，膜内插器102促进叠层100的元件之间以及印刷电路板101上的元件或者耦合到电路板的元件(例如存储装置107和网络109)之间的光学通信。
在所示实施例中，膜内插器102的主体106是多层薄膜，其包括电绝缘材料、例如聚酰亚胺。聚酰亚胺材料通常是重量轻、柔性的并且耐受热和化学品。聚酰亚胺可与诸如石墨或玻璃纤维增强之类的各种其它材料混合，以提供适当性质、例如适当的抗弯强度。要理解，例如，其它有机和无机材料、例如薄化硅可用来形成膜内插器102的主体106，这取决于特定应用。
印刷电路板101可以是单层或多层主板，其具有多个导电线路(其提供装置100中的电路与安装到板102的其它组件之间的通信)。备选地，CPU 52、存储器60和控制器62a、62b…62n中的一个或多个可设置在耦合到主板的其它卡(例如子卡或扩充卡)上。
操作系统和各种应用运行于CPU 52，并且驻留在存储器60中。驻留在存储器60中的内容可按照已知或以后开发的缓存技术来缓存。存储器60中的程序和数据可作为存储器管理操作的一部分来交换到存储装置107中。计算机50可包括本领域已知或以后开发的任何计算装置，例如大型计算机、服务器、个人计算机、工作站、膝上型、手持计算机、电话装置、网络设备、虚拟化设备、存储控制器、网络控制器等。可使用本领域已知或以后开发的任何CPU 52和操作系统。
控制器62a、62b…62n可包括系统控制器、外围控制器、存储器控制器、集线器控制器、I/O总线控制器、视频控制器、网络控制器、存储控制器等。例如，存储控制器能够按照存储协议层来控制从存储装置107读取数据以及对存储装置107写入数据。层的存储协议可以是多个已知或以后开发的存储协议中的任一个。写到存储装置62或者从其中读取的数据可按照已知或以后开发的缓存技术来缓存。
网络控制器能够包括一个或多个协议层，以通过网络109向/从远程装置发送/接收网络分组。网络109可包括局域网(LAN)、因特网、广域网(WAN)、存储区域网(SAN)等。实施例可配置成通过无线网络或连接来传送数据。在某些实施例中，网络控制器和各种协议层可采用通过未屏蔽双绞线的以太网协议、令牌环协议、光纤通道协议等、或者本领域已知或以后开发的任何其它网络通信协议。
图4示出按照本描述的一个实施例、组装叠层装置100的一个示例。在一个操作中，膜内插器、例如膜内插器102的正面108附连(框110)到叠层装置100的第一元件112，其可以是集成电路封装、集成电路管芯、衬底(例如印刷电路板)或者用来制作电子装置的其它结构。另外，膜内插器102的背面114(图3)附连(框116)到第二元件118，其与第一元件112相似，可以是集成电路封装、集成电路管芯、衬底(例如印刷电路板)或者用来制作电子装置的其它结构。对于生成大量热量的集成电路装置，散热器或其它热传递装置可形成叠层装置100的一部分。另外，在一些应用中，叠层100例如还可包括插座。
如本文所使用的术语内插器102的“正面”表示面向第一元件112的面108。相反，术语内插器102的“背面”表示面向第二元件118的面114。在具有印刷电路板101(其上安装了装置100)的那些实施例中，术语内插器102的“正面”表示面向第一元件112而背向印刷电路板101的面108。相反，术语内插器102的“背面”表示面向第二元件118并且面向印刷电路板101的面114。
在本描述的一个方面，膜内插器102可制作成使得它在被安装到叠层100的元件上之前不是刚性的，而是相对柔性的。相应地，我们认为，膜内插器102在一些应用中能够提供一定程度的应力消除，因为一个或多个元件与叠层100的其它元件紧密配合。因此，膜内插器102能够充当应力消除层。应力能够由于具有少许翘曲、制作不良触点或其它不完善形成特征的制作不良的管芯、封装或其它衬底而形成。我们认为，膜内插器102能够提供应力消除层，其当膜内插器102附连到元件112、118时在一定程度上能够与这种元件112、118一致，由此降低应力，并且潜在地降低或消除产生于应力(其可通过在没有膜内插器102的情况下将第一和第二元件112、118直接耦合在一起所引起)的、对装置的损坏。
在一个实施例中，膜内插器102的厚度比较薄，例如30微米或以下。我们认为，这种聚酰亚胺薄膜内插器102可以比较柔性，以向叠层100中组装的组件提供适当应力消除。
在本描述的另一方面，膜内插器102可包括一个或多个光子组件，以将第一元件112中的光子组件光学耦合到第二元件118中的光子组件、或者耦合到印刷电路板101上的光子组件、或者耦合到与板101耦合的元件(例如存储装置或网络)的光子组件。例如，图2的膜内插器102示为具有采取光腔240a的形式的光子组件，其定位成接收光信号、例如来自第一元件112的激光发射，并且将激光发射定向到第二元件118的光腔供第二元件118处理。其它光子组件、例如包括光纤的光波导可嵌入膜内插器102中，以根据需要传播或者重定向光信号。适当的光子组件可在膜102中形成，以按照包括传送、接收、复用和分离模式的各种光学模式来执行多种光学功能，供第一与第二元件112、118之间的高速通信。
在又一方面，其它装置可在膜内插器102之上或之中形成，或者以其它方式附连到膜内插器102。例如，图2示出嵌入膜内插器102上的射频识别装置(RFID)140。例如，RFID140可以是RFID标签或天线。要理解，其它类型的薄装置可在膜内插器102之上或之中形成，或者以其它方式附连到膜内插器102。例如，用于经由无线电波(例如Wi-Fi)、经由电缆或者经由通过光纤或其它介质的光信号与其它装置的通信的通信连接器或加密锁也可设置在膜内插器102上，这取决于特定应用。
在本描述的又一方面，膜内插器102可包括一个或多个互连层，其中包括通孔或柱状互连层以及布线或横向互连层。图5示出具有由聚酰亚胺薄膜材料来制作的薄通孔层150、152的膜内插器102的一部分的示例。各通孔层152、154包括一个或多个导电通孔或柱状互连104。图7b是膜内插器的这种通孔层150的一个示例的顶视图。
设置在两个通孔层150、152之间的是可在相邻层的聚酰亚胺膜材料上印刷或者以其它方式形成的横向导电迹线156的布线层154。图7c是具有设置在通孔层150、152之间的横向导电迹线156的布线层154的通孔层152的一个示例的顶视图。
通过在经过通孔层150、152所形成的柱状开口中沉积导电材料，来形成通孔或柱状互连104。可通过包括例如化学操作(例如蚀刻)、机械操作(例如使用工具的冲压或切割)或者光学操作(例如激光切割聚酰亚胺材料)的适当聚酰亚胺材料去除操作，在通孔层的聚酰亚胺材料中形成柱状开口。因此，各柱状互连104至少部分经过膜内插器102的主体106从一层转到另一层，以便电互连膜内插器102的不同层上的导体或其它装置。相反，横向互连156电互连主要在膜内插器102的同一层之内的导体和其它特征。
因此，第一元件112可经过膜内插器102的柱状互连104和横向互连156来电耦合到第二元件118。在所示实施例中，作为电互连的一部分，设置在膜内插器102的正面108上并且耦合到柱状互连104的电触点170接合到第一元件112上的电触点172。类似地，设置在膜内插器102的背面114并且耦合到柱状互连104的电触点174接合到第二元件118上的电触点176(图2)。
在本描述的另一方面，膜内插器102可用来促进一个元件、例如第一元件112的高密度输入/输出(I/O)片、焊盘或其它电触点连接到另一个元件、例如第二元件118的较低密度I/O触点(包括(I/O)片或焊盘)。例如，在图2的分解图所示的实施例中，第一元件112包括第一集成电路管芯200，其上形成I/O触点202的网格阵列、例如球栅阵列。网格阵列202的单独触点之间的间隔或间距可因大量触点以及集成电路管芯200的较小尺寸而比较细。相反，图2的实施例中的第二元件118可包括具有I/O触点176的网格阵列206的集成电路封装204。如先前所述，在其它实施例中，第二元件118可以是具有I/O触点的类似阵列的印刷电路板或集成电路管芯。
与第一元件112的I/O触点172的阵列202相对照，网格阵列206的单独触点之间的间隔或间距可因各种因素而比较大。例如，与对于第一元件112的I/O触点的网格阵列相比，对于第二元件118的I/O触点176的网格阵列206，设计规则可以比较宽松或者过程控制比较差。经常地，比较宽松的设计规则和过程不易于缩放到较小接触片和空间。另外，I/O触点176的网格阵列206的电力和地触点可获益于比第一元件112的I/O触点的网格阵列更宽的间隔。
膜内插器102促进第一元件112的高密度信号扇出到第二元件118的较低密度信号。膜内插器102在正面108上包括具有单独触点170之间的间隔或间距的I/O触点170的网格阵列210，其与第一元件112的网格阵列202相似可以比较细，以与第一元件112的网格阵列202匹配。相反，膜内插器102在背面114上包括具有单独触点174之间的间隔或间距的I/O触点174的网格阵列214(图5)，其与第二元件118的网格阵列206相似可以比较粗或比较大，以与第一元件118的网格阵列206匹配。图7d示出膜内插器102的背面114上的接触层中的I/O触点174的网格阵列214(图5)的示例。通孔层150、152的柱状互连104和布线层或多层154的横向互连156电互连经过膜内插器102的正面的网格阵列210的触点170与膜内插器102的背面114的网格阵列214的触点174之间的I/O信号。
我们认为，膜内插器102的膜主体106的性质促进互连几何结构的控制，以准许用于互连的更高布线密度的导电布线线路、通孔和其它电互连的更密集间隔或间距，以便实现迂回布线区域中、如适合于特定应用的适当扇出。还认为，通过膜内插器102的膜主体106的性质所促进的、对包括迹线维的互连几何结构的控制可提供布线布局中降低的噪声和电感以及一些应用中的信号通路的减少。此外，电互连、例如横向互连156可通过较薄迹线、特别是在较低电压或电流应用中制作到膜内插器102的层上，以保持薄膜内插器102的一定程度的柔性。
按照本描述的另一方面，膜内插器102还可用来促进膜内插器102上设置的一个元件、例如第一元件112的光子组件与膜内插器102上设置的另一个元件的光学互连或耦合。例如，在图3的分解截面图所示的实施例中，第一元件112包括第一集成电路管芯200，其具有采取激光二极管发射器/接收器220a(其发射采取激光束形式的光信号224)的形式的光子组件。膜内插器102能够接收光信号224，并且将光信号224重新路由到膜内插器102的正面108上设置的第一元件112的另一个装置、例如具有另一个激光二极管发射器/接收器220b的第二集成电路230。
在所示实施例中，如在图6a中清楚地看到，采取膜内插器102的光腔240a的形式的光子组件与集成电路管芯200的激光二极管发射器/接收器220a对齐，以接收光信号224。这样，光信号可在管芯200的光子组件220a与膜内插器102的光腔240a之间传播。可通过创建膜内插器102的主体106的一层或多层中的通孔开口250，来形成光腔240a。可通过包括例如化学操作(例如蚀刻)、机械操作(例如使用机械工具的冲压或切割)或者光学操作(例如激光切割聚酰亚胺材料)的适当聚酰亚胺材料去除操作，以便去除聚酰亚胺材料以形成开口250，在正面108中形成开口250。光腔可填充有适当的固态或气态介质、例如聚合物或空气，其对光信号224的波长是充分透明的。
在这个实施例中，通孔开口的底部以适当角度、例如45度来斜切，例如以形成反射器支承表面264，其可涂敷有适当的反射器材料、例如金，以形成反射器266a，以便将光信号224反射到膜内插器的主体106中嵌入的波导268。在波导268的末端是第二光腔240b(图3)，其具有与第一元件112的第二集成电路管芯230的光子组件220b光学对齐的第二反射器266b，以经过正面106将光信号224反射回第一元件112的第二集成电路管芯230的光子组件220b。光信号224能够经过光腔240a、240b和波导268沿两个方向传播。这样，膜内插器102促进附连到膜内插器102的正面108的装置200、230之间的光信号通信，使得光信号可在装置200的光子组件与装置230的光子组件之间经过膜内插器102的光腔240a、波导268和第二光腔240传播。
在所示实施例中，波导268由适当的光透射波导材料、例如光纤的薄带(其可嵌入膜内插器102的主体106的层之间)来组成。要理解，可通过蚀刻或者以其它方式形成膜内插器102的一层或多层中的通道，并且在适合于那种应用时采用适当的光反射材料涂敷通道壁，来形成波导光子组件。备选地，波导通道可填充有适当的固态或气态介质、例如聚合物或空气，其对光信号224的波长是充分透明的。在又一备选方案中，波导能够由天然内插器电介质的光折射率的直接空间调制来形成，而无需通道的创建和填充。可通过已知改变材料的折射率的原子或离子的空间相关掺杂，或者通过光化学活性介电材料的空间相关曝光，来实现指数调制。
在所示实施例中，光腔240a具有环绕膜内插器102的正面108的开口250的竖立壁270。壁270可由膜内插器102的正面108的顶层中的焊料或其它适当材料来形成。图7a示出例如用于膜内插器102的一个实施例的焊料掩模层300，其中形成空腔开口240a的壁270。如在图3中清楚地看到，壁270可接合到环绕管芯200的激光装置220a的输出端口的相似壁310，以形成密封导管，激光信号224可经过其中从管芯200转到膜内插器102。光腔240b可按照类似方式来形成。
在图3所示的实施例中，波导268是膜内插器102内部的。在一个备选实施例中，膜内插器102可具有外部波导268a(图6a)，其光学耦合到膜内插器102的内部波导268。外部波导268a可由适当光透射材料、例如光纤来组成。外部波导268a又可光学耦合到外部装置318，其与膜内插器102间隔开，并且还具有光子组件。因此，外部装置318可包括与膜内插器102相似的第二膜内插器，并且具有其自己的光子组件、例如与光学耦合到外部波导268a的波导268相似的内部波导。外部装置318的第二膜内插器可具有按照与膜内插器102相似的方式与其附连的各种装置、例如集成电路装置、集成电路封装以及衬底、例如印刷电路板101。备选地，外部装置318可以没有膜内插器，但是包括光子组件。这样，光信号可在装置202的光子组件220a与外部装置318的光子组件之间、经过外部波导268a以及第一膜内插器102的内部波导268和光腔240a传播。
图2、图6b和图7a-7e示出光腔240c的另一个示例。在这个示例中，光腔240c具有开口320(图6b)，其完全穿过膜内插器102的主体106的全部层。因此，膜内插器102还可用来促进一个元件、例如膜内插器102的正面108上设置的第一元件112上的光子组件与膜内插器102的背面114上设置的另一个元件的光子组件的光学互连或耦合。例如，在图2的分解图所示的实施例中，第一元件112包括集成电路管芯230，其具有发射或接收采取调制激光束形式的光信号224的激光二极管发射器/接收器220c(图6b)。膜内插器102的光腔240c与光子组件220光学对齐。光腔240c能够接收光信号224，并且准许光信号224经过膜内插器102转到膜内插器102的背面114上设置的第二元件118的装置、例如集成电路封装204(图2)。在所示实施例中，膜内插器102的光腔240c还与集成电路封装204的光腔322光学对齐，其中集成电路封装204可具有其它光子组件，例如光波导或光学发射器或接收器、例如激光二极管发射器/接收器。因此，在这个示例中，光子组件220c、240c和322光学对齐。在所示实施例中，光信号224能够经过光腔240和322沿两个方向传播。这样，膜内插器102促进附连到膜内插器102的正面108的装置230与附连到膜内插器102的背面114的装置204之间的光信号通信，使得光信号可在附连到膜内插器102的正面108的装置的光子组件与附连到膜内插器102的背面114的装置的光子组件之间、经过膜内插器的光腔240c(其与光子组件220c、322光学对齐)传播。
图8示出膜内插器102的光腔240d的另一个示例。在这个示例中，光腔240d的反射器266c相对于光腔240a的反射器266a垂直反转。因此，将从波导268出现的光信号224反射到膜内插器102的背面114，而不是图3的示例中的正面108。因此，膜内插器102可用来将正面108上设置的第一元件112、例如具有光子组件220a的集成电路管芯200光学互连到背面114上设置的第二元件118、例如具有另一个光子组件220d(例如光电探测器或发射器/接收器)的另一个集成电路管芯或封装。这样，膜内插器102再次促进附连到膜内插器102的正面108的第一元件112的装置与附连到膜内插器102的背面114的第二元件18的装置之间的光信号通信。在这个示例中，光子组件220a和240a相互光学对齐，以及光子组件240c和220d相互光学对齐。但是，在这个示例中，第一和第二元件112、118的光子组件不需要相互光学对齐。这样，光腔240d的反射器与附连到膜内插器102的背面114的装置的光子组件光学对齐，使得光信号可在附连到膜内插器102的正面108的装置的光子组件与附连到膜内插器102的背面114的装置的光子组件之间、经过膜内插器102的光腔240a、波导268和光腔240d传播。
按照本描述的另一方面，膜内插器102可具有空腔，其促进第一元件112的触点与第二元件118的触点直接互连。在图2的实施例中，例如，第二元件112包括集成电路管芯230，其上形成I/O触点的网格阵列330、例如球栅阵列。类似地，图2的实施例中的第二元件118可包括具有I/O触点的网格阵列340的集成电路封装204。如先前所述，在其它实施例中，第二元件118可以是具有I/O触点的类似阵列的印刷电路板或集成电路管芯。
如在图9的局部截面图中清楚地看到，膜内插器102具有在主体106中形成的触点互连腔350，其穿过膜内插器102的全部层，如图7a-7e的示例所示。因此，第一元件112的集成电路管芯230上设置的阵列330的触点352可扩展到膜内插器102的触点互连腔350中，并且接合到第二元件的集成电路封装204上设置的阵列340的触点354，以及还扩展到触点互连腔350中，以啮合并且接合到集成电路管芯230的阵列330的触点352。这样，在一些实施例中，膜内插器102准许第一元件112的一些触点与第二元件118的一些触点直接互连，从而完全绕过膜内插器102的通孔和横向互连。
图7a-7e示出按照本描述的膜内插器102的各种层的另一个示例。在这个实施例中，膜内插器102的核心层是通孔层150(图7b)、通孔层152(图7c)以及设置在通孔层150、152之间的布线层154(图7c)。膜内插器102的正面108覆盖有焊料掩模或其它保护涂敷层330，如图7a所示。焊料掩模通常是聚合物的漆状层，其提供布线迹线和其它导体的保护涂层，以防止焊料桥接在导体之间，由此防止短路。要理解，在其它实施例中，可省略掩模层，或者可使用其它类型的保护涂层，这取决于特定应用。
对于膜内插器102的正面108上将要接合到第一元件112的对应触点172、352的阵列210的那些触点170，适当开口可设置在掩模层300中，并且焊料或其它电接合剂可沉积到掩模层300中的触点170上。膜内插器102还具有膜内插器102的背面114上的接触层360(图7d)，其包括触点174的阵列214。按照与正面触点170相似的方式，焊料或其它电接合剂可沉积到触点174上，供接合到第二元件118的对应触点176、例如集成电路封装204的触点176的阵列206(图7f)。在一些应用中，可为背面接触层360提供焊料掩模或其它保护层，这取决于特定应用。
在所示实施例中，膜内插器102上的电触点170、174在准备焊料沉积中可涂敷有适当导电金属、例如金。要理解，在其它应用中，可省略这种涂层金属，或者置换其它涂层金属，这取决于特定应用。如图7e所示，膜内插器102的背面114例如还可涂敷有适当粘合剂、例如B阶粘合剂(例如环氧树脂)的层370，以促进将膜内插器的背面114接合到第二元件118、例如集成电路封装204。要理解，在其它应用中，可省略这种背面粘合材料，或者置换其它涂层金属，这取决于特定应用。
膜内插器102可制作为连续聚酰亚胺膜上的多个这类内插器102。单独内插器102可与同一膜上的其它内插器102分离(分割)，并且附连到诸如第一元件112或第二元件118之类的元件。在一个实施例中，正面膜内插器102能够在与第二元件118的集成电路封装连接之前，首先直接连接到第一元件112的集成电路管芯200、300的I/O焊盘、片或其它触点。
我们认为，膜内插器102在没有第二元件118存在的情况下与第一元件118的装置的初始连接能够降低可施加于第一元件112的应力。因此，在一些应用中可降低或避免在常规叠层部件中可发生的应力相关损坏、例如焊盘破裂或电介质破裂。
在相对第一元件118的管芯200、230的触点170、352放置膜内插器102的正面108的触点170之后，触点可使用任何适当接合技术、包括使用焊料和热压缩接合或助焊剂和回流来接合在一起。
具有与其接合的管芯200、230的膜内插器102可倒装到第二元件118的集成电路封装204上。在所示实施例中，集成电路封装204可以是例如标准FcxGA封装，其中具有已经预熔的微球电力/地焊料块。要理解，第二元件118可包括其它类型的封装和管芯。膜内插器102(具有与其接合的管芯200、230)例如采用诸如软胶辊或锤来压缩或压配合到封装204上。其它装置、例如存储器集成电路和RFID电路装置可结合这个操作来安装到膜内插器102。
整个部件可发送到回流炉，以完成与封装204的微球连接，完成封装204与膜内插器102的焊料连接，以及完成b阶粘合层370与封装204的接合。可使用其它接合技术，这取决于特定应用。
部件可采用基于溶液的去焊剂来清洁，或者“免清洗”助焊剂可适当地使用和清洁。可适当地应用底部填充和二次注塑或者两者，以保护部件。
如先前所述，在一些应用中，第二元件118可以是印刷电路板、例如印刷电路板101，作为集成电路管芯或封装的替代或补充。在这类应用中，膜内插器102的背面114可接合到印刷电路板101，其中管芯或封装或者两者接合到膜内插器102的正面108。
附加实施例细节
在某些实施例中，内插器实施例可在包括渲染信息以在耦合到计算机系统的监视器上显示的视频控制器的计算机系统(包括台式、服务器、大型计算机、膝上型、手持计算机等)中实施。备选地，内插器实施例可在没有包括视频控制器的计算装置(例如交换机、路由器等)中实施。
图4的所述操作示出按照某种顺序发生的某些事件。在备选实施例中，某些操作可按照不同的顺序来执行，或者被修改或去除。此外，可对上述操作添加操作，并且仍然符合所述实施例。此外，本文所述的操作可依次进行，或者某些操作可并行处理。
图10示出利用组件、例如其它附图所示装置的计算机架构700的一个实施例。相应地，一个或多个组件或装置可利用按照本文所提供描述的膜内插器。
架构700可包括处理器702(例如微处理器)、存储器704(例如易失性存储器装置)以及存储装置706(例如，非易失性存储装置、例如磁盘驱动器、光盘驱动器、磁带驱动器等)。处理器702例如可安装在主板上。存储装置706可包括内部存储装置或者附连或网络可访问存储装置。存储装置706中的程序被加载到存储器704，并且由处理器702按照本领域已知的方式来运行。该架构还包括网络适配器708，以实现与诸如以太网、光纤信道仲裁环路之类的网络的通信。此外，在某些实施例中，该架构可包括在显示监视器上渲染信息的视频控制器709，其中视频控制器709可包含在视频卡上或者集成在安装于主板的集成电路组件上。装置的一部分可具有多个卡或控制器。输入装置710用来向处理器702提供用户输入，并且可包括键盘、鼠标、指示笔、话筒、触摸显示屏或者本领域已知的任何其它激活或输入机构。输出装置712能够渲染从处理器702或其它组件、例如显示监视器、打印机、存储装置等所传送的信息。
本文所述的网络适配器708或其它可安装在扩充卡(例如外设部件互连(PCI)卡、PCI-express或者与主板耦合的另外某个I/O扩充卡)上或者安装在集成电路组件(其安装于主板)上。装置可直接安装到卡，或者可利用按照本文所提供描述的膜内插器。因此，膜内插器实施例可在计算机系统或其它系统中实施，其中按照本描述的膜内插器安装在主板和扩充卡其中之一或两者上。相应地，在一些系统实施例中，系统可以没有扩充卡，并且按照本描述的膜内插器可安装在主板上。在另一个系统实施例中，按照本描述的膜内插器可安装在扩充卡而不在主板上。
为了便于说明和描述而提供各个实施例的以上描述。它不是意在详尽的或者局限于所公开的精确形式。根据上述理论，许多修改及变更是可能的。例如，按照本公开的膜内插器可用来将管芯连接到衬底。

Claims (25)

1.一种组装方法，包括：
将具有柱状互连的膜内插器的第一侧附连到从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第一元件，其中所述第一侧附连包括将所述膜内插器的光子组件与所述第一元件的光子组件光学对齐；以及
将所述膜内插器的第二侧附连到从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第二元件，
所述方法还包括经过所述膜内插器的所述第一侧上的电触点层、柱状电互连的柱状互连层、横向电互连的布线层和所述膜内插器的所述第二侧上的电触点层来传播输入/输出信号。
2.如权利要求1所述的方法，其中，所述膜内插器的所述光子组件包括第一光腔，并且其中所述光学对齐包括将所述第一元件的所述光子组件与所述膜内插器的所述第一光腔光学对齐，使得光信号可在所述第一元件的所述光子组件与所述膜内插器的所述第一光腔之间传播。
3.如权利要求2所述的方法，其中，所述第一光腔包括反射器，所述反射器定向成经过所述膜内插器的波导将所述光信号从所述膜内插器的所述第一光腔反射到所述膜内插器的第二光腔，所述第二光腔具有定向成反射来自所述第二光腔的所述光信号的反射器，其中所述方法还包括将所述膜内插器的所述第一侧附连到从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第三元件，其中所述第三元件的所述第一侧附连包括将所述第二光腔的所述反射器光学对齐到所述第三元件的光子组件，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述膜内插器的所述第一光腔、所述波导和所述第二光腔传播。
4.如权利要求2所述的方法，其中，所述第一光腔包括反射器，所述反射器定向成经过所述膜内插器的波导将所述光信号从所述膜内插器的所述第一光腔反射到所述膜内插器的第二光腔，所述第二光腔具有定向成反射来自所述第二光腔的所述光信号的反射器，其中所述第二侧附连包括将所述第二光腔的所述反射器光学对齐到所述第二元件的光子组件，使得光信号可在所述第一元件的所述光子组件与所述第二元件的所述光子组件之间、经过所述膜内插器的所述第一光腔、所述波导和所述第二光腔传播。
5.如权利要求2所述的方法，其中，所述膜内插器是第一膜内插器，并且其中所述第一光腔包括反射器，所述反射器定向成通过所述第一膜内插器的内部波导来反射来自所述第一膜内插器的所述第一光腔的所述光信号，所述方法还包括将所述第一膜内插器的所述内部波导光学耦合到与从由集成电路封装、集成电路管芯、衬底和第二膜内插器所组成的组中选取并且与第一膜内插器以及第一和第二元件间隔开的外部第三元件的光子组件光学耦合的外部波导，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述外部波导以及所述第一膜内插器的所述内部波导和所述第一光腔传播。
6.如权利要求2所述的方法，其中，所述第一光腔完全穿过所述膜内插器的主体，并且其中所述第二侧附连包括将所述第一光腔光学对齐到所述第二元件的光子组件，使得光信号可在所述第一元件的所述光子组件与所述第二元件的所述光子组件之间、经过与所述第一和第二元件的所述光子组件光学对齐的所述膜内插器的所述光腔传播。
7.如权利要求1所述的方法，其中，所述第一侧附连包括将所述膜内插器的所述第一侧上设置的电触点接合到所述第一元件上的电触点；并且其中所述第二侧附连包括将所述膜内插器的所述第二侧上设置的电触点接合到所述第二元件上的电触点；
其中所述第一元件经过至少部分穿过所述膜内插器的主体的所述柱状互连来电耦合到所述第二元件。
8.如权利要求1所述的方法，还包括经过所述膜内插器的主体所限定的空腔来将所述第一元件的电触点接合到所述第二元件的电触点；
其中所述膜内插器是柔性的，使得所述第一侧附连包括使柔性膜内插器的形状与所述第一元件的形状一致，并且其中所述第二侧附连包括使所述柔性膜内插器的形状与所述第二元件的形状一致；
所述方法还包括在所述膜内插器的所述第一侧上的第一密度的电触点与所述膜内插器的所述第二侧上与所述第一密度不同的第二密度的电触点之间传播输入/输出信号；
其中所述膜内插器的所述主体包括聚酰亚胺材料的至少一层；以及
其中所述第一侧附连包括使用所述膜内插器的焊料掩模层中设置的焊料来将所述膜内插器的所述第一侧上设置电触点接合到所述第一元件的电触点；并且其中所述第二侧附连包括使用所述膜内插器的粘合层中的粘合剂来将所述膜内插器第二侧接合到所述第二元件。
9.一种叠层装置，包括：
从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第一元件，其中所述第一元件具有光子组件；
从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第二元件；以及
膜内插器，其具有主体，所述主体的第一侧附连到所述第一元件，所述主体的第二侧附连到所述第二元件，光子组件和多个导电柱状互连设置在所述膜内插器的所述主体中并且至少部分穿过其中，其中所述膜内插器的所述光子组件与所述第一元件的所述光子组件光学对齐，
其中所述膜内插器具有所述膜内插器的所述第一侧上的电触点层、柱状电互连的柱状互连层、横向电互连的布线层以及所述膜内插器的所述第二侧上的电触点层。
10.如权利要求9所述的装置，其中，所述膜内插器的所述光子组件包括与所述第一元件的所述光子组件对齐的第一光腔，使得光信号能够在所述第一元件的所述光子组件与所述膜内插器的所述第一光腔之间传播。
11.如权利要求10所述的装置，还包括从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第三元件，其附连到所述膜内插器的所述第一侧和所述第二侧其中之一并且具有光子组件，其中所述膜内插器还具有光波导以及与所述第三元件的所述光子组件光学对齐的第二光腔，其中各光腔具有光反射器，其中所述第一光腔的所述光反射器适合反射所述膜内插器的所述第一光腔与所述膜内插器的所述波导之间的光信号，并且所述第二光腔的所述光反射器适合反射所述膜内插器的所述波导与所述第二光腔之间的光信号，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述膜内插器的所述第一光腔、所述波导和所述第二光腔传播。
12.如权利要求10所述的装置，其中，所述第二元件具有与所述膜内插器的所述第一光腔并且与所述第二元件的光子组件对齐的光子组件，以及其中所述第一光腔完全穿过所述膜内插器的所述主体，并且适合在所述第一与第二元件的光子组件之间、经过所述膜内插器的所述第一光腔来传播光信号。
13.如权利要求10所述的装置，其中，所述膜内插器是第一膜内插器，并且包括内部波导，以及其中所述第一光腔包括定向成反射所述第一膜内插器的所述第一光腔与所述第一膜内插器的所述内部波导之间的光信号的反射器，所述装置还包括所述第一膜内插器以及所述第一和第二元件外部并且与所述第一膜内插器以及所述第一和第二元件间隔开的第三元件，所述第三元件具有光子组件，并且从由集成电路封装、集成电路管芯、衬底和第二膜内插器所组成的组中选取，所述装置还包括所述第一膜内插器外部的、并且将所述第一膜内插器的所述内部波导光学耦合到所述外部第三元件的所述光子组件的波导，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述外部波导以及所述第一膜内插器的所述内部波导和所述第一光腔传播。
14.如权利要求9所述的装置，其中，所述第一元件具有电触点，所述第二元件具有电触点，所述膜内插器具有所述第一侧上设置的、接合到所述第一元件的所述电触点，并且所述膜内插器具有所述膜内插器的所述第二侧上设置的电触点，其接合到所述第二元件的所述电触点，并且其中所述第一元件经过至少部分穿过所述膜内插器的所述主体的所述柱状互连来电耦合到所述第二元件；
其中所述膜内插器限定穿过所述膜内插器的所述主体的空腔，以及其中所述第一元件的电触点经过所述膜内插器的所述主体所限定的所述空腔来接合到所述第二元件的电触点，以及其中所述膜内插器的所述第一侧上的电触点具有第一密度，而所述膜内插器的所述第二侧上的电触点具有与所述第一密度不同的第二密度。
15.如权利要求9所述的装置，其中，膜内插器是柔性的，使得所述第一侧上的所述柔性膜内插器的形状与所述第一元件的形状一致，所述第二侧上的所述柔性膜内插器的形状与所述第二元件的形状一致。
16.如权利要求9所述的装置，其中，所述膜内插器的所述主体包括聚酰亚胺材料的至少一层，并且其中所述膜内插器还包括具有将所述膜内插器的所述第一侧上的电触点接合到所述第一元件的电触点的焊料的焊料掩模层以及所述膜内插器的所述第二侧上、将所述膜内插器第二侧接合到所述第二元件的粘合剂层。
17.如权利要求9所述的装置，还包括：
主板，其中所述第一元件、膜内插器和第二元件在所述主板上携带；
在所述主板上携带的至少一个系统存储器；
在所述主板上携带的控制器；
耦合到所述主板的扩充卡；以及
在所述扩充卡上携带的控制器。
18.一种与从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第一元件以及从由集成电路封装、集成电路管芯和衬底所组成的组中选取的第二元件配合使用的装置，所述装置包括：
膜内插器，其具有主体，所述主体的第一侧适合附连到所述第一元件，所述主体的第二侧适合附连到所述第二元件，光子组件和多个导电柱状互连设置在所述膜内插器的所述主体中并且至少部分穿过其中，其中所述膜内插器的所述光子组件适合与所述第一元件的所述光子组件光学对齐，
其中所述膜内插器具有所述膜内插器的所述第一侧上的电触点层、柱状电互连的柱状互连层、横向电互连的布线层以及所述膜内插器的所述第二侧上的电触点层。
19.如权利要求18所述的装置，其中，所述膜内插器的所述光子组件包括适合与所述第一元件的所述光子组件对齐的第一光腔，使得光信号能够在所述第一元件的所述光子组件与所述膜内插器的所述第一光腔之间传播。
20.如权利要求19所述的装置，供与从由集成电路封装、集成电路管芯和衬底所组成的组中选取的、附连到所述膜内插器的所述第一侧和所述第二侧其中之一并且具有光子组件的第三元件配合使用，其中所述膜内插器还具有光波导以及适合与所述第三元件的所述光子组件光学对齐的第二光腔，其中各光腔具有光反射器，其中所述第一光腔的所述光反射器适合反射所述膜内插器的所述第一光腔与所述膜内插器的所述波导之间的光信号，并且所述第二光腔的所述光反射器适合反射所述膜内插器的所述波导与所述第二光腔之间的光信号，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述膜内插器的所述第一光腔、所述波导和所述第二光腔传播。
21.如权利要求19所述的装置，其中，所述第二元件具有适合与所述膜内插器的所述第一光腔并且与所述第二元件的光子组件对齐的光子组件，以及其中所述第一光腔完全穿过所述膜内插器的主体，并且适合在所述第一与第二元件的光子组件之间、经过所述膜内插器的所述第一光腔来传播光信号。
22.如权利要求19所述的装置，其中，所述膜内插器是第一膜内插器，并且包括内部波导，以及其中所述第一光腔包括定向成反射所述第一膜内插器的所述第一光腔与所述第一膜内插器的所述内部波导之间的光信号的反射器，所述装置还与所述第一膜内插器以及所述第一和第二元件外部并且与所述第一膜内插器以及所述第一和第二元件间隔开的第三元件配合使用，所述第三元件具有光子组件，并且从由集成电路封装、集成电路管芯和衬底所组成的组中选取，所述装置还与所述第一膜内插器外部的、并且将所述第一膜内插器的所述内部波导光学耦合到所述外部第三元件的所述光子组件的波导配合使用，使得光信号可在所述第一元件的所述光子组件与所述第三元件的所述光子组件之间、经过所述外部波导以及所述第一膜内插器的所述内部波导和所述第一光腔传播。
23.如权利要求18所述的装置，其中，所述第一元件具有电触点，所述第二元件具有电触点，所述膜内插器具有所述第一侧上设置的、适合接合到所述第一元件的所述电触点，并且所述膜内插器具有所述膜内插器的所述第二侧上设置的电触点，其适合接合到所述第二元件的所述电触点，并且其中所述第一元件可经过至少部分穿过所述膜内插器的所述主体的所述柱状互连来电耦合到所述第二元件。
24.如权利要求23所述的装置，其中，所述膜内插器限定穿过所述膜内插器的所述主体的空腔，并且其中所述第一元件的电触点可经过所述膜内插器的所述主体所限定的所述空腔来接合到所述第二元件的电触点，以及其中所述膜内插器的所述第一侧上的电触点具有第一密度，而所述膜内插器的所述第二侧上的电触点具有与所述第一密度不同的第二密度。
25.如权利要求18所述的装置，其中，膜内插器是柔性的，使得所述第一侧上的所述柔性膜内插器的形状适合与所述第一元件的形状一致，并且所述第二侧上的所述柔性膜内插器的形状适合与所述第二元件的形状一致；其中所述膜内插器的所述主体包括聚酰亚胺材料的至少一层；并且其中所述膜内插器还包括具有用于将所述膜内插器的所述第一侧上设置的电触点接合到所述第一元件的电触点的焊料的焊料掩模层以及所述膜内插器的所述第二侧上用于将所述膜内插器第二侧接合到所述第二元件的粘合剂层。
CN201380004552.3A 2012-09-28 2013-06-27 用于集成电路装置的膜内插器 Active CN104011856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/631,814 US9490240B2 (en) 2012-09-28 2012-09-28 Film interposer for integrated circuit devices
US13/631814 2012-09-28
PCT/US2013/048371 WO2014051804A1 (en) 2012-09-28 2013-06-27 Film interposer for integrated circuit devices

Publications (2)

Publication Number Publication Date
CN104011856A CN104011856A (zh) 2014-08-27
CN104011856B true CN104011856B (zh) 2018-03-30

Family

ID=50384996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380004552.3A Active CN104011856B (zh) 2012-09-28 2013-06-27 用于集成电路装置的膜内插器

Country Status (4)

Country Link
US (2) US9490240B2 (zh)
CN (1) CN104011856B (zh)
DE (1) DE112013000405T5 (zh)
WO (1) WO2014051804A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570883B2 (en) 2011-12-28 2017-02-14 Intel Corporation Photonic package architecture
US9337111B2 (en) * 2013-03-29 2016-05-10 Stmicroelectronics Pte Ltd Apparatus and method to attach a wireless communication device into a semiconductor package
US11484291B2 (en) 2015-01-13 2022-11-01 Koninklijke Philips N.V. Interposer electrical interconnect coupling methods, apparatuses, and systems
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US9798088B2 (en) * 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
EP3437132B1 (en) * 2016-04-01 2022-07-06 INTEL Corporation Optoelectronic device module having a silicon interposer
US9929484B1 (en) * 2016-12-20 2018-03-27 General Electric Company Electrical connector design for isolating electrical contacts in medical devices
US11195806B2 (en) * 2016-12-29 2021-12-07 Intel Corporation High frequency waveguide structure
JP7145515B2 (ja) * 2017-04-28 2022-10-03 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
US11333907B2 (en) 2017-05-23 2022-05-17 Rockley Photonics Limited Optical engine
SG10201705250QA (en) * 2017-06-23 2019-01-30 Thales Solutions Asia Pte Ltd Interposer and substrate incorporating same
KR102444289B1 (ko) * 2017-07-18 2022-09-16 삼성전자주식회사 인터포저, 이를 채용한 초음파 프로브, 및 인터포저를 제조하는 방법
DE112017007891T5 (de) * 2017-09-29 2020-05-07 Intel Corporation Intra-halbleiter-die-kommunikation über wellenleiter in einem multi-die-halbleitergehäuse
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
US11573387B2 (en) 2018-04-12 2023-02-07 Rockley Photonics Limited Optical engine
CN112368621B (zh) 2018-04-12 2024-06-21 洛克利光子有限公司 电光封装及制造方法
US10872854B2 (en) 2018-04-25 2020-12-22 Rockley Photonics Limited Electro-optical package and method of fabrication
KR102514903B1 (ko) * 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
US10962711B2 (en) * 2018-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
GB2581149B (en) * 2019-02-05 2021-11-10 Pragmatic Printing Ltd Flexible interposer
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
CN214409385U (zh) * 2021-02-05 2021-10-15 台达电子工业股份有限公司 光收发模块
US20220373734A1 (en) * 2021-05-18 2022-11-24 Intel Corporation Integrated circuit package interposers with photonic & electrical routing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656493A (zh) * 2009-10-09 2012-09-05 Lg伊诺特有限公司 光学印刷电路板及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568574A (en) 1995-06-12 1996-10-22 University Of Southern California Modulator-based photonic chip-to-chip interconnections for dense three-dimensional multichip module integration
JPH11312635A (ja) * 1998-04-28 1999-11-09 Ushio Inc コンタクト露光方法
US6093938A (en) 1999-05-25 2000-07-25 Intel Corporation Stacked die integrated circuit device
US6723927B1 (en) 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
US6450699B1 (en) 2000-12-19 2002-09-17 Intel Corporation Photonic and electronic components on a shared substrate
DE10065624C2 (de) 2000-12-29 2002-11-14 Hans Kragl Kopplungsanordnung zum optischen Koppeln eines Lichtwellenleiters mit einem elektro-optischen oder opto-elektrischen Halbleiterwandler
US6973110B2 (en) 2002-02-22 2005-12-06 Infineon Technologies Ag Monolithic laser configuration
KR100452136B1 (ko) 2002-12-10 2004-10-12 학교법인 한국정보통신학원 광도파로가 매몰된 다층 광기판에서 광연결봉을 이용한광연결 구조
WO2005045925A1 (ja) 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
KR100575951B1 (ko) * 2003-11-11 2006-05-02 삼성전자주식회사 광 인쇄회로기판 집적형 광연결 패키징 장치
US7271461B2 (en) 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US20050207458A1 (en) 2004-03-22 2005-09-22 Tieyu Zheng Optoelectronic module with integrated cooler
US7413995B2 (en) 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
US7877016B2 (en) 2004-10-28 2011-01-25 Infinera Corporation Photonic integrated circuit (PIC) transceivers for an optical line terminal (OLT) and an optical network unit (ONU) in passive optical networks (PONs)
US7324716B2 (en) 2004-12-30 2008-01-29 Intel Corporation Silicon packaging for opto-electronic modules
US7373033B2 (en) 2006-06-13 2008-05-13 Intel Corporation Chip-to-chip optical interconnect
WO2009003176A1 (en) 2007-06-27 2008-12-31 The Regents Of The University Of California Optical designs for high-efficacy white-light emitting diodes
JP5262118B2 (ja) 2008-01-10 2013-08-14 日立電線株式会社 光モジュールの製造方法
JP5281075B2 (ja) 2008-03-27 2013-09-04 京セラ株式会社 複合光伝送基板および光モジュール
US7734123B2 (en) 2008-05-02 2010-06-08 Intel Corporation Evanescent III-V silicon photonics device with spin coat bonding
US8168939B2 (en) 2008-07-09 2012-05-01 Luxtera, Inc. Method and system for a light source assembly supporting direct coupling to an integrated circuit
US8280207B2 (en) 2008-11-06 2012-10-02 Luxtera Inc. Method and system for coupling optical signals into silicon optoelectronic chips
US7703993B1 (en) 2008-12-17 2010-04-27 National Semiconductor Corporation Wafer level optoelectronic package with fiber side insertion
CA2793563A1 (en) 2009-03-20 2010-09-23 Reflex Photonics Inc. A two dimensional optical connector
TWI592996B (zh) 2009-05-12 2017-07-21 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8111730B2 (en) 2009-08-20 2012-02-07 International Business Machines Corporation 3D optoelectronic packaging
WO2013089755A1 (en) 2011-12-15 2013-06-20 Intel Corporation An efficient backside-emitting/collecting grating coupler
US9570883B2 (en) 2011-12-28 2017-02-14 Intel Corporation Photonic package architecture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656493A (zh) * 2009-10-09 2012-09-05 Lg伊诺特有限公司 光学印刷电路板及其制造方法

Also Published As

Publication number Publication date
WO2014051804A1 (en) 2014-04-03
CN104011856A (zh) 2014-08-27
US20140092576A1 (en) 2014-04-03
DE112013000405T5 (de) 2014-09-11
US9490240B2 (en) 2016-11-08
US20170023748A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
CN104011856B (zh) 用于集成电路装置的膜内插器
US7818878B2 (en) Integrated circuit device mounting with folded substrate and interposer
JP4825739B2 (ja) 光電気混載基板と光電気パッケージとの構造体
TWI220542B (en) Semiconductor device
TWI610103B (zh) 用於使用平面光波積體電路之光學輸入／輸出系統之裝置、處理器及計算系統
US7517228B2 (en) Surface mounted micro-scale springs for separable interconnection of package substrate and high-speed flex-circuit
CN104124229B (zh) 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
US6721187B2 (en) Multi-layered high density connections
KR100905140B1 (ko) 광 도파로가 적층된 광 인쇄회로기판을 이용한 광연결시스템
US7627204B1 (en) Optical-electrical flex interconnect using a flexible waveguide and flexible printed circuit board substrate
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
US20080008477A1 (en) Optical transmission between devices on circuit board
US20080265391A1 (en) Etched interposer for integrated circuit devices
US20050186852A1 (en) Connector module
CN107068663B (zh) 具有光接口的半导体芯片封装
CN101408649A (zh) 使用光刻制造具有内部光学路径的电路化衬底的方法
US8867231B2 (en) Electronic module packages and assemblies for electrical systems
CN107436466A (zh) 一种并行光收发模块及其封装方法
JPH07294783A (ja) 光装置の熱拡散機構および断熱装置
KR101266616B1 (ko) 광전 배선 모듈
CN217693343U (zh) 一种光模块
WO2022193733A1 (zh) 一种光模块
US6614658B2 (en) Flexible cable stiffener for an optical transceiver
WO2022218045A1 (zh) 光模块
WO2022226873A1 (zh) 电路板装配件和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant