CN103997332B - 电压转换装置 - Google Patents

Abstract

一种电压转换装置，适用于操作于工作模式以及待命模式的一动态随机存取存储器，包括：第一电路，耦接至第一供应电源，具有输入端以及第一输出端，其中第一输出端输出介于第一高逻辑位准与低逻辑位准之间的第一输出信号；第二电路，耦接至低于第一供应电源的第二供应电源，具有第二输出端，其中第二输出端输出介于第二高逻辑位准与低逻辑位准之间的第二输出信号；以及逻辑电路，耦接于第一电路与第二电路之间，并耦接至第二供应电源，根据位于低逻辑位准的失能信号提供具有低逻辑位准的定电压至输入端。可使得电路中的关键路径（critical path）不仅达到高速的目的，且仍然维持低功率损耗的功效。

Description

电压转换装置

技术领域

本发明是有关于电压转换装置，特别是有关适用于动态随机存取存储器的高速低功率应用的电压转换装置。

背景技术

由于现今半导体制程不断缩小，加上系统对于功率损耗的要求不断降低的情况下，下降供应电压成为一必然的结果。尽管如此，使用者的使用需求日益多元，规格上对于速度要求只有不断提高以满足使用者的需求，但这对电路设计者是一项极为重大的挑战。原因是要提高速度势必造成较高的功率损耗，最简单的方法即是提高供电电压，在两者相互折衷的情况下，便发展出内部电路使用一较低的供应电压，而在传输电路上则使用一较高的供应电压以提高电路操作的速度。也因此，在电压交界面上产生了许多供电电压交换的问题。

通常，在不同电压的交界面上都会放置位准移位器（level shifter），目的在于将内部电路使用的较低供应电压转换至传输电路使用的较高供应电压，以避免漏电。但由于位准移位器的加入，造成信号路径上的延迟时间（delay time）的增加而拖慢信号处理速度。

发明内容

为了解决现有技术存在的上述技术问题，本发明提供了一种电压转换装置，可使得电路中的关键路径（critical path）不仅达到高速的目的，且仍然维持低功率损耗的功效。

本发明提供一种电压转换装置，适用于一动态随机存取存储器，所述动态随机存取存储器操作于一工作模式以及一待命模式，包括：一第一电路，耦接至一第一供应电源，具有一输入端以及一第一输出端，其中所述第一输出端输出一第一输出信号，所述第一输出信号具有一第一电压范围，所述第一电压范围是位于一第一高逻辑位准与一低逻辑位准之间；一第二电路，耦接至低于所述第一供应电源的一第二供应电源，具有一第二输出端，其中所述第二输出端输出一第二输出信号，所述第二输出信号具有一第二电压范围，所述第二电压范围是位于一第二高逻辑位准与所述低逻辑位准之间；以及一逻辑电路，耦接于所述第一电路与所述第二电路之间，并耦接至所述第二供应电源，根据位于低逻辑位准的一失能信号提供所述第二输出信号至所述输入端，并根据位于高逻辑位准的所述失能信号提供具有一低逻辑位准的定电压至所述输入端。

本发明提供一种电压转换装置，适用于一动态随机存取存储器，所述动态随机存取存储器操作于一工作模式以及一待命模式，包括：一第一电路，耦接至一第一供应电源，具有一输入端以及一输出端，其中所述输出端输出一第一输出信号，所述第一输出信号具有一第一电压范围，所述第一电压范围是位于一第一高逻辑位准与一低逻辑位准之间；以及一逻辑电路，接收一输入信号且耦接至所述第一电路的所述输入端，并耦接至一第二供应电源，根据位于低逻辑位准的一失能信号提供所述输入信号至所述输入端，并根据位于高逻辑位准的所述失能信号提供具有一低逻辑位准的定电压至所述输入端。

本发明提供的一种电压转换装置，可使得电路中的关键路径（critical path）不仅达到高速的目的，且仍然维持低功率损耗的功效。

附图说明

图1是显示根据本发明的一实施例的电压转换装置的示意图；

图2是显示根据本发明的一实施例的电压转换装置的电路图。

101、201 第一电路

102、202 逻辑电路

103、203 第二电路

211 第一PMOS元件

212 NOR栅

213 第二PMOS元件

221 第一NMOS元件

223 第二NMOS元件

DISEN 失能信号

SI 输入端

SO1 第一输出端

SO2 第二输出端

VDD1 第一供应电源

VDD2 第二供应电源

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一较佳实施例，并配合所附图式，来作详细说明如下：

以下将介绍是根据本发明所述的较佳实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。

图1是显示根据本发明的一实施例的电压转换装置的示意图。电压转换装置适用于动态随机存取存储器，动态随机存取存储器操作于工作模式以及待命模式，包括一第一电路101、一逻辑电路102以及一第二电路103。第一电路101，耦接至输出第一高逻辑位准的第一供应电源VDD1，具有输入端SI以及第一输出端SO1，其中第一输出端SO1输出的信号的电压范围是位于第一高逻辑位准与低逻辑位准之间。逻辑电路102耦接于第一电路101与第二电路103之间以及输出第二高逻辑位准的第二供应电源VDD2，并且接收失能信号DISEN，其中第二供应电源VDD2小于第一供应电源VDD1。第二电路103，耦接至第二供应电源VDD2以及逻辑电路102，具有第二输出端SO2，其中第二输出端SO2输出的信号是位于第二高逻辑位准与低逻辑位准之间。

当动态随机存取存储器操作于工作模式时，逻辑电路102根据位于低逻辑位准的失能信号DISEN将第二电路103的第二输出端SO2输出的信号传递至第一电路101的输入端SI；当动态随机存取存储器操作于待命模式时，逻辑电路102根据位于高逻辑位准的失能信号DISEN将具有低逻辑位准的定电压提供至第一电路101的输入端SI。

以下根据本发明的一实施例详细说明电压转换装置，在此仅用于详细说明的用途，并未以任何形式限定于所列举的实施例。

图2是显示根据本发明的一实施例的电压转换装置的电路图。第一电路201包括第一PMOS元件211以及第一NMOS元件221所组成的一反相器，且耦接至第一供应电源VDD1，其中第一电路201更包括输入端SI以及第一输出端SO1。逻辑电路202是由耦接至第二供应电压VDD2的NOR栅212所组成，且接收失能信号DISEN。第二电路203包括第二PMOS元件213以及第二NMOS元件223所组成的一反相器，且耦接至第二供应电源VDD2，其中第二电路203更包括输入端SI以及第二输出端SO2。其中第一供应电源VDD1所输出的第一逻辑位准高于第二供应电源VDD2所输出的第二逻辑位准。

当动态随机存取存储器操作于工作模式时，逻辑电路202的NOR栅212接收到失能信号DISEN位于低逻辑位准（即接地），此时NOR栅212形同一反相器，将第二电路203的第二输出端SO2输出的信号反相传递至第一电路201的输入端SI。

根据本发明的一实施例，第一供应电压VDD1为1.5V，第二供应电压VDD2为1.2V。此时第一电路201的输入端SI的输入信号于高逻辑位准时仅有1.2V，此将造成第一PMOS元件211于输入端SI的输入信号于高逻辑位准时不完全断路，而第一NMOS元件221在此时却为完全导通，因而产生第一供应电源VDD1至接地间的漏电路径。

所幸，上述漏电于动态随机存取存储器操作于工作模式时仅占操作电流的极小部分，故可忽略。由于在第一供应电源VDD1以及第二供应电源VDD2之间省略一位准移位器（level shifter），可减少信号路径上的延迟时间（delay time）进而加快信号处理的速度。

当动态随机存取存储器操作于待命模式时，若是直接将第二电路203的第二输出端SO2输出的信号直接传递至第一电路201的输入端SI，由于第二电路203的第二输出端SO2输出的信号可能停留于高逻辑位准（即1.2V），依然会造成第一PMOS元件211的不完全断路而导致漏电，由于待命模式的操作电流远小于工作模式的操作电流，使得上述漏电无法忍受。

因此，逻辑电路202根据位于高逻辑位准（1.2V）的失能信号DISEN，强迫第一电路201的输入端SI的输入信号接地（即为零），彻底将第一NMOS元件221关闭，第一供应电源VDD1至接地端的漏电路径也因此遭到破坏。由此可知，本发明可使得电路中的关键路径（critical path）不仅达到高速的目的，且仍然维持低功率损耗的功效。

根据本发明的一实施例，第一电路201可为一反相器或是一NAND栅，逻辑电路202可为一NOR栅或一多工器，第二电路203可为一反相器、一多工器、一NOR栅或一NAND栅。

以上叙述许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解本说明书的形态。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容为基础以设计或更动其他制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (9)

1.一种电压转换装置，其特征是，所述电压转换装置适用于一动态随机存取存储器，所述动态随机存取存储器操作于一工作模式以及一待命模式，包括：

一第一电路，耦接至一第一供应电源，具有一输入端以及一第一输出端，其中所述第一输出端输出一第一输出信号，所述第一输出信号具有一第一电压范围，所述第一电压范围是位于一第一高逻辑位准与一低逻辑位准之间；

一第二电路，耦接至低于所述第一供应电源的一第二供应电源，具有一第二输出端，其中所述第二输出端输出一第二输出信号，所述第二输出信号具有一第二电压范围，所述第二电压范围是位于一第二高逻辑位准与所述低逻辑位准之间；以及

一逻辑电路，耦接于所述第一电路与所述第二电路之间，并耦接至所述第二供应电源，根据位于低逻辑位准的一失能信号提供所述第二输出信号至所述输入端，并根据位于高逻辑位准的所述失能信号提供具有一低逻辑位准的定电压至所述输入端。

2.如权利要求1所述的电压转换装置，其特征是，当所述动态随机存取存储器操作于所述工作模式时，所述逻辑电路接收位于低逻辑位准的所述失能信号。

3.如权利要求1所述的电压转换装置，其特征是，当所述动态随机存取存储器操作于所述待命模式时，所述逻辑电路接收位于高逻辑位准的所述失能信号。

4.如权利要求1所述的电压转换装置，其特征是，所述第一电路为一反相器时，所述第一电路包括:

一PMOS晶体管，具有耦接至所述第一供应电源的一第一源极，耦接至所述输入端的一第一栅极，以及一第一漏极；以及

一NMOS晶体管，具有耦接至一接地点的一第二源极，耦接至所述输入端的一第二栅极，以及耦接至所述第一漏极的一第二漏极，其中所述第一漏极与所述第二漏极的连接点为所述第一输出端。

5.如权利要求1所述的电压转换装置，其特征是，所述逻辑电路为一多工器。

6.如权利要求1所述的电压转换装置，其特征是，所述第二电路为一反相器、一多工器、一NOR栅或一NAND栅。

7.一种电压转换装置，其特征是，所述电压转换装置适用于一动态随机存取存储器，所述动态随机存取存储器操作于一工作模式以及一待命模式，包括：

一第一电路，耦接至一第一供应电源，具有一输入端以及一输出端，其中所述输出端输出一第一输出信号，所述第一输出信号具有一第一电压范围，所述第一电压范围是位于一第一高逻辑位准与一低逻辑位准之间；以及

一逻辑电路，包括一NOR栅，接收一输入信号且耦接至所述第一电路的所述输入端，并耦接至小于所述第一供应电源的一第二供应电源，根据位于低逻辑位准的一失能信号提供所述输入信号至所述输入端，并根据位于高逻辑位准的所述失能信号提供具有一低逻辑位准的定电压至所述输入端。

8.如权利要求7所述的电压转换装置，其特征是，当所述动态随机存取存储器操作于所述工作模式时，所述逻辑电路接收位于低逻辑位准的所述失能信号。

9.如权利要求7所述的电压转换装置，其特征是，当所述动态随机存取存储器操作于所述待命模式时，所述逻辑电路接收位于高逻辑位准的所述失能信号。