CN103972088A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103972088A
CN103972088A CN201310031150.4A CN201310031150A CN103972088A CN 103972088 A CN103972088 A CN 103972088A CN 201310031150 A CN201310031150 A CN 201310031150A CN 103972088 A CN103972088 A CN 103972088A
Authority
CN
China
Prior art keywords
graphene
metal level
medium layer
layer
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310031150.4A
Other languages
English (en)
Other versions
CN103972088B (zh
Inventor
贾昆鹏
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310031150.4A priority Critical patent/CN103972088B/zh
Publication of CN103972088A publication Critical patent/CN103972088A/zh
Application granted granted Critical
Publication of CN103972088B publication Critical patent/CN103972088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种石墨烯器件的制造方法，基于叠层方法自限制生长石墨烯纳米带器件。在本发明的方法中，利用多层介质层和金属层的叠层结构，自限制地在金属层侧面原位生长石墨烯纳米带，通过设定金属层的层数和厚度，可以获得宽度在5nm以内的高精度的石墨烯纳米带，并且可以高度控制石墨烯纳米带的宽度和均一性，具有吞吐量大、适于大规模集成的特点；同时，本发明获得的石墨烯纳米带的边缘粗糙度低，可用于制备三维的石墨烯器件而具有极高的集成度。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法领域，特别地，涉及一种使用叠层方法自限制生长石墨烯纳米带的半导体器件制造方法。
背景技术
自第一个晶体管诞生以来，集成电路在一系列的创新性工作的推动下一直以惊人的速度发展。如今硅基集成电路的特征尺寸已经降到22nm，16、14nm节点技术也取得了很多进展。然而，如何继续以一个高速的发展模式推动集成电路发展已经成为一个不得不去思考的问题。近年来新材料、新工艺、新器件不断的涌现，尤其是新型材料得到了更加广泛的关注，何种材料能在后硅时代占领新的高地已经成为各国科学家研究的热点。
石墨烯作为一种二维的新型材料自2004年被制备出来以后就获得了广泛的关注，迅速成为了研究热点。其中，最引人注目的是把石墨烯作为沟道材料制作晶体管。由于石墨烯在室温下具有超高的载流子迁移率，因而石墨烯晶体管将具有更好的性能。然而，石墨烯本身不具有能隙，因此石墨烯晶体管不能有高的开关比，不能被用于需求高开关比的应用中。如何打开石墨烯的能隙提高石墨烯器件的开关比成为摆在众多石墨烯研究人员面前的一个难题。
目前，打开石墨烯能带的方法主要有三种：一、将石墨烯制作成纳米带；二、对石墨烯施加应力；三、在双层石墨烯中施加垂直电场。其中，第一种方法是最为方便也是受到最多研究的一种方法。然而如何制备可以打开足够能隙的石墨烯纳米带，对目前的工艺手段提出了更高的要求。
为了利用当前的工艺手段制备出石墨烯纳米带，各个研究机构都提出了一些有特色的办法，其中有：电子束曝光技术、化学方法的可向异性刻蚀、声化学方法、碳纳米管裁剪法、碳化硅基外延、有机合成、金属模板直接生长等。但是，这些方法中只有个别的可以提供大规模集成使用，但是却不能提供足够窄的纳米条带和足够平滑的边缘。
因此，需要提供一种新的制造方法，在现有集成电路工艺的基础上，大规模地提供所需求的石墨烯纳米条带器件。
发明内容
针对目前石墨烯纳米带制备存在的问题，例如纳米带宽度无法缩窄、边缘粗糙、无法大规模集成等，本发明提出了一种使用叠层方法自限制生长石墨烯纳米带器件的结构和制造工艺。
本发明提供一种半导体器件制造方法，其中，包括如下步骤：
提供衬底；
在所述衬底上形成由至少一个第一介质层和至少一个金属层交替堆叠形成的叠层；
采用各向异性刻蚀工艺，对所述叠层进行图案化，获得叠层堆垛结构，在所述叠层堆垛结构中，所述至少一个第一介质层和所述至少一个金属层具有暴露的侧面；
在所述至少一个金属层的暴露的侧面上生长石墨烯层；
全面沉积第二介质层，以填充各个所述叠层堆垛结构之间的空隙；
去除所述至少一个第一介质层和所述至少一个金属层，以使所述石墨烯层转移至所述第二介质层的侧面上。
在本发明的方法中，所述第一介质层的材料为二氧化硅、氮化硅或氧化铝，沉积工艺为CVD、PVD、ALD，厚度为10nm～20nm。
在本发明的方法中，所述金属层的材料为过渡金属。
在本发明的方法中，所述金属层的材料为Ni，Cu，Ru中的一种或多种。
在本发明的方法中，所述金属层的厚度依照所需石墨烯层的宽度来选择；所述金属层的厚度优选为1～5nm。
在本发明的方法中，所述叠层中所述金属层的数目为1-5层。
在本发明的方法中，在全面沉积第二介质层之后，采用CMP或干法回刻蚀工艺，去除部分所述第二介质层，以暴露出所述叠层堆垛结构的顶面。
在本发明的方法中，采用湿法腐蚀工艺去除所述至少一个第一介质层和所述至少一个金属层。
在本发明的方法中，所述第二介质层为不同于所述第一介质层的绝缘材料。
本发明的优点在于：利用多层介质层和金属层的叠层结构，自限制地在金属层侧面原位生长石墨烯纳米带，通过设定金属层的层数和厚度，可以获得宽度在5nm以内的高精度的石墨烯纳米带，并且可以高度控制石墨烯纳米带的宽度和均一性，具有吞吐量大、适于大规模集成的特点；同时，本发明获得的石墨烯纳米带的边缘粗糙度低，可用于制备三维的石墨烯器件而具有极高的集成度。
附图说明
图1-7本发明的半导体器件制造方法流程及其结构示意图；
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，使用叠层方法自限制生长石墨烯纳米带，其制造流程参见附图1-7。
首先，参见附图1，提供衬底1。本发明中的衬底1可以是经过了至少一步工艺加工的衬底，其材料可以是硅，氮化镓，锗硅等半导体材料，也可以是玻璃等其他绝缘介质，具体材料的选择视所要制造的器件结构和类型以及后续工艺而定。
接着，在衬底1上形成由至少一个第一介质层2和至少一个金属层3交替堆叠形成的叠层。其具体包括，首先在衬底1上形成一层第一介质层2，参见附图1，其中，第一介质层2的材料通常采用绝缘材料，包括但不限于二氧化硅、氮化硅或氧化铝，可以依据后续工艺来选择合适的材料。第一介质层2的沉积工艺可以为CVD、PVD、ALD，本发明中最优采用ALD工艺沉积第一介质层。第一介质层2的厚度根据器件实际情况确定，通常可以选择为10nm～20nm。接着，参见附图2，在第一介质层2上形成一层金属层3。金属层3的材料选自过渡金属，例如Ni，Cu，Ru中的一种或多种，其形成工艺包括但不限于ALD或者蒸发沉积。根据本发明的内容，金属层3的厚度决定了之后所要形成的石墨烯层的宽度，因此，金属层3的厚度可以设置为1～5nm。接着，参见附图3，可选地，多次地交替形成第一介质层2和金属层3，得到由至少一个第一介质层2和至少一个金属层3交替堆叠而构成的叠层。优选地，叠层的最上层和最下层均为第一介质层2。在附图3中，仅图示了具有5层材料的叠层，但是，叠层数目并不局限于此，根据所需要的石墨烯数量可以选择合适的叠层数目。考虑到工艺的可实现性以及大规模形成石墨烯的需求，叠层中金属层3的数目通常设置在1-5层。
接着，参见附图4，采用各向异性刻蚀工艺，对上述叠层进行图案化，获得叠层堆垛结构，同时，在叠层堆垛结构中，各个第一介质层2和各个金属层3均具有暴露的侧面。由于采用了各向异性的刻蚀工艺，叠层堆垛结构的侧面基本垂直。
接着，参见附图5，在各个金属层3的暴露的侧面上生长石墨烯层4。可以采用CVD工艺沉积石墨烯层，由于石墨烯的生长特性，石墨烯的生长需要过渡金属作为催化剂，所以，只在有金属层暴露的侧面才可以形成石墨烯层，因此，通过CVD工艺沉积的石墨烯层仅位于各个金属层3的暴露的侧面上。这就是所谓的的石墨烯自限制生长。同时，石墨烯层4的宽度(这里石墨烯层4的宽度指的是石墨烯层4在垂直于衬底方向上的尺度，对应于金属层3的厚度)由金属层3的厚度限定，由于金属层3的厚度被设置在1-5nm，因此，石墨烯层4的宽度可以控制在5nm以内。
接着，参见附图6，全面沉积第二介质层5，以填充各个叠层堆垛结构之间的空隙。具体包括，采用CVD等工艺全面沉积第二介质层5，完全填充各个叠层堆垛结构之间的空隙，然后进行CMP平坦化工艺或者干法回刻蚀工艺，去除多余的第二介质层材料，暴露出各个叠层堆垛结构的顶面。第二介质层5通常为绝缘材料，例如二氧化硅，氮化硅等，但是，其材料优选地与第一介质层2的材料不同。
接着，参见附图7，去除各个第一介质层2和各个金属层3，以使石墨烯层4转移至第二介质层5的侧面上。优选地采用湿法腐蚀去除各个第一介质层2和各个金属层3。由于石墨烯的表面体积比很大，在沉积第二介质层后，石墨烯层4通过范德瓦耳斯力与第二介质层5粘附。
这样，就获得了位于第二介质层5的侧面上的垂直排列的石墨烯层4。所形成的石墨烯层4的宽度由金属层3的厚度所限定，由于金属层3具有纳米尺度的厚度，同时可以通过设计掩膜图案使石墨烯层4为条带状，这样，石墨烯层4也即为石墨烯纳米带。金属层3的厚度由其沉积工艺决定，具有良好的可控性，因此，石墨烯纳米带的宽度也具有很好的可控性，可以获得所需要的均一的精确厚度；同时，石墨烯纳米带自限制地生长在各个金属层的侧面，具有垂直排列的结构，这提供高了石墨烯纳米带的集成密度。
在随后的步骤中，可以基于石墨烯层4的位置和结构，形成垂直集成的石墨烯器件。
至此，已经详细介绍了本发明基于叠层方法自限制生长石墨烯纳米带器件的制造工艺。在本发明的方法中，利用多层介质层和金属层的叠层结构，自限制地在金属层侧面原位生长石墨烯纳米带，通过设定金属层的层数和厚度，可以获得宽度在5nm以内的高精度的石墨烯纳米带，并且可以高度控制石墨烯纳米带的宽度和均一性，具有吞吐量大、适于大规模集成的特点；同时，本发明获得的石墨烯纳米带的边缘粗糙度低，可用于制备三维的石墨烯器件而具有极高的集成度。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (10)

1.一种半导体器件制造方法，用于制造石墨烯器件，其中，包括如下步骤：
提供衬底；
在所述衬底上形成由至少一个第一介质层和至少一个金属层交替堆叠形成的叠层；
采用各向异性刻蚀工艺，对所述叠层进行图案化，获得叠层堆垛结构，在所述叠层堆垛结构中，所述至少一个第一介质层和所述至少一个金属层具有暴露的侧面；
在所述至少一个金属层的暴露的侧面上生长石墨烯层；
全面沉积第二介质层，以填充各个所述叠层堆垛结构之间的空隙；
去除所述至少一个第一介质层和所述至少一个金属层，以使所述石墨烯层转移至所述第二介质层的侧面上。
2.根据权利要求1所述的方法，其特征在于，所述第一介质层的材料为二氧化硅、氮化硅或氧化铝，沉积工艺为CVD、PVD、ALD，厚度为10nm～20nm。
3.根据权利要求1所述的方法，其特征在于，所述金属层的材料为过渡金属。
4.根据权利要求1所述的方法，其特征在于，所述金属层的材料为Ni，Cu，Ru中的一种或多种。
5.根据权利要求1所述的方法，其特征在于，所述金属层的厚度依照所需石墨烯层的宽度来选择。
6.根据权利要求5所述的方法，其特征在于，所述金属层的厚度为1-5nm。
7.根据权利要求1所述的方法，其特征在于，所述叠层中所述金属层的数目为1-5层。
8.根据权利要求1所述的方法，其特征在于，在全面沉积第二介质层之后，采用CMP或干法回刻蚀工艺，去除部分所述第二介质层，以暴露出所述叠层堆垛结构的顶面。
9.根据权利要求1所述的方法，其特征在于，采用湿法腐蚀工艺去除所述至少一个第一介质层和所述至少一个金属层。
10.根据权利要求1所述的方法，其特征在于，所述第二介质层为不同于所述第一介质层的绝缘材料。
CN201310031150.4A 2013-01-28 2013-01-28 半导体器件制造方法 Active CN103972088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310031150.4A CN103972088B (zh) 2013-01-28 2013-01-28 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310031150.4A CN103972088B (zh) 2013-01-28 2013-01-28 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN103972088A true CN103972088A (zh) 2014-08-06
CN103972088B CN103972088B (zh) 2018-02-13

Family

ID=51241452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310031150.4A Active CN103972088B (zh) 2013-01-28 2013-01-28 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN103972088B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168723A1 (en) * 2010-12-29 2012-07-05 Electronics And Telecommunications Research Institute Electronic devices including graphene and methods of forming the same
CN102646626A (zh) * 2011-02-22 2012-08-22 中芯国际集成电路制造(上海)有限公司 一种导电插塞的形成方法
CN102856354A (zh) * 2011-06-27 2013-01-02 三星电子株式会社 石墨烯结构及其制造方法、石墨烯器件及其制造方法
CN103000498A (zh) * 2011-09-16 2013-03-27 中国科学院微电子研究所 石墨烯纳米带的制造方法、mosfet及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168723A1 (en) * 2010-12-29 2012-07-05 Electronics And Telecommunications Research Institute Electronic devices including graphene and methods of forming the same
CN102646626A (zh) * 2011-02-22 2012-08-22 中芯国际集成电路制造(上海)有限公司 一种导电插塞的形成方法
CN102856354A (zh) * 2011-06-27 2013-01-02 三星电子株式会社 石墨烯结构及其制造方法、石墨烯器件及其制造方法
CN103000498A (zh) * 2011-09-16 2013-03-27 中国科学院微电子研究所 石墨烯纳米带的制造方法、mosfet及其制造方法

Also Published As

Publication number Publication date
CN103972088B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
US9312223B2 (en) Method for fabricating a carbon nanotube interconnection structure
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
JP6532207B2 (ja) ３次元抵抗メモリアレイ
US8384069B2 (en) Semiconductor structure having blocks connected by nanowires
US9006095B2 (en) Semiconductor devices and methods of manufacture thereof
JP5813678B2 (ja) 半導体装置
TW201201340A (en) Graphene based three-dimensional integrated circuit device
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
CN103715097B (zh) 利用外延工艺制备垂直沟道的围栅型mosfet的方法
CN103456677A (zh) 半导体器件及其制造方法
CN105161617B (zh) 一种平面结构的阻变存储器及其制备方法
CN110767804B (zh) 一种碳纳米管器件及其制造方法
CN108807159A (zh) 半导体装置的形成方法
US20150376778A1 (en) Graphene growth on sidewalls of patterned substrate
JP2013144621A (ja) グラフェン膜、グラフェン膜の製造方法、グラフェンデバイス、およびグラフェンデバイスの製造方法
WO2015192691A1 (zh) 一种半导体结构及其形成方法
Hu et al. Ultra‐Confined Catalytic Growth Integration of Sub‐10 nm 3D Stacked Silicon Nanowires Via a Self‐Delimited Droplet Formation Strategy
CN105895530B (zh) 二维材料结构的制造方法和二维材料器件
CN101587905B (zh) 一种相变纳米晶体管单元器件及其制作方法
CN103972088A (zh) 半导体器件制造方法
CN108807170A (zh) 一种纳米线的制作方法
TWI744188B (zh) 鰭式場效電晶體裝置和其形成方法
CN104485310A (zh) 一种形成石墨烯互连线的方法
CN105448716B (zh) 基于金属纳米点沟道的晶体管的制造方法及制得产品
CN103972087A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant